CN103839980A - 具有SiGeSn源漏的MOSFET及其形成方法 - Google Patents
具有SiGeSn源漏的MOSFET及其形成方法 Download PDFInfo
- Publication number
- CN103839980A CN103839980A CN201410063185.0A CN201410063185A CN103839980A CN 103839980 A CN103839980 A CN 103839980A CN 201410063185 A CN201410063185 A CN 201410063185A CN 103839980 A CN103839980 A CN 103839980A
- Authority
- CN
- China
- Prior art keywords
- sigesn
- layer
- mosfet
- source
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 23
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 229910052718 tin Inorganic materials 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 12
- 229910008355 Si-Sn Inorganic materials 0.000 claims description 11
- 229910006453 Si—Sn Inorganic materials 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 7
- 238000007654 immersion Methods 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 18
- 230000008901 benefit Effects 0.000 abstract description 9
- 230000005669 field effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract 4
- 239000002344 surface layer Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 19
- 229940090044 injection Drugs 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 229910005898 GeSn Inorganic materials 0.000 description 7
- 238000009833 condensation Methods 0.000 description 6
- 230000005494 condensation Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000013049 sediment Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910006592 α-Sn Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明提出一种具有SiGeSn源漏的MOSFET及其形成方法。其中形成方法包括以下步骤：提供顶部具有Ge层的衬底；在衬底之上形成栅堆叠或假栅；在栅堆叠或假栅两侧形成源区和漏区的开口，在开口位置露出Ge层；向Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，在开口位置形成SiGeSn层。本发明的MOSFET的形成方法能够形成具有SiGeSn源漏的场效应晶体管，其中SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种具有SiGeSn源漏的MOSFET及其形成方法。
背景技术
随着微电子技术的发展，器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采用更高迁移率的沟道材料。目前研究的主要技术方案为：采用Ge或SiGe材料做PMOSFET器件的沟道材料，III-V化合物半导体材料为NMOSFET器件的沟道材料。Ge具有四倍于Si的空穴迁移率，随着研究的不断深入，Ge沟道MOSFET中的技术难点逐一被攻克。在Ge或SiGe的MOSFET器件中，为了在Ge或SiGe沟道中引入单轴压应变，可以在源漏区域填充应变Ge1－xSnx（GeSn）合金，这样通过源漏的应变GeSn可以在沟道中引入单轴压应变，大幅度提升Ge或SiGe沟道的性能，当沟道长度在纳米尺度时，其性能提升尤为明显。与Ge相兼容的GeSn合金是一种IV族半导体材料，且与硅的互补金属氧化物半导体(CMOS)工艺具有良好的兼容性。
然而，直接生长高质量高Sn含量的GeSn合金非常困难。首先，Sn在Ge中的平衡固溶度小于1%（约为0.3%）；其次，Sn的表面能比Ge小，非常容易发生表面分凝；再次，Ge和α-Sn具有很大的晶格失配(14.7%)。为了抑制Sn的表面分凝，提高Sn的含量，可在材料生长时掺入一定量的Si，形成SiGeSn层。Si的晶格常数比Ge小，而Sn的晶格常数比Ge大，通过在GeSn合金中掺入Si，可以提高GeSn合金的稳定性。
在生长SiGeSn材料时，通常采用的方法为分子束外延（MBE）。其中，现有的MBE工艺生长SiGeSn材料的过程为：先在衬底上外延生长一层SiGe缓冲层，再外延SiGeSn薄膜。该方法可得到晶体质量较好的SiGeSn薄膜，但设备昂贵，生长过程较为费时，成本较高，在大规模生产中将受到一定限制。也有人采用化学气相淀积（CVD）工艺生长SiGeSn薄膜，但制得的SiGeSn薄膜质量较差，热稳定性不佳，Sn易分凝，也不适用于半导体器件。并且，在MOSFET结构中，一般需要采用选区形成的方法在源漏区形成SiGeSn，理论上可以采用化学气相淀积来选择性生长SiGeSn薄膜，而目前该方法在非选择性生长SiGeSn合金时的热稳定性不佳，Sn易分凝，其选择性生长工艺尚不成熟，成本也较高。
发明内容
本发明旨在至少在一定程度上解决上述MOSFET源漏中难以形成质量好的SiGeSn薄膜、生产成本高的问题。为此，本发明的目的在于提出一种简单易行且成本低的具有SiGeSn源漏的场效应晶体管及其形成方法。
为实现上述目的，根据本发明实施例的具有SiGeSn源漏的MOSFET的形成方法可以包括以下步骤：提供顶部具有Ge层的衬底；在所述衬底之上形成栅堆叠或假栅；在所述栅堆叠或假栅两侧形成源区和漏区的开口，在所述开口位置露出所述Ge层；向所述Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，在所述开口位置形成SiGeSn层。
根据本发明实施例的形成方法能够形成具有SiGeSn源漏的场效应晶体管，其中SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
可选地，根据本发明实施例的具有SiGeSn源漏的MOSFET的形成方法还具有如下技术特征：
在本发明的一个示例中，还包括：在形成所述源区和漏区的开口之前，在所述栅堆叠或假栅两侧形成栅侧墙。
在本发明的一个示例中，还包括：在形成所述SiGeSn层之后，去除所述假栅，在所述假栅区域形成栅堆叠。
在本发明的一个示例中，所述注入的方法包括离子注入。
在本发明的一个示例中，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
在本发明的一个示例中，所述注入的方法包括磁控溅射。
在本发明的一个示例中，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
在本发明的一个示例中，还包括：去除所述磁控溅射在所述SiGeSn层之上形成的Si-Sn薄膜。
在本发明的一个示例中，利用对SiGeSn和Si-Sn具有高腐蚀选择比的溶液清洗以去除所述Si-Sn薄膜。
在本发明的一个示例中，所述注入的过程中对所述衬底加热，加热温度为100-600℃。
在本发明的一个示例中，还包括：在所述注入之后，对SiGeSn层退火，退火温度为100-600℃。
在本发明的一个示例中，所述SiGeSn层为应变SiGeSn层。
在本发明的一个示例中，所述应变SiGeSn层的厚度为0.5-100nm。
在本发明的一个示例中，所述应变SiGeSn层中Sn的原子百分含量小于20%。
在本发明的一个示例中，所述顶部具有Ge层的衬底包括：纯Ge衬底、绝缘体上Ge衬底、具有Ge表面的Si衬底。
为实现上述目的，根据本发明实施例的具有SiGeSn源漏的MOSFET，包括：衬底；形成在衬底的顶部的Ge沟道；形成在所述Ge沟道两侧的SiGeSn源漏；以及形成在所述Ge沟道之上的栅堆叠结构。
根据本发明实施例的具有SiGeSn源漏的MOSFET，具有电学性能好的优点。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明第一实施例的具有SiGeSn源漏的MOSFET的形成方法的流程图；
图2（a）至图2（d）是图1所示的形成方法的具体过程示意图；
图3是本发明第二实施例的具有SiGeSn源漏的MOSFET的形成方法的流程图；
图4（a）至图4（e）是图3所示的形成方法的具体过程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
根据本发明第一实施例的具有SiGeSn源漏的MOSFET的形成方法采用先栅工艺，如图1所示，可以包括如下步骤：
S11.提供顶部具有Ge层的衬底。
具体地，提供衬底10，该衬底10可以是纯Ge衬底、绝缘体上Ge片（Ge-On-Insulator,GeOI）、具有Ge表面的Si衬底（包括表面局部区域为Ge的Si衬底）等等，参考图2（a）。对于表面局部区域为Ge的Si衬底，在本发明的一个实施例中，可以通过选择性外延工艺在Si衬底之上局部区域外延形成Ge层；在本发明的另一个实施例中，可以在具有Ge表面的Si衬底上通过光刻和刻蚀工艺形成表面局部区域为Ge的Si衬底。
S12.在衬底之上形成栅堆叠。
具体地，在衬底10之上依次沉积栅介质材料和栅极材料，通过光刻和刻蚀工艺形成图形化的、包括栅介质层20a和栅极层20b的栅堆叠20。参考图2（b）。
S13.在栅堆叠两侧形成源区和漏区的开口，在开口位置露出Ge层。
具体地，可进一步在栅堆叠20两侧形成栅侧墙30，以限定出开口40。该栅侧墙30可起到降低器件漏电的作用。具体过程为：在上述步骤之后，先沉积栅侧墙所需的介质材料，然后通过合适的干法刻蚀工艺，在图形化的栅堆叠两侧形成栅侧墙30，同时在源区和漏区的上方形成开口40，在开口位置露出Ge层。参考图2（c）。
S14.向Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，以在开口位置形成SiGeSn层。
具体地，向Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，将开口40处暴露出的Ge层的表层或全部Ge层转变为目标SiGeSn层50。该SiGeSn层50可以用作MOSFET的源漏区。至此，形成了具有SiGeSn源漏区的MOSFET。参考图2（d）。
根据本发明第一实施例的MOSFET的形成方法，能够形成具有SiGeSn源漏的场效应晶体管，其中SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
根据本发明第二实施例的具有SiGeSn源漏的MOSFET的形成方法采用后栅工艺，如图3所示，可以包括如下步骤：
S21.提供顶部具有Ge层的衬底。
具体地，提供衬底10，该衬底10可以是纯Ge衬底、绝缘体上Ge片（Ge-On-Insulator,GeOI）、具有Ge表面的Si衬底（包括表面局部区域为Ge的Si衬底）等等，参考图4（a）。对于表面局部区域为Ge的Si衬底，在本发明的一个实施例中，可以通过选择性外延工艺在Si衬底之上局部区域外延形成Ge层；在本发明的另一个实施例中，可以在具有Ge表面的Si衬底上通过光刻和刻蚀工艺形成表面局部区域为Ge的Si衬底。
S22.在衬底之上形成假栅。
具体地，在衬底10的预设沟道的区域之上形成假栅60。参考图4（b）。
S23.在假栅两侧形成源区和漏区的开口，在开口位置露出Ge层。
具体地，可进一步在假栅60两侧形成栅侧墙30，以限定出源区和漏区的开口40。该栅侧墙30可起到降低器件漏电的作用。具体过程为：在上述步骤之后，先沉积栅侧墙所需的介质材料，然后通过合适的干法刻蚀工艺，在图形化的假栅60两侧形成栅侧墙30，同时在源区和漏区的上方形成开口40，并在开口位置露出Ge层。参考图4（c）。
S24.向Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，以在开口位置形成SiGeSn层。
具体地，向Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，将开口40处暴露出的Ge层的表层或全部Ge层转变为目标SiGeSn层50。该SiGeSn层50可以用作MOSFET的源漏区。参考图4（d）。
S25.去除假栅，在假栅区域形成栅堆叠。
具体地，可以通过湿化学腐蚀或者干法刻蚀和湿化学腐蚀相结合去除假栅60，并依次沉积栅介质材料和栅极材料，然后通过光刻和刻蚀工艺，以形成图形化的、包括栅介质层20a和栅极层20b的栅堆叠20。至此，形成了具有SiGeSn源漏区的MOSFET。参考图4（e）。
根据本发明第二实施例的MOSFET的形成方法，同样能够形成具有SiGeSn源漏的场效应晶体管，其中SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，本方法具有简单易行、成本低的优点。
根据本发明上述两个实施例的MOSFET的形成方法中，通过利用注入工艺对原有的Ge层进行表面改性。即将同时含有Si和Sn元素的原子、分子、离子或等离子体注入到原有的Ge层中，通过控制合适的温度和注入剂量，使注入的Sn元素不明显扩散，就可以使得晶格中的Sn原子不会聚集形成Sn的沉淀物，保持SiGeSn合金的亚稳态而不发生分凝，这样可以得到厚度较薄、质量较好的SiGeSn层，具有简单易行、成本低的优点。而已有的SiGeSn形成方法中，MBE方法需要昂贵的设备且需要超高真空，工艺复杂且成本高；CVD方法还不完全成熟，因为生长温度高，所以处于亚稳态的SiGeSn经常发生Sn元素的分凝，从而影响SiGeSn层的晶体质量，且其设备和气源较为昂贵，因而成本也较高。
需要说明的是，在注入工艺过程中，原有的Ge层可以仅有表层部分变化为SiGeSn层，也可以全部变化为SiGeSn层。具体地，当MOSFET的源漏需要形成较厚的SiGeSn层时，可以注入同时含有Si和Sn元素的离子或等离子体。离子和等离子体能量高，可以注入达到一定深度。当MOSFET的源漏需要形成较薄的SiGeSn层时，不仅注入离子或等离子体可以形成SiGeSn层，注入Sn原子或同时含有Si和Sn元素的分子也可以形成SiGeSn层。
在本发明的一个示例中，注入的方法可以采用离子注入，即：将具有一定能量的、同时含有Si和Sn元素的离子束（包括Sn/Si离子或含Sn/Si元素的等离子体）入射到Ge层中去，并停留在Ge层中，使Ge层部分或全部转换为SiGeSn合金。通过改变离子束的能量来改变注入的深度，离子束能量越高，则注入越深。在注入过程中，可以采用变化的电压来获得变化的离子束能量，从而使Si和Sn元素在一定范围内较为均匀地分布。具体地，除常规的离子注入外，离子注入还包括等离子体源离子注入和等离子体浸没离子注入，即等离子体基离子注入。在等离子体基离子注入时，Ge层湮没在同时含有Si和Sn元素的等离子体中，含Sn/Si元素的正离子在电场作用下被加速，射向Ge层表面并注入到Ge层中。通过等离子体基离子注入，可以很容易达到很高的注入剂量，即很容易获得1%～20%的Sn含量的SiGeSn层，生产效率很高，成本也很低，且受表面形状的影响小，即非平面的Ge表面也可以实现均匀地注入。离子注入可以形成较厚的SiGeSn层，注入能量越高，SiGeSn层越厚。优选地，SiGeSn层的厚度为0.5-100nm。
在本发明的一个示例中，注入的方法可以采用磁控溅射。磁控溅射时，Ar离子在电场作用下加速飞向阴极Si-Sn复合靶，并以高能量轰击靶表面，使靶材发生溅射。溅射粒子主要是原子，还有少量离子。通过调整电场电压，真空度等工艺参数，使溅射粒子具有较高的能量，并以较高的速度射向Ge层，部分粒子可以注入到Ge层中并形成亚稳态的SiGeSn合金。可选地，在利用磁控溅射向Ge层注入的过程中，在衬底上加载负偏压，比如-40～-120V，这样可以使溅射出的部分粒子具有更高能量，有利于粒子注入到Ge表层的更深处，例如可以深至若干纳米。需要说明的是，由于磁控溅射时溅射出的材料较多，通常会在形成SiGeSn层之后进一步形成Si-Sn薄膜。因此在磁控溅射之后，还需要去除磁控溅射在SiGeSn层之上形成的Si-Sn薄膜。例如，可以利用对SiGeSn和Si-Sn具有高腐蚀选择比的溶液清洗以去除Si-Sn薄膜以及露出SiGeSn层。常见的清洗溶液包括稀盐酸、稀硫酸、稀硝酸。清洗后保留下来的SiGeSn层的厚度为0.5-20nm，优选地，该SiGeSn层厚度为0.5-10nm。
在本发明的一个示例中，在注入工艺中加热温度可控制在100-600℃之间，优选150-450℃。在该温度范围下得到的薄膜质量更好。温度过低，注入带来的损伤不能修复，SiGeSn层的质量较差；温度过高，将使得SiGeSn层中的Sn扩散严重，而Sn在Ge中的固溶度很低（平衡态下为原子百分比0.3%），SiGeSn层中的Sn容易析出形成Sn沉淀物。
在本发明的一个示例中，在形成SiGeSn层之后还可以通过退火处理来强化该SiGeSn层。退火的温度范围为100-600℃，优选150-450℃。温度过低，注入带来的损伤不能修复，SiGeSn层的质量较差；温度过高，将使得SiGeSn层中的Sn扩散严重，而Sn在Ge中的固溶度很低，SiGeSn中的Sn容易析出形成Sn沉淀物。需要指出的是，如果采用先栅工艺，其中的栅介质可能不能承受450℃以上的高温，此时，注入工艺中的加热温度和退火处理温度可以控制在400℃以下。
在本发明的一个示例中，SiGeSn层为应变SiGeSn层。应变SiGeSn层的厚度为0.5-100nm。优选为10-40nm。应变SiGeSn层中Sn的原子百分含量小于20%。需要说明的是，完全应变的SiGeSn层中Sn含量越高，其应变度越大，相应地其厚度应降低到弛豫的临界厚度以下，才能保持完全应变。应变SiGeSn层中Sn含量越高，则其临界厚度越薄。当Si含量20%、Sn含量为15%时，Ge上完全应变的SiGeSn薄膜的应变度约为1.5%，此时应变SiGeSn层的临界厚度约30nm，亦即此时MOSFET源漏区的SiGeSn厚度不宜超过30nm；而当Si含量20%、Sn含量为10%时，其应变度约0.8%，其临界厚度可以达到100nm以上，说明此时MOSFET源漏区的SiGeSn厚度可以达到100nm而SiGeSn层仍保持完全应变。
需要进一步说明的是，当SiGeSn层为应变SiGeSn层时，注入工艺中加热温度和退火工艺中退火温度的高低需要与应变SiGeSn层的材料性质匹配。例如常见MOSFET半导体器件中需要10-15%Sn含量的应变SiGeSn层，通过加入Si，10-15%的SiGeSn层在450℃下基本是稳定的，所以该Sn含量下上述注入工艺中衬底温度和退火工艺中退火温度需要不超过450℃。
本发明还提出了一种具有SiGeSn源漏的MOSFET，由上述公开的任一种方法形成，包括：衬底；形成在衬底的顶部的Ge沟道；形成在Ge沟道两侧的SiGeSn源漏；以及形成在Ge沟道之上的栅堆叠结构。该具有SiGeSn源漏的MOSFET，具有电学性能好的优点。
为使本领域技术人员更好地理解本发明，阐述具体实施例如下：
首先，准备绝缘体上Ge衬底，并依次采用丙酮、无水乙醇、去离子水及氢氟酸清洗备用。
其次，在衬底依此沉积栅介质材料HfO2和栅极材料TaN/TiAl/TiN，然后通过光刻和刻蚀工艺，得到了图形化的HfO2/TaN/TiAl/TiN栅堆叠，并在源区和漏区上方形成开口。
然后，沉积栅侧墙材料，可以用氮化硅作为栅侧墙材料，通过干法刻蚀工艺，在栅堆叠两侧形成栅侧墙，并在源区和漏区上方形成开口，在开口位置露出Ge层。此时的开口尺寸比没有栅侧墙时的开口尺寸要小。
接着，采用等离子体浸没离子注入工艺，向衬底中注入同时含有Si和Sn元素的等离子体，此时衬底加热温度为100-200℃，注入电压为10-25KeV，Si和Sn的注入剂量分别约为1×1017/cm2和8×1016/cm2。注入完成后，即在Ge层表层形成了15-30nm厚的应变SiGeSn层，Sn含量约为15%。对离子注入完成的衬底进行退火处理，退火温度为200-300℃，以进一步强化SiGeSn层。
此时，获得了源区和漏区为SiGeSn材料的MOSFET器件。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (16)
1.一种具有SiGeSn源漏的MOSFET的形成方法，其特征在于，包括以下步骤：
提供顶部具有Ge层的衬底；
在所述衬底之上形成栅堆叠或假栅；
在所述栅堆叠或假栅两侧形成源区和漏区的开口，在所述开口位置露出所述Ge层；
向所述Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，在所述开口位置形成SiGeSn层。
2.如权利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，还包括：
在形成所述源区和漏区的开口之前，在所述栅堆叠或假栅两侧形成栅侧墙。
3.如权利要求1或2所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，还包括：
在形成所述SiGeSn层之后，去除所述假栅，在所述假栅区域形成栅堆叠。
4.如权利要求1-3任一项所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述注入的方法包括离子注入。
5.如权利要求4所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
6.如权利要求1-3任一项所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述注入的方法包括磁控溅射。
7.如权利要求6所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
8.如权利要求6或7所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，还包括：去除所述磁控溅射在所述SiGeSn层之上形成的Si-Sn薄膜。
9.如权利要求8所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，利用对SiGeSn和Si-Sn具有高腐蚀选择比的溶液清洗以去除所述Si-Sn薄膜。
10.如权利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述注入的过程中对所述衬底加热，加热温度为100-600℃。
11.如权利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，还包括：在所述注入之后，对SiGeSn层退火，退火温度为100-600℃。
12.如权利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述SiGeSn层为应变SiGeSn层。
13.如权利要求12所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述应变SiGeSn层的厚度为0.5-100nm。
14.如权利要求12所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述应变SiGeSn层中Sn的原子百分含量小于20%。
15.如权利要求1-14任一项所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述顶部具有Ge层的衬底包括：纯Ge衬底、绝缘体上Ge衬底、具有Ge表面的Si衬底。
16.一种具有SiGeSn源漏的MOSFET，其特征在于，包括：
衬底；
形成在衬底的顶部的Ge沟道；
形成在所述Ge沟道两侧的SiGeSn源漏；以及
形成在所述Ge沟道之上的栅堆叠结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410063185.0A CN103839980B (zh) | 2014-02-25 | 2014-02-25 | 具有SiGeSn源漏的MOSFET及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410063185.0A CN103839980B (zh) | 2014-02-25 | 2014-02-25 | 具有SiGeSn源漏的MOSFET及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839980A true CN103839980A (zh) | 2014-06-04 |
| CN103839980B CN103839980B (zh) | 2017-01-18 |
Family
ID=50803301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410063185.0A Active CN103839980B (zh) | 2014-02-25 | 2014-02-25 | 具有SiGeSn源漏的MOSFET及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839980B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015127702A1 (en) * | 2014-02-25 | 2015-09-03 | Tsinghua University | Method for forming germanium-based layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311307A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的Ge沟道金属氧化物半导体场效应晶体管 |
| US20130285153A1 (en) * | 2012-04-25 | 2013-10-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Strained structure of semiconductor device and method of making the strained structure |
| CN103594518A (zh) * | 2013-11-08 | 2014-02-19 | 清华大学 | 金属源漏结构及其形成方法 |
-
2014
- 2014-02-25 CN CN201410063185.0A patent/CN103839980B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130285153A1 (en) * | 2012-04-25 | 2013-10-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Strained structure of semiconductor device and method of making the strained structure |
| CN103311307A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的Ge沟道金属氧化物半导体场效应晶体管 |
| CN103594518A (zh) * | 2013-11-08 | 2014-02-19 | 清华大学 | 金属源漏结构及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015127702A1 (en) * | 2014-02-25 | 2015-09-03 | Tsinghua University | Method for forming germanium-based layer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103839980B (zh) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10103264B2 (en) | Channel strain control for nonplanar compound semiconductor devices | |
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| KR101521555B1 (ko) | 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| US20150243505A1 (en) | Method for forming fin field effect transistor | |
| CN103840005A (zh) | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 | |
| CN103839829A (zh) | 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法 | |
| US9105475B1 (en) | Method for forming fin field effect transistor | |
| CN104347707A (zh) | 一种mosfet结构及其制造方法 | |
| CN103839980A (zh) | 具有SiGeSn源漏的MOSFET及其形成方法 | |
| CN103839827A (zh) | 具有SiGeSn源漏的MOSFET及其形成方法 | |
| CN103972105A (zh) | 具有SiGe沟道的MOSFET及其形成方法 | |
| CN103972104A (zh) | 具有SiGe沟道的鳍式场效应晶体管及其形成方法 | |
| CN103839830A (zh) | 具有SiGeSn沟道的MOSFET及其形成方法 | |
| CN103839775A (zh) | 选区GeSn层及其形成方法 | |
| CN103811304A (zh) | GeSn层及其形成方法 | |
| CN107359127A (zh) | 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法 | |
| CN103840004A (zh) | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 | |
| CN103839789A (zh) | 选区SiGeSn层及其形成方法 | |
| CN103839828A (zh) | 具有SiGeSn沟道的MOSFET及其形成方法 | |
| CN105789283A (zh) | 基于新型High-K材料的GeSn沟道场效应晶体管 | |
| CN103367364B (zh) | Cmos及其制造方法 | |
| CN103839788A (zh) | SiGeSn层及其形成方法 | |
| CN103855033A (zh) | 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法 | |
| CN103811352A (zh) | 具有GeSn源漏的MOSFET及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |