CN104299891A - 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 - Google Patents

低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 Download PDF

Info

Publication number
CN104299891A
CN104299891A CN201410558428.8A CN201410558428A CN104299891A CN 104299891 A CN104299891 A CN 104299891A CN 201410558428 A CN201410558428 A CN 201410558428A CN 104299891 A CN104299891 A CN 104299891A
Authority
CN
China
Prior art keywords
layer
preparation
metal
low
induction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410558428.8A
Other languages
English (en)
Other versions
CN104299891B (zh
Inventor
何璇
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410558428.8A priority Critical patent/CN104299891B/zh
Publication of CN104299891A publication Critical patent/CN104299891A/zh
Application granted granted Critical
Publication of CN104299891B publication Critical patent/CN104299891B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明实施例提供了一种低温多晶硅薄膜的制备方法、TFT、阵列基板及显示装置，涉及显示技术领域，可解决金属诱导法制备低温多晶硅薄膜时金属残留问题，避免由于金属残留导致TFT关态电流过高。该低温多晶硅薄膜的制备方法包括，在基板上依次形成缓冲层、金属诱导层；在金属诱导层上形成非晶硅薄膜；对形成有非晶硅薄膜的基板进行退火处理，通过金属诱导层的诱导作用使非晶硅薄膜转化为低温多晶硅薄膜；退火处理的温度为300～700℃；去除因诱导作用而形成在低温多晶硅薄膜上表面的金属诱导扩散层。用于低温多晶硅薄膜及包括低温多晶硅薄膜的薄膜晶体管的制备。

Description

低温多晶硅薄膜的制备方法、TFT、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅薄膜的制备方法、TFT、阵列基板及显示装置。
背景技术
低温多晶硅(简称LTPS)薄膜由于其原子排列规则，载流子迁移率高(10～300cm2/Vs)，具有较高的驱动电流，可加快液晶分子的反应时间，缩小薄膜晶体管(简称TFT)的体积，增加像素单元中的透过面积，使显示装置具有更高的亮度和分辨率，因此，薄膜晶体管的制作工艺中广泛采用LTPS薄膜制备有源层。
低温多晶硅薄膜的制备方法主要有直接生长法、准分子激光退火法(简称ELA)、以及金属诱导法。其中，直接生长法主要是利用超高真空化学气相沉积(简称CVD)等设备在缓冲上直接生长LTPS薄膜，其优点是不需要退火工艺，节约工艺时间，但是制备出的LTPS薄膜表面粗糙，显著减低了LTPS的载流子迁移率及各项性能的稳定性；ELA法主要是利用激光退火使得非晶硅晶化转变为低温多晶硅，其优点是制备出的LTPS薄膜载流子迁移率高，但是由于受激光影响，该方法的重复性差，制备出的LTPS薄膜均匀性欠佳难以实现大面积晶化，且该方法所采用的设备昂贵，工艺制程温度高，不适用于普通的衬底基板。金属诱导法制备LTPS薄膜，其原理是在非晶硅(a-Si)内加入一些金属离子(如Al离子等)或在非晶硅表面形成一层金属诱导层(如Al等)，利用Al离子金属诱导的作用降低a-Si向p-Si转变的相变能量，因此可在低于传统快速退火工艺温度(＜1000℃)的条件下快速地将非晶硅(a-Si)晶化转变为多晶硅(p-Si)。
然而，如图1所示，采用上述金属诱导法制备LTPS薄膜时，非晶硅薄膜40向低温多晶硅薄膜50的晶化转变多为横向结晶，即如图中箭头方向所示，非晶硅的晶化方向为由薄膜的两侧向中间部分集中，在这一过程中金属离子301或金属诱导层30中的离子301容易聚集在LTPS薄膜较为中间的区域难以去除，而这一区域通常为有源层中对应于源极与漏极之间的间隙，即TFT导通时的沟道区域，残留的金属离子会导致TFT关态电流较高，影响TFT器件的性能。
因此，如何解决金属诱导法制备LTPS薄膜时，LTPS薄膜内部金属离子残留现象成为了亟待解决的问题。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种低温多晶硅薄膜的制备方法、TFT、阵列基板及显示装置，可解决金属诱导法制备LTPS薄膜时，LTPS薄膜内部金属离子残留问题，从而避免由于LTPS薄膜内部金属离子而导致TFT关态电流过高的现象。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面、本发明实施例提供了一种低温多晶硅薄膜的制备方法，所述制备方法包括，在基板上依次形成缓冲层、金属诱导层；在所述金属诱导层上形成非晶硅薄膜；对形成有所述非晶硅薄膜的所述基板进行退火处理，通过所述金属诱导层的诱导作用使所述非晶硅薄膜转化为低温多晶硅薄膜；所述退火处理的温度为300～700℃；去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层；其中，所述上表面为所述低温多晶硅薄膜远离所述基板一侧的表面；所述金属诱导扩散层由在退火处理后，扩散到所述上表面的所述金属诱导层中的金属离子，和/或所述金属离子与所述上表面的硅原子发生反应后生成的金属硅化物构成。
可选的，所述在基板上依次形成缓冲层、金属诱导层，包括，在基板上形成缓冲层；采用离子注入法，在所述缓冲层远离所述基板一侧的表面形成金属诱导层；其中，注入的离子为Ni、Al、Au、Cu、Pd、Co、以及Ag中的至少一种离子。
进一步优选的，注入的离子浓度为1010～1012个/cm3。
可选的，所述在基板上依次形成缓冲层、金属诱导层，包括，在基板上形成缓冲层；采用溅射法，在所述缓冲层远离所述基板一侧的表面上形成金属诱导层；其中，溅射的元素为Ni、Al、Au、Cu、Pd、Co、以及Ag中的至少一种元素。
可选的，所述退火处理的温度为450～550℃。
可选的，所述退火处理的时间为15～30min。
可选的，采用等离子刻蚀或湿法刻蚀去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层。
进一步优选的，所述等离子刻蚀采用氩气等离子或氮气等离子。
可选的，所述等离子刻蚀的时间为10～20s。
在上述基础上可选的，所述制备方法还包括，在所述金属诱导层上形成非晶硅薄膜之后，对形成有所述非晶硅薄膜的所述基板进行退火处理之前，对形成的所述非晶硅薄膜及所述金属诱导层进行图案化处理，得到具有预定图案的所述非晶硅薄膜；或者，对形成有所述非晶硅薄膜的所述基板进行退火处理之后，去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层之前，对形成的所述低温多晶硅薄膜及所述金属诱导扩散层进行图案化处理，得到具有预定图案的所述低温多晶硅薄膜；或者，去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层之后，对所述低温多晶硅薄膜进行图案化处理，得到具有预定图案的所述低温多晶硅薄膜；其中，所述预定图案为对应于薄膜晶体管中有源层的图案。
另一方面、本发明实施例还提供了一种薄膜晶体管TFT的制备方法，所述TFT的制备方法包括形成有源层的步骤；其中，所述有源层为采用上述的所述制备方法形成的具有预定图案的低温多晶硅薄膜。
可选的，所述制备方法还包括，在形成有所述有源层的基板上依次形成包括源极与漏极的图案层、栅绝缘层、以及包括栅极的图案层；其中，所述源极、所述漏极与所述有源层直接接触；或者，在形成有所述有源层的基板上依次形成栅绝缘层、包括栅极的图案层、钝化层、以及包括源极与漏极的图案层；其中，所述栅绝缘层和所述钝化层上形成有露出所述有源层的贯通孔；所述源极、所述漏极通过所述贯通孔与所述有源层相接触。
再一方面、本发明实施例还提供了一种薄膜晶体管TFT，所述TFT采用上述的所述制备方法进行制备。
又一方面、本发明实施例还提供了一种阵列基板，所述阵列基板包括上述的所述TFT。
进一方面、本发明实施例还提供了一种显示装置，所述显示装置包括上述的阵列基板。
采用本发明实施例提供的上述金属诱导制备低温多晶硅薄膜时，由于金属诱导层是形成于非晶硅薄膜靠近基板的一侧，即非晶硅与下方的缓冲层没有直接接触，在金属诱导层与非晶硅薄膜二者相接触的界面处，金属与Si相互作用生成金属硅化物，利用金属硅化物释放的热能以及a-Si与金属硅化物相接触的界面处的晶格位置的变化差异，使得a-Si原子在界面处重结晶形成p-Si，导致金属硅化物遭到破坏，金属继续向未晶化转变的a-Si中迁移，再形成金属硅化物，a-Si原子在再次形成的金属硅化物的界面处继续重结晶形成p-Si，如此反复，直到a-Si完全晶化成p-Si，最终在晶化形成的低温多晶硅薄膜的上表面上形成金属诱导扩散层，由于金属诱导扩散层位于低温多晶硅薄膜相对的外侧，易于通过较为简单的工艺去除，因此，实现了a-Si薄膜在低温环境下快速晶化转变成p-Si，从而得到高迁移率、低金属污染的低温多晶硅(LTPS)薄膜，解决了现有技术中金属诱导法制备LTPS薄膜时，LTPS薄膜内部金属离子残留现象，从而避免由于LTPS薄膜内部金属离子而导致TFT关态电流过高的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的金属诱导法制备LTPS薄膜的示意图；
图2为本发明实施例提供的一种低温多晶硅薄膜的制备方法流程示意图；
图3A～图3E依次为本发明实施例提供的一种低温多晶硅薄膜的制备方法具体示意图；
图4A～图4C分别为本发明实施例提供的一种形成具有预定图案的低温多晶硅薄膜的不同制备方法示意图；
图5A为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图5B为本发明实施例提供的一种薄膜晶体管的结构示意图二。
附图标记：
01-薄膜晶体管；10-基板；20-缓冲层；30-金属诱导层；301-金属离子；40-非晶硅薄膜；401-具有预定图案的非晶硅薄膜；50-低温多晶硅薄膜；501-具有预定图案的低温多晶硅薄膜；50a-上表面；60-金属诱导扩散层；70-有源层；81-源极；82-漏极；90-栅绝缘层；100-栅极；110-钝化层；111-贯通孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种低温多晶硅(LTPS)薄膜的制备方法，如图2所示，所述制备方法包括：
S01、如图3B所示，在基板10上依次形成缓冲层20、金属诱导层30。
S02、如图3C所示，在所述金属诱导层30上形成非晶硅薄膜40。
S03、如图3D所示，对形成有所述非晶硅薄膜40的所述基板10进行退火处理，通过所述金属诱导层30的诱导作用使所述非晶硅薄膜40转化为低温多晶硅薄膜50；其中，所述退火处理的温度为300～700℃。
S04、如图3E所示，去除因诱导作用而形成在所述低温多晶硅薄膜50上表面50a的金属诱导扩散层60。
其中，所述上表面50a为所述低温多晶硅薄膜50远离所述基板10一侧的表面；所述金属诱导扩散层60由在退火处理后，扩散到所述上表面50a的所述金属诱导层30中的金属离子，和/或所述金属离子与所述上表面50a的硅原子发生反应后生成的金属硅化物构成。
需要说明的是，上述步骤S01中，所述缓冲层的材料可选用结构致密、电绝缘、且易于后续形成金属诱导层30的材料。
上述步骤S02中，例如可以采用化学气相沉积法(CVD)等诸多方法在所述金属诱导层30上形成非晶硅薄膜40，具体工艺不作限定。
这里，由于LTPS薄膜具有载流子迁移率高(10～300cm2/Vs)，驱动电流高，可加快液晶分子的反应时间，缩小TFT体积，增加像素单元中的透过面积，使显示装置具有更高的亮度和分辨率等诸多优点而广泛应用于TFT中的有源层。为了不降低采用上述制备方法获得的LTPS薄膜应用于TFT时对光线透过率的损失，选用的缓冲层的材料还应具有较高的透过性；此外，缓冲层的材料还应能很好地适应于后续步骤S03中的退火处理工艺而性能不发生变化。
因此，本发明实施例优选为采用结构致密、透过性强、高温时抗氧化、抵抗冷热冲击强的氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)等氧化物材料。
下面对本发明实施例提供的上述制备方法中，金属诱导层诱导非晶硅晶化转变为多晶硅的原理进行详细说明，以使本领域技术人员更好地理解采用本发明实施例提供的上述制备方法S01～S04可解决现有技术中金属诱导法制备LTPS薄膜时，LTPS薄膜内部金属离子残留问题，从而避免由于LTPS薄膜内部金属离子而导致TFT关态电流过高的现象。
首先，上述金属诱导层30的诱导作用是通过降低Si的固相结晶激活能，即增强了非晶硅(a-Si)向多晶硅(p-Si)晶化转变的能力，使得a-Si可在远低于传统固相反应的退火温度下转变为晶化的p-Si，即低温多晶硅(LTPS)。
具体的，参考图3D所示，在金属诱导层30中的金属离子与非晶硅薄膜40二者相接触的界面处，金属离子(如Al、Ni)与Si相互作用生成金属硅化物(如AlxSi、NiySi)，使Si-Si键从饱和价键向非饱和价键转变，即Si-Si键的键强变弱，从而使得金属硅化物的激活能下降(如AlxSi的激活能下降0.8eV)。
由于Si-金属离子界面处高浓度的金属离子的存在，使得电子和原子的迁移率明显提高，从而使上述具有金属硅化物的一层混合相化合物诱导层在Si-金属离子界面处形成，利用化合物诱导层中金属硅化物释放的热能以及a-Si与化合物诱导层相接触的界面处的晶格位置的变化差异，使得a-Si原子在界面处重结晶形成p-Si，导致化合物诱导层中金属硅化物，如AlxSi、NiySi遭到破坏，金属离子如Al、Ni继续向未晶化转变的a-Si中迁移，再形成金属硅化物，如AlxSi、NiySi，a-Si原子在再次形成的金属硅化物的界面处继续重结晶形成p-Si，如此反复，直到a-Si完全晶化成p-Si，最终在晶化形成的低温多晶硅50薄膜的上表面50a上形成由所述金属诱导层30中的金属离子和/或所述金属离子与所述上表面50a的硅原子发生反应后生成的金属硅化物构成的一层金属诱导扩散层60，从而完成了通过上述金属诱导层30的诱导作用而在较低温度下制备出低温多晶硅50的过程。
这里，参考图1所示的现有技术提供的金属诱导法的示意图可知，现有技术中，由于金属诱导层30是形成于非晶硅薄膜40远离基板10的一侧，在金属诱导非晶硅晶化的过程中，非晶硅受到下方与其直接接触的缓冲层20的约束，晶化的Si颗粒不再纵向长大，而横向继续长大，即为横向结晶，因此，这一过程不可避免地会在晶化形成的LTPS薄膜较为中间的区域内部聚集金属离子301，导致现有技术制备的LTPS薄膜应用于TFT中的有源层时，使得TFT关态电流较大，影响器件性能。
相比之下，参考图3D可以看出，采用本发明实施例提供的上述金属诱导制备低温多晶硅薄膜时，金属诱导层30是形成于非晶硅薄膜40靠近基板10的一侧，即非晶硅与下方的缓冲层20没有直接接触。因而，在完成非晶硅受到金属诱导晶化转变为多晶硅的过程后，金属诱导扩散层60是形成于低温多晶硅50薄膜的上表面50a上，即位于低温多晶硅50薄膜相对的外侧，易于通过较为简单的工艺去除，因此，实现了a-Si薄膜在低温环境下快速晶化转变成p-Si，从而得到高迁移率、低金属污染的低温多晶硅(LTPS)薄膜，解决了现有技术中金属诱导法制备LTPS薄膜时，LTPS薄膜内部金属离子残留现象，从而避免由于LTPS薄膜内部金属离子而导致TFT关态电流过高的问题。
在上述基础上，针对上述步骤S01，优选采用以下两种方式在所述基板10上依次形成缓冲层20、金属诱导层30。具体的：
方法一、首先，在基板10上形成缓冲层20；其次，如图3A所示，采用离子注入法，在所述缓冲层20远离所述基板一侧的表面形成金属诱导层30；其中，注入的离子为Ni、Al、Au、Cu、Pd、Co、以及Ag中的至少一种离子。
这里，离子注入的原理是利用携带高能量的离子束(本发明实施例中即为金属离子束)高速射向缓冲层20，当离子束中的离子射到缓冲材料表面时，受到缓冲层20表面原子或分子的反作用力而速度慢慢减低下来，并最终停留在缓冲层20远离所述基板一侧的表面20a中形成金属诱导层30。
由于离子注入不受到离子与缓冲层材料之间热力学参数(扩散、溶解度等)是否匹配的限制，因此可适用于多种元素；且注入的离子直接和缓冲材料表层的原子或分子结合，不存在金属诱导层30脱落的现象。
这里，由于金属离子在非晶硅向多晶硅的晶化转变过程中起到尤为重要的诱导作用，若注入的离子浓度过低，难以形成适量的金属硅化物媒介，使得晶核数量过低，导致非晶硅向多晶硅转变的晶化率较低；反之，若注入的离子浓度过高，过量的金属离子无法参与诱导作用而变成残留在低温多晶硅内部的杂质离子，影响有源层的性能。因此，进一步的优选的，采用上述方法一在所述缓冲层20远离所述基板一侧的表面20a形成金属诱导层30时，注入的离子浓度为1010～1012个/cm3，一方面保证非晶硅充分地向多晶硅晶化转变，另一方面不会产生过多的未参与诱导作用的杂质离子。
方法二、首先，在基板10上形成缓冲层20；其次，采用溅射法，在所述缓冲层20远离所述基板一侧的表面上形成金属诱导层30；其中，溅射的元素为Ni、Al、Au、Cu、Pd、Co、以及Ag中的至少一种元素。
这里，上述溅射法可以为磁控溅射法或反应磁控溅射法。其中，优选为采用成膜结合力强、膜层结构致密均匀的磁控溅射法形成上述金属诱导层30。
在上述基础上，针对上述步骤S03，优选的，所述退火处理的温度为450～550℃。这一温度区间即可保证非晶硅在金属诱导层30的诱导作用下充分晶化转变为多晶硅，并且这一温度区间的上限小于绝大多数基板10及缓冲层20的熔融温度(如普通玻璃的软化温度在700℃左右)。
进一步的，所述退火处理的时间为15～30min。即采用快速退火(Rapid Thermal Annealing，简称RTA)的方式对非晶硅薄膜进行晶化处理，RTA是指在较短的时间内将非晶硅薄膜加热至一定温度，如上述优选的450～550℃的温度区间内，由于加热的时间较短，可避免由于多晶硅薄膜内应力较大而导致晶体缺陷较多的问题。
在上述基础上，针对上述步骤S04，优选的采用等离子刻蚀或湿法刻蚀去除因诱导作用而形成在所述低温多晶硅薄膜50上表面的金属诱导扩散层60。
这里，由于等离子携带的能量较大，可控性较强，易于通过等离子的轰击作用刻蚀去除残留在所述低温多晶硅薄膜50上表面的金属诱导扩散层60。并且，由于以上述制备方法制备的LTPS薄膜作为TFT中的有源层后，TFT的后续制备工艺中如形成钝化层(PVX)也会涉及到采用等离子的工艺，因此，采用等离子刻蚀的方式去除残留的金属诱导扩散层60不会增加TFT制备工艺的复杂性，符合当下制备工业快速化的要求。
进一步的，所述等离子刻蚀采用性能稳定、且不易于LTPS薄膜发生反应的氩气等离子或氮气等离子。
进一步的，所述等离子刻蚀的时间为10～20s，这一时间段可保证残留的金属诱导扩散层60被充分地去除，且不会由于等离子刻蚀的时间过长而影响甚至破坏晶化形成的LTPS薄膜，从而使得经过上述步骤S05后的LTPS薄膜具有良好的各项性能。
在上述基础上，考虑到经过上述步骤S01～S04制备出的LTPS薄膜为一整层薄膜，没有特定的图案，而上述LTPS薄膜应用于TFT中的有源层时通常需要具有相应的图案，因此，进一步的，所述制备方法还包括使LTPS薄膜具有对应TFT中有源层的预定图案的步骤，具体的，可采用以下三种方式进行：
方式一、如图4A所示，在完成上述步骤S02之后、且进行上述步骤S03之前，对形成的所述非晶硅薄膜40(图中未标示出)及所述金属诱导层30进行图案化处理，得到具有预定图案的所述非晶硅薄膜401。
这里，典型的图案化处理是指应用一次掩模板，通过光刻胶曝光、显影、刻蚀、去除光刻胶，形成具有特定图案的工艺。
针对上述方式一，需要说明的是，由于通过以上方式获得了具有预定图案的非晶硅薄膜，因而在进行后续的步骤S03时，经诱导作用晶化形成的低温多晶硅薄膜即具有了与TFT中有源层相对应的图案。
方式二、如图4B所示，在完成上述步骤S03之后、且进行上述步骤S04之前，对形成的所述低温多晶硅薄膜50(图中未标示出)及所述金属诱导扩散层60进行图案化处理，得到具有预定图案的所述低温多晶硅薄膜501。
方式三、如图4C所示，在完成上述步骤S04之后，对所述低温多晶硅薄膜50进行图案化处理，得到具有预定图案的所述低温多晶硅薄膜501。
这里，上述方式一、二、三均可得到具有预定图案的所述低温多晶硅薄膜501，而晶化的低温多晶硅的结构比非晶硅更为致密坚硬，而图案化处理中通常都需要经过湿法或干法刻蚀去除薄膜中除所需图案之外的其他区域，非晶硅较低温多晶硅更容易去除，刻蚀难度较小，因此，本发明实施例优选为采用上述方式一得到具有预定图案的所述低温多晶硅薄膜501。
在上述基础上，本发明实施例进一步提供了一种薄膜晶体管01的制备方法，所述制备方法包括形成有源层70的步骤；其中，所述有源层70为采用上述制备方法形成的具有预定图案的低温多晶硅薄膜501。
进一步的，所述制备方法还包括形成栅极、栅绝缘层、源极与漏极等结构层的步骤。这里，根据待形成的所述薄膜晶体管01的具体类型的不同，如底栅型(bottom gate，即栅极位于有源层靠近于缓冲的一侧)或顶栅型(top gate，即栅极位于有源层远离缓冲的另一侧)，所述薄膜晶体管01的制备方法可具体分为以下两种方式：
方式一、如图5A所示，在形成有所述有源层70的基板10上依次形成包括源极81与漏极82的图案层、栅绝缘层90、以及包括栅极100的图案层。
其中，所述源极81、所述漏极82与所述有源层70直接接触。
方式二、如图5B所示，在形成有所述有源层70的基板10上依次形成栅绝缘层90、包括栅极100的图案层、钝化层110、以及包括源极81与漏极82的图案层。
其中，所述栅绝缘层90和所述钝化层110上形成有露出所述有源层70的贯通孔111；所述源极81、所述漏极82通过所述贯通孔111与所述有源层70相接触。
这里，上述形成源极81、漏极82、栅绝缘层90、栅极100、以及钝化层110的各具体工艺可沿用现有技术，在此不再赘述。
在此基础上，本发明实施例提供了一种采用上述制备方法制备的薄膜晶体管，具体结构可参见图5A和图5B，在此不再赘述。
在上述的薄膜晶体管01中，由于所述有源层70采用上述步骤S01～S05制备，具有较高的电子迁移率和较低的金属残留污染，保持了薄膜晶体管01良好的器件性能，避免由于LTPS薄膜，即有源层70内部金属离子而导致TFT关态电流过高的问题。
进一步的，本发明实施例又提供了一种阵列基板，包括上述的薄膜晶体管01。
这里，所述阵列基板当然还可以包括与所述薄膜晶体管01的漏极82电连接的像素电极、以及与像素电极形成多维场驱动液晶分子旋转的公共电极等，具体结构可沿用现有技术，在此不再赘述。
进一步的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。所述显示装置具体可以是液晶面板、液晶显示器、液晶电视、以及电子纸等显示装置。
需要说明的是，本发明所有附图是上述低温多晶硅薄膜制备方法及以低温多晶硅薄膜为有源层的薄膜晶体管的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种低温多晶硅薄膜的制备方法，其特征在于，所述制备方法包括，
在基板上依次形成缓冲层、金属诱导层；
在所述金属诱导层上形成非晶硅薄膜；
对形成有所述非晶硅薄膜的所述基板进行退火处理，通过所述金属诱导层的诱导作用使所述非晶硅薄膜转化为低温多晶硅薄膜；所述退火处理的温度为300～700℃；
去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层；
其中，所述上表面为所述低温多晶硅薄膜远离所述基板一侧的表面；
所述金属诱导扩散层由在退火处理后，扩散到所述上表面的所述金属诱导层中的金属离子，和/或所述金属离子与所述上表面的硅原子发生反应后生成的金属硅化物构成。
2.根据权利要求1所述的制备方法，其特征在于，所述在基板上依次形成缓冲层、金属诱导层，包括，
在基板上形成缓冲层；
采用离子注入法，在所述缓冲层远离所述基板一侧的表面形成金属诱导层；其中，注入的离子为Ni、Al、Au、Cu、Pd、Co、以及Ag中的至少一种离子。
3.根据权利要求2所述的制备方法，其特征在于，注入的离子浓度为1010～1012个/cm3。
4.根据权利要求1所述的制备方法，其特征在于，所述在基板上依次形成缓冲层、金属诱导层，包括，
在基板上形成缓冲层；
采用溅射法，在所述缓冲层远离所述基板一侧的表面上形成金属诱导层；其中，溅射的元素为Ni、Al、Au、Cu、Pd、Co、以及Ag中的至少一种元素。
5.根据权利要求1所述的制备方法，其特征在于，所述退火处理的温度为450～550℃。
6.根据权利要求1所述的制备方法，其特征在于，所述退火处理的时间为15～30min。
7.根据权利要求1所述的制备方法，其特征在于，采用等离子刻蚀或湿法刻蚀去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层。
8.根据权利要求7所述的制备方法，其特征在于，所述等离子刻蚀采用氩气等离子或氮气等离子。
9.根据权利要求7所述的制备方法，其特征在于，所述等离子刻蚀的时间为10～20s。
10.根据权利要求1至9任一项所述的制备方法，其特征在于，所述制备方法还包括，
在所述金属诱导层上形成非晶硅薄膜之后，对形成有所述非晶硅薄膜的所述基板进行退火处理之前，对形成的所述非晶硅薄膜及所述金属诱导层进行图案化处理，得到具有预定图案的所述非晶硅薄膜；
或者，对形成有所述非晶硅薄膜的所述基板进行退火处理之后，去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层之前，对形成的所述低温多晶硅薄膜及所述金属诱导扩散层进行图案化处理，得到具有预定图案的所述低温多晶硅薄膜；
或者，去除因诱导作用而形成在所述低温多晶硅薄膜上表面的金属诱导扩散层之后，对所述低温多晶硅薄膜进行图案化处理，得到具有预定图案的所述低温多晶硅薄膜；
其中，所述预定图案为对应于薄膜晶体管中有源层的图案。
11.一种薄膜晶体管TFT的制备方法，其特征在于，所述TFT的制备方法包括形成有源层的步骤；
其中，所述有源层为采用上述权利要求10所述的制备方法形成的具有预定图案的低温多晶硅薄膜。
12.根据权利要求11所述的制备方法，其特征在于，所述制备方法还包括，
在形成有所述有源层的基板上依次形成包括源极与漏极的图案层、栅绝缘层、以及包括栅极的图案层；其中，所述源极、所述漏极与所述有源层直接接触；
或者，在形成有所述有源层的基板上依次形成栅绝缘层、包括栅极的图案层、钝化层、以及包括源极与漏极的图案层；其中，所述栅绝缘层和所述钝化层上形成有露出所述有源层的贯通孔；所述源极、所述漏极通过所述贯通孔与所述有源层相接触。
13.一种薄膜晶体管TFT，其特征在于，所述TFT采用如权利要求11或12所述的制备方法进行制备。
14.一种阵列基板，其特征在于，所述阵列基板包括如权利要求13所述的TFT。
15.一种显示装置，其特征在于，所述显示装置包括如权利要求14所述的阵列基板。
CN201410558428.8A 2014-10-20 2014-10-20 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 Expired - Fee Related CN104299891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410558428.8A CN104299891B (zh) 2014-10-20 2014-10-20 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410558428.8A CN104299891B (zh) 2014-10-20 2014-10-20 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN104299891A true CN104299891A (zh) 2015-01-21
CN104299891B CN104299891B (zh) 2017-06-09

Family

ID=52319568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410558428.8A Expired - Fee Related CN104299891B (zh) 2014-10-20 2014-10-20 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN104299891B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470312A (zh) * 2016-02-19 2016-04-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN106024639A (zh) * 2016-07-21 2016-10-12 深圳市华星光电技术有限公司 基于金属诱导结晶工艺的ltps tft的制作方法
WO2017000335A1 (zh) * 2015-07-01 2017-01-05 深圳市华星光电技术有限公司 Tft背板的制作方法及其结构
CN106876478A (zh) * 2017-03-22 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法
CN110707046A (zh) * 2019-09-17 2020-01-17 深圳市华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106204B2 (ja) * 2001-08-22 2008-06-25 シャープ株式会社 半導体装置の製造方法
JP4734944B2 (ja) * 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
KR100994236B1 (ko) * 2009-05-22 2010-11-12 노코드 주식회사 다결정 실리콘 박막의 제조방법
CN101834122B (zh) * 2010-02-09 2012-07-04 广东中显科技有限公司 一种多晶硅薄膜材料的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000335A1 (zh) * 2015-07-01 2017-01-05 深圳市华星光电技术有限公司 Tft背板的制作方法及其结构
CN105470312A (zh) * 2016-02-19 2016-04-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
US10062771B2 (en) 2016-02-19 2018-08-28 Shenzhen China Star Optoelectronics Technology Co., Ltd Low temperature poly-silicon thin film transistor and method of manufacturing the same
CN106024639A (zh) * 2016-07-21 2016-10-12 深圳市华星光电技术有限公司 基于金属诱导结晶工艺的ltps tft的制作方法
CN106876478A (zh) * 2017-03-22 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法
WO2018171368A1 (zh) * 2017-03-22 2018-09-27 京东方科技集团股份有限公司 多晶硅薄膜及其制作方法、薄膜晶体管及其制作方法
US10644043B2 (en) 2017-03-22 2020-05-05 Boe Technology Group Co., Ltd. Poly-silicon thin film and method for fabricating the same, and thin film transistor and method for fabricating the same
CN110707046A (zh) * 2019-09-17 2020-01-17 深圳市华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
CN104299891B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
TW303526B (zh)
JP2022031312A (ja) 半導体装置
CN102651311B (zh) 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
CN104299891A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
JP2003178975A (ja) 半導体装置及びその製造方法
JP2006024946A (ja) 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
WO2017140036A1 (zh) 低温多晶硅薄膜晶体管及其制造方法
CN104538310A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN104966663B (zh) 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
CN104900491A (zh) 薄膜晶体管及其制作方法、显示装置
JP2008177419A (ja) シリコン薄膜形成方法
CN105140130A (zh) 低温多晶硅薄膜晶体管及其制备方法
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
JP2004055838A (ja) 薄膜トランジスタの製造方法
Sugawara et al. Crystallization of double-layered silicon thin films by solid green laser annealing for high-performance thin-film transistors
JP2008311286A (ja) 半導体薄膜及びその製造方法
CN105762081A (zh) 一种薄膜晶体管的制作方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
JP4200530B2 (ja) 薄膜トランジスタの製造方法
KR100761346B1 (ko) 결정질 실리콘의 제조방법
CN104253246A (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及相关器件
CN103972105A (zh) 具有SiGe沟道的MOSFET及其形成方法
CN103972065A (zh) SiGe层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609