CN105575902A

CN105575902A - 一种半导体器件及其制造方法、电子装置

Info

Publication number: CN105575902A
Application number: CN201410553975.7A
Authority: CN
Inventors: 李若园
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2016-05-11
Anticipated expiration: 2034-10-17
Also published as: CN105575902B

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供前端器件，所述前端器件包括衬底以及在所述衬底上形成的PMOS器件和NMOS器件；在所述PMOS器件和所述NMOS器件上沉积应力层；去除所述PMOS器件上的应力层；进行退火处理；以剩余的应力层为掩膜进行N+离子注入；以及去除所述剩余的应力层。根据本发明提供的半导体器件的制造方法，在PMOS器件区域中注入N+离子，可以提高PMOS器件的阈值电压，从而抑制窄沟道效应，改善PMOS器件的性能。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体集成电路的集成度不断提高，金属-氧化物-半导体场效应晶体管(MOSFET)器件的特征尺寸越来越小。在器件尺寸缩小时，不仅沟道长度变短，沟道的宽度也按同比例在缩小。当器件的沟道宽度窄到可与源和漏的耗尽层宽度相比拟时，器件将发生偏离宽沟道的行为，这种由窄沟道宽度引起的对器件性能的影响称为窄沟道效应(NWE，NarrowWidthEffect)。当沟道的宽度减小到28nm以下时，窄沟道效应将变得无法忽视。窄沟道效应将导致窄沟道器件的阈值电压(Vt)发生漂移，使得阈值电压Vt降低，器件的功耗增大，并且会使得如SRAM装置的静态噪声容限下降。目前，对于采用28nm多晶硅/SiON的PMOS器件来说，其阈值电压Vt与宽沟道器件相比降低了约70mv，可能导致无法满足用户的需求。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，包括：提供前端器件，所述前端器件包括衬底以及在所述衬底上形成的PMOS器件和NMOS器件；在所述PMOS器件和所述NMOS器件上沉积应力层；去除所述PMOS器件上的应力层；进行退火处理；以剩余的应力层为掩膜进行N⁺离子注入；以及去除所述剩余的应力层。

可选地，所述退火处理为尖峰退火和激光退火之一或其组合。

可选地，所述离子注入步骤中所注入的离子是砷离子。

可选地，所述应力层为SiN层。

可选地，所述PMOS器件和所述NMOS器件之间以浅沟槽隔离结构相隔离。

可选地，所述PMOS器件包括PMOS栅极材料层以及形成于所述PMOS栅极材料层两侧的偏移侧墙。

可选地，所述NMOS器件包括NMOS栅极材料层以及形成于所述NMOS栅极材料层两侧的偏移侧墙。

根据本发明的另一方面，提供了一种根据上述方法制造的半导体器件。

根据本发明的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。

根据本发明提供的半导体器件的制造方法，在PMOS器件区域中注入N⁺离子，可以提高PMOS器件的阈值电压，从而抑制窄沟道效应，改善PMOS器件的性能。

为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1a-1e示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图；以及

图2示出根据本发明实施例的半导体器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

实施例一

下面，参照图1a-1e以及图2来描述本发明提出的半导体器件的制造方法的详细步骤。图1a-1e示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图。

首先，参考图1a，提供前端器件，所述前端器件包括衬底101以及在所述衬底101上形成的PMOS器件102和NMOS器件103。所述衬底101的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明一个实施例中，所述衬底101为硅衬底。

在一个实施例中，所述PMOS器件102和所述NMOS器件103之间以浅沟槽隔离(STI)结构(未示出)相隔离。以STI结构隔离PMOS器件102和NMOS器件103可以使得器件的隔离性较好、可靠性较高。

在一个实施例中，所述PMOS器件包括PMOS栅极材料层以及形成于所述PMOS栅极材料层两侧的偏移侧墙。所述偏移侧墙的材料例如是氮化硅、氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的离子注入深度也越来越小。偏移侧墙的作用在于提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺例如化学气相沉积。本实施例中，所述偏移侧墙的厚度可以小到80埃。

在一个实施例中，所述NMOS器件包括NMOS栅极材料层以及形成于所述NMOS栅极材料层两侧的偏移侧墙。所述偏移侧墙的材料例如是氮化硅、氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的离子注入深度也越来越小。偏移侧墙的作用在于提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺例如化学气相沉积。本实施例中，所述偏移侧墙的厚度可以小到80埃。

在一个实施例中，所述衬底101与所述PMOS器件102的栅极材料层和所述NMOS器件103的栅极材料层之间还形成有栅氧化物层104。所述栅氧化物层104可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成。

接下来，参考图1b，在所述PMOS器件102和所述NMOS器件103上沉积应力层105。本领域技术人员可以理解，所述应力层105为张应力层，其可用于在沟道上施加张应力以提高载流子的迁移率，进而改善NMOS器件的性能。所述应力层105的材料可以是但不限于SiN(例如掺杂了碳的SiN)、无定形碳或SiO₂，形成方式可以是PECVD。该应力层105可以作为应力记忆技术(StressMemorizationTechniques，SMT)中的可在退火后在沟道中形成应力的应力层，也可以作为在后续的离子注入工艺中的掩膜层。

接下来，参考图1c，去除所述PMOS器件102上的应力层。在一个实施例中，采用刻蚀的方式去除所述PMOS器件102上的应力层。具体步骤如下所述。在所述应力层105上沉积光刻胶层(未示出)。之后，对所述光刻胶层进行曝光、显影，以在所述光刻胶层中留下所述NMOS器件103的图案。之后，以所述光刻胶层为掩膜刻蚀所述应力层105，以去除所述PMOS器件102上的应力层部分，而保留所述NMOS器件103上的应力层部分。刻蚀步骤可以采用本领域已知的任何合适的刻蚀工艺，如干法刻蚀或湿法刻蚀工艺等，本文不对此进行限制。最后，去除所述光刻胶层。可以采用刻蚀或灰化工艺去除所述光刻胶层。

接下来，进行退火处理。在所述退火处理过程中，由于应力层105位于NMOS器件103的表面，因此所述应力层105的拉伸应力将被记忆至NMOS器件103的沟道区域中，从而可以提高NMOS器件103的沟道区域的载流子迁移率，改善NMOS器件的电学性能。上述通过退火工艺将应力层中的拉伸应力记忆至半导体器件的沟道区域的方法，即称之为应变记忆技术(SMT)。由于在进行上述退火处理时，PMOS器件102之上的应力层已被去除，因此PMOS器件102的电学性能不会被改变。在一个实施例中，所述退火处理是尖峰退火和激光退火之一或其组合。尖峰退火和激光退火是比较快速的退火工艺，有利于促进应力层的拉伸应力被记忆至NMOS器件的沟道区域中。

接下来，参考图1d，以剩余的应力层为掩膜进行N⁺离子注入。在一个实施例中，所述离子注入所注入的离子是砷离子。向PMOS器件102区域注入砷离子，可以使得所述PMOS器件102的阈值电压Vt升高，以改善窄沟道效应对PMOS器件的影响。

之后，参考图1e，去除所述剩余的应力层。可以采用合适的刻蚀工艺去除剩余的应力层，即位于所述NMOS器件103之上的应力层部分。例如，可以采用干法刻蚀或湿法刻蚀工艺去除剩余的应力层。

图2示出根据本发明实施例的半导体器件的制造方法200的流程图。方法200包括以下步骤：

步骤S201：提供前端器件，所述前端器件包括衬底以及在所述衬底上形成的PMOS器件和NMOS器件。

步骤S202：在所述PMOS器件和所述NMOS器件上沉积应力层。

步骤S203：去除所述PMOS器件上的应力层。

步骤S204：进行退火处理。

步骤S205：以剩余的应力层为掩膜进行N⁺离子注入。

步骤S206：去除所述剩余的应力层。

实施例二

本发明还提供了一种半导体器件，所述半导体器件选用上述实施例所述的方法制造。其中，在PMOS器件区域中注入有N⁺离子，其可以提高PMOS器件的阈值电压，从而抑制窄沟道效应，改善PMOS器件的性能。

实施例三

本发明还提供了一种电子装置，包括半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制造方法得到的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供前端器件，所述前端器件包括衬底以及在所述衬底上形成的PMOS器件和NMOS器件；

在所述PMOS器件和所述NMOS器件上沉积应力层；

去除所述PMOS器件上的应力层；

进行退火处理；

以剩余的应力层为掩膜进行N+离子注入；以及

去除所述剩余的应力层。

2.根据权利要求1所述的方法，其特征在于，所述退火处理为尖峰退火和激光退火之一或其组合。

3.根据权利要求1所述的方法，其特征在于，所述离子注入步骤中所注入的离子是砷离子。

4.根据权利要求1所述的方法，其特征在于，所述应力层为SiN层。

5.根据权利要求1所述的方法，其特征在于，所述PMOS器件和所述NMOS器件之间以浅沟槽隔离结构相隔离。

6.根据权利要求1所述的方法，其特征在于，所述PMOS器件包括PMOS栅极材料层以及形成于所述PMOS栅极材料层两侧的偏移侧墙。

7.根据权利要求1所述的方法，其特征在于，所述NMOS器件包括NMOS栅极材料层以及形成于所述NMOS栅极材料层两侧的偏移侧墙。

8.一种采用权利要求1-7之一所述的方法制造的半导体器件。

9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。