JP2006522488A - Ｆｉｎｆｅｔデバイス中の構造を形成する方法 - Google Patents

Ｆｉｎｆｅｔデバイス中の構造を形成する方法 Download PDF

Info

Publication number
JP2006522488A
JP2006522488A JP2006509472A JP2006509472A JP2006522488A JP 2006522488 A JP2006522488 A JP 2006522488A JP 2006509472 A JP2006509472 A JP 2006509472A JP 2006509472 A JP2006509472 A JP 2006509472A JP 2006522488 A JP2006522488 A JP 2006522488A
Authority
JP
Japan
Prior art keywords
fin structure
semiconductor device
single crystal
crystal silicon
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006509472A
Other languages
English (en)
Other versions
JP2006522488A5 (ja
JP5009611B2 (ja
Inventor
リン ミン−レン
ワン ハイホン
ユ ビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2006522488A publication Critical patent/JP2006522488A/ja
Publication of JP2006522488A5 publication Critical patent/JP2006522488A5/ja
Application granted granted Critical
Publication of JP5009611B2 publication Critical patent/JP5009611B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体デバイスは、第１フィン構造（８１０）、第２フィン構造（８１０）、および第３フィン構造（２１０）を含む。この第１フィン構造（８１０）と第２フィン構造（８１０）は、単結晶シリコン材料を含む。第３フィン構造（２１０）は、第１フィン構造（８１０）と第２フィン構造（８１０）の間に位置する。この第３フィン構造（２１０）は、第１フィン構造（８１０）および第２フィン構造（８１０）の単結晶シリコン材料に応力を誘起する。

Description

本発明は、半導体製造に関し、より詳しくは、ＦｉｎＦＥＴデバイスの形成に関する。
超々大規模集積回路の半導体デバイスに関する密度の高さ、性能の高さに対する拡大する要求は、１００ナノメータ（nm）未満のゲート長のような構造的要素、高い信頼性、および製造処理能力の増加を要求する。構造的要素を１００ｎｍ未満に減少することは、従来の方法の限界に挑むこととなる。
例えば、従来のプレーナ型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート長を１００ｎｍ未満にスケーリングした場合、ソースおよびドレイン間の過度の漏れ電流のような短チャネル効果に関連する問題を克服することがますます困難になる。さらに、モビリティ低下および多くのプロセス問題によって、さらに小さなデバイス構造を含めるように従来のＭＯＳＦＥＴをスケーリングすることが困難になる。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
ダブルゲートＭＯＳＦＥＴは、既存のプレーナ型のＭＯＳＦＥＴに代わる候補となっている新規なデバイスである。
このダブルゲートＭＯＳＦＥＴでは、２つのゲートが短チャネル効果をコントロールするために使用される。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のダブルゲート構造である。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
本発明の趣旨に沿った実装は、絶縁性のフィン構造の両側に形成される単結晶シリコンフィン構造を提供する。単結晶シリコン材料にかなりの応力が誘起されるようにこの絶縁性のフィン構造の材料を選択する。このようにして、モビリティを向上させる。
ここに具体化され、広く記載されるようなこの発明の目的に従って、半導体デバイスは、絶縁材料を含み、第１側面および第２側面を含む第１フィン構造と、単結晶シリコン材料を含んでおり、第１フィン構造の第１側面に隣接して形成される第２フィン構造と、単結晶シリコン材料を含んでおり、第１フィン構造の第２側面に隣接して形成される第３フィン構造と、第１フィン構造、第２フィン構造および第３フィン構造の一端に形成されるソース領域と、第１フィン構造、第２フィン構造および第３フィン構造の他端に形成されるドレイン領域と、少なくとも１つのゲートと、を含んでいる。
本発明の他の実装においては、基板と、この基板上に形成される絶縁層とを含んだ半導体デバイスを製造する方法が示される。
この方法は、第１フィン構造を形成すべく絶縁層をエッチングするステップと、アモルファスシリコン層をたい積するステップと、第１フィン構造の第１側面に隣接する第２フィン構造と、第１フィン構造の逆側の第２側面に隣接する第３フィン構造を形成すべく、アモルファスシリコン層をエッチングするステップと、第２フィン構造および第３フィン構造の少なくとも上面にメタル層をたい積するステップと、第２フィン構造と第３フィン構造中のアモルファスシリコンを単結晶シリコン材料に変換すべく、金属誘起結晶化処理を実行するステップと、ソース領域およびドレイン領域を形成するステップと、第１フィン構造ないし第３フィン構造上にゲート材料をたい積するステップと、少なくとも１つのゲート電極を形成すべく、ゲート材料をパターン化しエッチングするステップと、を有する。
本発明の趣旨に添ったさらなる実装によれば、第１フィン構造、第２フィン構造、および第３フィン構造を含む半導体デバイスが示される。この第１フィン構造と第２フィン構造は、単結晶シリコン材料を含む。第３フィン構造は、第１フィン構造と第２フィン構造の間に位置し、絶縁材料を含む。この第３フィン構造は、第１フィン構造および第２フィン構造の単結晶シリコン材料に応力を誘起する。
この明細書に組み込まれ、その一部を構成する添付の図面は、詳細な説明とともに本発明の実施形態を示しており、本発明を説明する。
以下、添付の図面に言及して本発明の趣旨に沿った実装を詳細に記載する。異なる図面における同一の参照符号は、同一又は類似の要素を示す。また、以下の詳細な記載は本発明を制限するものではない。代わりに、本発明の範囲は添付の請求項および均等物によって定義される。
本発明の趣旨に沿った実装は、絶縁性のフィン構造の両側に形成される単結晶シリコンフィン構造を提供する。モビリティを向上させるべく、単結晶シリコン材料にかなりの応力を誘起するように、この絶縁性のフィン構造の材料を選択する。
図１は、本発明の趣旨に沿った実装におけるＦｉｎＦＥＴデバイスを製造するプロセスの一例を示す図である。図２ないし図９は、図１に記載したプロセスによって製造したＦｉｎＦＥＴデバイスの典型的な断面図の一例を示す図である。
１つのＦｉｎＦＥＴデバイスの製造を以下に記載する。しかしながら、以下に記載する技術は、２つ以上のＦｉｎＦＥＴデバイスの形成にも同様に適用することができることが認識される。
図１および図２に示すように、半導体デバイスの基板２００上に絶縁性のフィン構造２１０を形成することから処理を開始することができる（ステップ１０５）。
ある実装の一例においては、基板２００はシリコンからなる。
本発明の趣旨に沿った代替的な実装においては、基板２００は、ゲルマニウムまたはシリコンゲルマニウムのような半導体材料の化合物（combination）を含んでいてもよい。さらに他の実装においては、基板２００は、シリコンまたはゲルマニウム基板上に形成される、酸化膜のようなインシュレータを含んでいてもよい。
絶縁性のフィン構造２１０は、絶縁性のフィン構造２１０に隣接して形成されるデュアル・フィン構造中に、かなりの引張応力（負荷）を誘起する絶縁材料を含んでいてもよい。ある実装の一例においては、絶縁性のフィン構造２１０は酸化物または窒化物を含んでいてもよい。
絶縁性のフィン構造２１０を従来方法により形成してもよい。例えば、絶縁材料を基板２００上に約２００Åから約１０００Åの範囲の厚みにたい積してもよい。この絶縁材料の一部の上にマスクを形成し、その後従来方法によりエッチングすることができる。このエッチングは基板２００上で停止し、その結果、絶縁性のフィン構造２１０が形成される。この絶縁性のフィン構造２１０は、約１００Åから１０００Åの範囲の幅を有し得る。
図３に示すように、絶縁性のフィン構造２１０を形成した後、アモルファスシリコン層３１０を半導体デバイス上にたい積してもよい（ステップ１１０）。
本発明の趣旨に添った実装の一例においては、アモルファスシリコン層３１０は、約１００Åから約１０００Åの範囲の厚みにたい積することができる。
アモルファスシリコン層３１０はその後、従来方法によりエッチングすることができる。このエッチングは基板２００上で停止し、その結果、図４に示すように、アモルファスシリコンスペーサ（フィン）構造４１０が形成される（ステップ１１５）。アモルファスシリコンフィン構造４１０の各々は、約２００Åから１０００Åの範囲の高さと、約１００Åから１０００Åの範囲の幅を有し得る。
図５に示すように、絶縁層５１０を、半導体デバイス上にたい積することができる（ステップ１２０）。本発明の趣旨に添った実装の一例においては、絶縁層５１０は、約２００Åから約１０００Åの範囲の厚みにたい積することができる。絶縁層５１０は、酸化物または他の絶縁材料を含み得る。
図６に示すように、アモルファスシリコンフィン構造４１０のそれぞれの上面が露出するように、半導体デバイスの上面をプレーナ化すべく、化学的機械的研磨（ＣＭＰ）（またはその他の技術）によって半導体デバイスを研磨してもよい（ステップ１２０）。
このＣＭＰの間、絶縁性のフィン構造２１０およびアモルファスシリコンフィン構造４１０の上面の一部を除去してもよい。この結果、各アモルファスシリコンフィン構造４１０の上面が露出する。例えば、ＣＭＰの後、フィン２１０および４１０の高さは約１５０Åから２００Åの範囲とすることができる。
図７に示すように、ニッケルのような金属層７１０を半導体デバイスをたい積することができる（ステップ１２５）。ある実装の一例においては、ニッケル層７１０を約２０Åの厚みにたい積することができる。
その後、金属誘起結晶化（ＭＩＣ）処理を実行してもよい。
ＭＩＣ処理は、数時間の間、約５００℃から約５５０℃でニッケル層７１０をアニーリングするステップを含んでいてもよい。このステップは、図８に示すように、フィン構造４１０中のアモルファスシリコンを単結晶シリコン８１０に変換すべく、ニッケルをアモルファスシリコン中に拡散するように働く（ステップ１３０）。
ＭＩＣ処理の結果、基板２００と単結晶シリコンフィン構造８１０との間にニッケルシリコン（NiSi）化合物８２０の薄膜を形成することができる。ある実装の一例においては、NiSi層８２０の厚みは、約２０Åから約２００Åの範囲となり得る。
単結晶シリコンフィン構造８１０を形成した後、ＦｉｎＦＥＴデバイスのトランジスタ（例えば、ソースおよびドレイン領域の形成）、コンタクト、相互接続構造、および層間絶縁膜を完成すべく、従来のＦｉｎＦＥＴ製造処理を利用することができる。
例えば、絶縁層５１０を除去してもよいし、窒化ケイ素または酸化シリコンのような保護絶縁層をフィン２１０、８１０の上表面上に形成してもよい。その後、単結晶シリコンフィン構造８１０の側面上にゲート絶縁体を形成する。
それから、ソース／ドレイン領域を、フィン２１０、８１０各端部に形成することができ、その後、１つ以上のゲートを形成する。例えばゲート材料として、シリコン層、ゲルマニウム層、シリコンおよびゲルマニウムの化合物、または様々な金属を使用することができる。
その後、ゲート電極を形成すべく、ゲート材料をパターン化し、エッチングしてもよい。
図９は、ソース／ドレイン領域およびゲート電極を形成した後の、本発明の趣旨に添った半導体デバイスの典型的な平面図の一例を示す。この図に示すように、半導体デバイスは、フィン２１０、８１０、ソースおよびドレイン領域９１０、９２０を有するダブルゲート構造、ゲート電極９３０、９４０を含んでいる。
その後、特定の最終製品（end device）の必要条件に基づいたｎ型またはｐ型ドーパントでソース／ドレイン領域９１０、９２０をドープしてもよい。
さらに、特定の回路必要条件に基づいてソース／ドレイン接合の位置を制御すべく、任意にサイドウォールスペーサをソース／ドレインのイオン注入より先に形成してもよい。
その後、ソース／ドレイン領域９１０、９２０を活性化すべく、活性化アニーリングを実行してもよい。
以上のように、本発明を、多くのフィン構造を形成する場合について記載した。本発明による方法は、特定の回路必要条件に基づく数のフィンを形成するのに使用することができることを理解すべきである。
このように、本発明の趣旨によれば、単結晶シリコンフィン構造間に位置する絶縁性のフィン構造を有する単結晶シリコンフィン構造を形成することができる。単結晶シリコンフィン構造中にかなりの応力（負荷）を誘起するように、絶縁性のフィン構造の材料を選択することができる。その結果、単結晶シリコンフィン構造中のモビリティを向上することができる。
＜他の実装＞
図１０ないし図１５は、代替的な本発明の趣旨に沿った実装における多数の（mutiple）ＦｉｎＦＥＴデバイスを形成する図の一例を示す図である。
図１０に示すように、基板１０００上に酸化層１０１０を有する半導体デバイスから処理を開始することができる（ステップ１０５）。
基板１０００は、シリコン、またはゲルマニウムやシリコンゲルマニウムのような半導体材料の化合物のような他の半導体材料を含んでいてもよい。酸化層１０１０は、約２００Åから約１０００Åの範囲の高さを有していもよい。
図１０に示すように、トレンチ１０２０を形成すべく酸化層１０１０をエッチングしてもよい。ある実装においては、トレンチ１０２０は約２００Åから約２０００Åの範囲の幅を有していてもよい。
次に、アモルファスシリコン層３１０をたい積し、図１１に示すようにアモルファスシリコンスペーサ１１１０を形成すべくエッチングしてもよい（ステップ１１０）。各アモルファスシリコンスペーサ１１１０は、約１００Åから約１０００Åの範囲の幅を有していてもよい。
図１２に示すように、アモルファスシリコンスペーサ１１１０の間のギャップに絶縁材料１２１０をたい積してもよい。この絶縁材料は、酸化物または他の絶縁材料を含むことができる。
図１３に示すように、ニッケル１３１０の層を、アモルファスシリコンスペーサ１１１０の上面にたい積してもよい。ニッケル層１３１０の厚みは、約２０Åとすることができる。
その後、ＭＩＣ処理を実行してもよい。ＭＩＣ処理は、図１４に示すように、アモルファスシリコンスペーサ１１１０を単結晶シリコンフィン構造１４１０に変換すべく、数時間の間、約５００℃から約５５０℃でニッケル層１３１０をアニーリングするステップを含んでいてもよい。
ＭＩＣ処理の結果、基板１０００と単結晶シリコンフィン構造１４１０との間にニッケルシリコン（NiSi）化合物１４２０の薄膜を形成することができる。ある実装の一例においては、NiSi層１４２０の厚みは、約２０Åから約２００Åの範囲となり得る。
その後、図１５に示すように、酸化膜１０１０を従来方法で除去することができる。このようにして、スペーサによって形成された合併されたＦＥＴ（ spacer-induced merged FET）を製造することができる。
別の実装においては、スペーサを使用して、トレンチの両側の間にカップリング効果（coupling effect）を提供することができる、狭いトレンチを生成してもよい。
図１６に示すように、半導体デバイスは、基板（図示しない）上に形成された酸化層１６１０を含んでいてもよい。この基板の上にはシリコン層１６２０が形成されている。
窒化ケイ素または酸化シリコンのような材料をたい積、パターン化して、ハードマスク１６４０を形成してもよい。
次に、SiN、SiOその他の材料のようなスペーサ材料をたい積、エッチングして、ハードマスク１６４０の側面上にスペーサ１６３０を形成してもよい。
その後、図１７に示すように、マスクとしてスペーサ１６３０およびハードマスク１６４０を使用してシリコン層１６２０をエッチングして、狭いトレンチ１７１０を形成してもよい。
トレンチ１７１０は、約１００Åから約１０００Åの範囲の幅を有していてもよい。トレンチ１７１０は、トレンチ１７１０の両側に配置したフィン１６２０間のカップリング効果を提供することができ、有利である。
本発明の趣旨に沿った実装は、絶縁性のフィン構造の両側に形成される単結晶シリコンフィン構造を提供する。絶縁性のフィン構造の材料は、単結晶シリコン材料にかなりの応力を誘起するように選択される。このようにして、モビリティを向上することができる。
上述した本発明の典型的な実施形態の記載は、説明を提供するが、網羅的なものではなく、本発明が開示された正確な形式に制限されるように意図していない。上記教示に照らした変更例や変形例が可能であるとともに、本発明の実施することによって変更例や変形例を得ることができる。
例えば、上記記載においては、本発明についてよく理解できるように、特定の材料、構造、化学薬品、プロセス等のような多数の特定の詳細を記載している。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
図１に関する一連のステップ行為が記載されているが、ステップの順序は、本発明によるその他の実装において変更することができる。また、独立のステップを平行して実行してもよい。
ここに使用される、「１つの（a）」と言う言葉は、１つ以上のものを含むように意図される。１つのものを示すような場合には「１つの（one）」またはこれに類する言葉を使用している。本発明の範囲は、請求の範囲およびこれらの均等物によって定義される。
本発明の実施形態に従ってＦｉｎＦＥＴデバイスのフィン構造を形成するための典型的なプロセスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 図１のプロセスにより製造される典型的なＦｉｎＦＥＴデバイスの一例を示す図。 本発明の他の実施形態の一例による多数のフィン構造の形成を示す図。 本発明の他の実施形態の一例による多数のフィン構造の形成を示す図。 本発明の他の実施形態の一例による多数のフィン構造の形成を示す図。 本発明の他の実施形態の一例による多数のフィン構造の形成を示す図。 本発明の他の実施形態の一例による多数のフィン構造の形成を示す図。 本発明の他の実施形態の一例による多数のフィン構造の形成を示す図。 本発明の他の実施形態の一例によるトレンチの生成を示す図。 本発明の他の実施形態の一例によるトレンチの生成を示す図。

Claims (10)

  1. 絶縁材料を含んでおり、第１側面および第２側面を含む第１フィン構造（２１０）と、
    単結晶シリコン材料を含んでおり、前記第１フィン構造（２１０）の第１側面に隣接して形成される第２フィン構造（８１０）と、
    単結晶シリコン材料を含んでおり、前記第１フィン構造（２１０）の第２側面に隣接して形成される第３フィン構造（８１０）と、
    前記第１フィン構造（２１０）、第２フィン構造（８１０）および第３フィン構造（８１０）の一端に形成されるソース領域（９１０）と、
    前記第１フィン構造（２１０）、第２フィン構造（８１０）および第３フィン構造（８１０）の他端に形成されるドレイン領域（９２０）と、
    少なくとも１つのゲート（９３０）（９４０）と、
    を含む、半導体デバイス。
  2. 前記第１フィン構造（２１０）の幅は、約２００Åから約１０００Åの間である、請求項１記載の半導体デバイス。
  3. 前記絶縁材料は、酸化物または窒化物のいずれか一方を含む、請求項１記載の半導体デバイス。
  4. 前記第２フィン構造（８１０）および前記第３フィン構造（８１０）のそれぞれの幅は、約１００Åから約１０００Åの間である、請求項１記載の半導体デバイス。
  5. 第１フィン構造（２１０）を形成すべく絶縁層（２１０）をエッチングするステップと、
    アモルファスシリコン層（３１０）をたい積するステップと、
    前記第１フィン構造（２１０）の第１側面に隣接する第２フィン構造（４１０）と、前記第１フィン構造（２１０）の逆側の第２側面に隣接する第３フィン構造（４１０）を形成すべく、前記アモルファスシリコン層（３１０）をエッチングするステップと、
    前記第２フィン構造（４１０）および前記第３フィン構造（４１０）の少なくとも上面にメタル層（７１０）をたい積するステップと、
    前記第２フィン構造（４１０）と前記第３フィン構造（４１０）中のアモルファスシリコンを単結晶シリコン材料に変換すべく、金属誘起結晶化処理を実行するステップと、
    ソース領域（９１０）およびドレイン領域（９２０）を形成するステップと、
    前記第１フィン構造（２１０）、第２フィン構造（８１０）ないし第３フィン構造（８１０）上にゲート材料をたい積するステップと、
    少なくとも１つのゲート電極（９３０）（９４０）を形成すべく、ゲート材料をパターン化しエッチングするステップと、
    を有する、基板（２００）と、この基板（２００）上に形成される絶縁層（２１０）とを含んだ半導体デバイスを製造する方法。
  6. 前記絶縁層（２１０）は、酸化物および窒化物の少なくとも一方を含む、請求項５記載の方法。
  7. 単結晶シリコン材料を含む第１フィン構造（８１０）と、
    前記単結晶シリコン材料を含む第２フィン構造（８１０）と、
    前記第１フィン構造（８１０）と前記第２フィン構造（８１０）の間に位置し、絶縁材料を含む第３フィン構造（２１０）と、含み、
    前記第３フィン構造（２１０）は、前記第１フィン構造（８１０）および前記第２フィン構造（８１０）の前記単結晶シリコン材料に応力を誘起する、
    半導体デバイス。
  8. 前記第１フィン構造（８１０）および前記第２フィン構造（８１０）のそれぞれの幅は、約１００Åから約１０００Åの間である、請求項７記載の半導体デバイス。
  9. 前記第３フィン構造（２１０）の幅は、約１００Åから約１０００Åの間である、請求項８記載の半導体デバイス。
  10. 前記絶縁材料は、酸化物および窒化物の少なくとも一方を含む、請求項９記載の半導体デバイス。
JP2006509472A 2003-04-03 2004-03-29 Ｆｉｎｆｅｔデバイス中の構造を形成する方法 Expired - Lifetime JP5009611B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/405,343 US6762448B1 (en) 2003-04-03 2003-04-03 FinFET device with multiple fin structures
US10/405,343 2003-04-03
PCT/US2004/009696 WO2004093197A2 (en) 2003-04-03 2004-03-29 Method for forming structures in finfet devices

Publications (3)

Publication Number Publication Date
JP2006522488A true JP2006522488A (ja) 2006-09-28
JP2006522488A5 JP2006522488A5 (ja) 2007-06-28
JP5009611B2 JP5009611B2 (ja) 2012-08-22

Family

ID=32681857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006509472A Expired - Lifetime JP5009611B2 (ja) 2003-04-03 2004-03-29 Ｆｉｎｆｅｔデバイス中の構造を形成する方法

Country Status (8)

Country Link
US (2) US6762448B1 (ja)
JP (1) JP5009611B2 (ja)
KR (1) KR101070845B1 (ja)
CN (1) CN100413038C (ja)
DE (1) DE112004000586B4 (ja)
GB (1) GB2417829B (ja)
TW (1) TWI384614B (ja)
WO (1) WO2004093197A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525015A (ja) * 2003-07-01 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列相補型ＦｉｎＦＥＴの対を有する集積回路構造体及び該形成方法
JP2009147194A (ja) * 2007-12-17 2009-07-02 Toshiba Corp フィン型トランジスタ
JP2019530229A (ja) * 2016-09-20 2019-10-17 クアルコム，インコーポレイテッド ２０ｎｍ未満のフィンピッチのための新規の自己整合４重パターニングプロセス

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US7105894B2 (en) * 2003-02-27 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts to semiconductor fin devices
US6900502B2 (en) 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6940705B2 (en) 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
JP3860582B2 (ja) * 2003-07-31 2006-12-20 株式会社東芝 半導体装置の製造方法
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US6962843B2 (en) * 2003-11-05 2005-11-08 International Business Machines Corporation Method of fabricating a finfet
US7498225B1 (en) * 2003-12-04 2009-03-03 Advanced Micro Devices, Inc. Systems and methods for forming multiple fin structures using metal-induced-crystallization
US7198995B2 (en) * 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
KR100605104B1 (ko) * 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
KR100629604B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 반도체 소자의 게이트 라인 형성 방법
TWI295506B (en) 2005-02-03 2008-04-01 Samsung Electronics Co Ltd Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
US7288805B2 (en) * 2005-02-24 2007-10-30 International Business Machines Corporation Double gate isolation
US7101763B1 (en) 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
US20070018239A1 (en) * 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
KR100642384B1 (ko) 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
US7400031B2 (en) * 2005-09-19 2008-07-15 International Business Machines Corporation Asymmetrically stressed CMOS FinFET
FR2895835B1 (fr) 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US8354311B2 (en) 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7425491B2 (en) 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US7538391B2 (en) * 2007-01-09 2009-05-26 International Business Machines Corporation Curved FINFETs
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
FR2921757B1 (fr) * 2007-09-28 2009-12-18 Commissariat Energie Atomique Structure de transistor double-grille dotee d'un canal a plusieurs branches.
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN102263131B (zh) * 2010-05-25 2013-05-01 中国科学院微电子研究所 一种半导体器件及其形成方法
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
CN102956700B (zh) * 2011-08-30 2015-06-24 中国科学院微电子研究所 一种半导体结构及其制造方法
US8872284B2 (en) 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
CN103378129B (zh) * 2012-04-19 2016-03-23 中国科学院微电子研究所 一种半导体结构及其制造方法
US8987790B2 (en) 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
US8877588B2 (en) * 2013-02-11 2014-11-04 Globalfoundries Inc. Methods of forming a three-dimensional semiconductor device with a dual stress channel and the resulting device
US9396931B2 (en) 2013-08-01 2016-07-19 Qualcomm Incorporated Method of forming fins from different materials on a substrate
US9548213B2 (en) 2014-02-25 2017-01-17 International Business Machines Corporation Dielectric isolated fin with improved fin profile
US9224605B2 (en) * 2014-05-01 2015-12-29 Globalfoundries Inc. Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process
US9123627B1 (en) * 2014-05-01 2015-09-01 Globalfoundries Inc. Methods of forming alternative material fins with reduced defect density for a FinFET semiconductor device
CN105097535B (zh) * 2014-05-12 2018-03-13 中国科学院微电子研究所 FinFet器件的制造方法
US9847329B2 (en) * 2014-09-04 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of fin feature and method of making same
US9805991B2 (en) * 2015-08-20 2017-10-31 International Business Machines Corporation Strained finFET device fabrication
US9722052B2 (en) * 2015-10-27 2017-08-01 International Business Machines Corporation Fin cut without residual fin defects
US10103246B2 (en) 2016-06-09 2018-10-16 International Business Machines Corporation Fabrication of a vertical fin field effect transistor (vertical finFET) with a self-aligned gate and fin edges
US9773870B1 (en) 2016-06-28 2017-09-26 International Business Machines Corporation Strained semiconductor device
US9680019B1 (en) * 2016-07-20 2017-06-13 Globalfoundries Inc. Fin-type field-effect transistors with strained channels
FR3089343B1 (fr) * 2018-11-29 2021-10-08 Commissariat Energie Atomique Procede de realisation d’un transistor fet
US11011626B2 (en) 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability
US11476356B2 (en) 2020-05-29 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device with low-dimensional material and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192564A (ja) * 1990-11-27 1992-07-10 Nec Corp トランジスタの製造方法
JPH04250667A (ja) * 1991-01-28 1992-09-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH04354138A (ja) * 1991-05-31 1992-12-08 Oki Electric Ind Co Ltd Ｍｉｓ型半導体装置の製造方法
JPH04368180A (ja) * 1991-05-31 1992-12-21 Samsung Electron Co Ltd 絶縁ゲート形電界効果トランジスタの構造およびその製造方法
JPH05283700A (ja) * 1991-05-27 1993-10-29 Nec Corp 半導体装置
JPH05299497A (ja) * 1992-04-21 1993-11-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001185721A (ja) * 1999-12-22 2001-07-06 Nec Corp 半導体装置
US20020060338A1 (en) * 2000-11-22 2002-05-23 Zhibo Zhang Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls and vertical field effect transistors fabricated thereby

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214578A (ja) 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
US5115289A (en) * 1988-11-21 1992-05-19 Hitachi, Ltd. Semiconductor device and semiconductor memory device
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
DE19548056C1 (de) 1995-12-21 1997-03-06 Siemens Ag Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
US5946566A (en) 1996-03-01 1999-08-31 Ace Memory, Inc. Method of making a smaller geometry high capacity stacked DRAM device
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US5932911A (en) 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6177299B1 (en) * 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6562665B1 (en) 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6358827B1 (en) 2001-01-19 2002-03-19 Taiwan Semiconductor Manufacturing Company Method of forming a squared-off, vertically oriented polysilicon spacer gate
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6537880B1 (en) 2001-09-13 2003-03-25 Vanguard International Semiconductor Corporation Method of fabricating a high density NAND stacked gate flash memory device having narrow pitch isolation and large capacitance between control and floating gates
US6492212B1 (en) 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
EP1383164A1 (en) * 2002-07-17 2004-01-21 Interuniversitair Micro-Elektronica Centrum (IMEC) FinFET device and a method for manufacturing such device
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US6864519B2 (en) 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US6645797B1 (en) * 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6716686B1 (en) 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192564A (ja) * 1990-11-27 1992-07-10 Nec Corp トランジスタの製造方法
JPH04250667A (ja) * 1991-01-28 1992-09-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH05283700A (ja) * 1991-05-27 1993-10-29 Nec Corp 半導体装置
JPH04354138A (ja) * 1991-05-31 1992-12-08 Oki Electric Ind Co Ltd Ｍｉｓ型半導体装置の製造方法
JPH04368180A (ja) * 1991-05-31 1992-12-21 Samsung Electron Co Ltd 絶縁ゲート形電界効果トランジスタの構造およびその製造方法
JPH05299497A (ja) * 1992-04-21 1993-11-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001185721A (ja) * 1999-12-22 2001-07-06 Nec Corp 半導体装置
US20020060338A1 (en) * 2000-11-22 2002-05-23 Zhibo Zhang Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls and vertical field effect transistors fabricated thereby

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525015A (ja) * 2003-07-01 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列相補型ＦｉｎＦＥＴの対を有する集積回路構造体及び該形成方法
JP2009147194A (ja) * 2007-12-17 2009-07-02 Toshiba Corp フィン型トランジスタ
JP2019530229A (ja) * 2016-09-20 2019-10-17 クアルコム，インコーポレイテッド ２０ｎｍ未満のフィンピッチのための新規の自己整合４重パターニングプロセス

Also Published As

Publication number Publication date
DE112004000586T5 (de) 2006-02-16
CN1768419A (zh) 2006-05-03
GB0521181D0 (en) 2005-11-23
KR101070845B1 (ko) 2011-10-10
TW200501393A (en) 2005-01-01
US6852576B2 (en) 2005-02-08
WO2004093197A3 (en) 2005-02-10
KR20050118717A (ko) 2005-12-19
US6762448B1 (en) 2004-07-13
TWI384614B (zh) 2013-02-01
GB2417829B (en) 2006-08-30
WO2004093197A2 (en) 2004-10-28
DE112004000586B4 (de) 2010-04-08
US20040198031A1 (en) 2004-10-07
JP5009611B2 (ja) 2012-08-22
CN100413038C (zh) 2008-08-20
GB2417829A (en) 2006-03-08

Similar Documents

Publication Publication Date Title
JP5009611B2 (ja) Ｆｉｎｆｅｔデバイス中の構造を形成する方法
US9978870B2 (en) FinFET with buried insulator layer and method for forming
JP5057649B2 (ja) ダブルおよびトリプルゲートｍｏｓｆｅｔデバイス、およびこれらのｍｏｓｆｅｔデバイスを製造する方法
US6645797B1 (en) Method for forming fins in a FinFET device using sacrificial carbon layer
TWI485848B (zh) 半導體裝置及其製造方法
US9153657B2 (en) Semiconductor devices comprising a fin
KR100781580B1 (ko) 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
US6998301B1 (en) Method for forming a tri-gate MOSFET
JP5270094B2 (ja) 細型化されたボディを有する、狭いボディのダマシン・トライゲートＦｉｎＦＥＴ
US8349692B2 (en) Channel surface technique for fabrication of FinFET devices
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
JP2006505949A (ja) 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化
US9793378B2 (en) Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability
US20230014586A1 (en) Horizontal gaa nano-wire and nano-slab transistors
KR20070101058A (ko) 핀 전계 효과 트랜지스터의 형성 방법
CN104347508B (zh) 半导体结构及其形成方法
CN117476463A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20051129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120531

R150 Certificate of patent or registration of utility model

Ref document number: 5009611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250