DE112004000586T5 - Verfahren zur Herstellung von Strukturen in FinFET-Bauelementen - Google Patents

Verfahren zur Herstellung von Strukturen in FinFET-Bauelementen Download PDF

Info

Publication number
DE112004000586T5
DE112004000586T5 DE112004000586T DE112004000586T DE112004000586T5 DE 112004000586 T5 DE112004000586 T5 DE 112004000586T5 DE 112004000586 T DE112004000586 T DE 112004000586T DE 112004000586 T DE112004000586 T DE 112004000586T DE 112004000586 T5 DE112004000586 T5 DE 112004000586T5
Authority
DE
Germany
Prior art keywords
angstroms
semiconductor device
land
ridge
web
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004000586T
Other languages
English (en)
Other versions
DE112004000586B4 (de
Inventor
Ming-Ren Cupertino Lin
Haihong Milpitas Wang
Bin Cupertino Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112004000586T5 publication Critical patent/DE112004000586T5/de
Application granted granted Critical
Publication of DE112004000586B4 publication Critical patent/DE112004000586B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Halbleiterbauelement mit:
einer ersten Stegstruktur (210) mit einem dielektrischen Material und mit einer ersten Seitenfläche und einer zweiten Seitenfläche;
einer zweiten Stegstruktur (810) mit einem einkristallinen Siliziummaterial, die benachbart zu der ersten Seitenfläche der ersten Stegstruktur (210) ausgebildet ist;
einer dritten Stegstruktur (810) mit dem einkristallinen Siliziummaterial, die benachbart zu der zweiten Seitenfläche der ersten Stegstruktur (210) ausgebildet ist;
einem Sourcegebiet (910), das an einem gegenüberliegendem Ende der ersten Stegstruktur (210), der zweiten Stegstruktur (810) und der dritten Stegstruktur (810) ausgebildet; und
mindestens einem Gate (930, 940).

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft im Allgemeinen die Herstellung von Halbleitern und betrifft insbesondere die Herstellung von FinFET-Bauelementen.
  • HINTERGRUND DER ERFINDUNG
  • Die zunehmenden Anforderungen hinsichtlich einer hohen Packungsdichte und einem hohen Leistungsvermögen, die mit Bauelementen mit hoher Integrationsdichte verknüpft sind, etwa Gatelänge unter 100 Nanometer (nm), erfordern Strukturelemente mit hoher Zuverlässigkeit bei hohem Durchsatz von der Herstellung. Die Reduzierung der Strukturgrößen unter 100 nm ist eine Herausforderung im Hinblick auf die Grenzen konventioneller Fertigungstechniken. Wenn beispielsweise die Gatelänge konventioneller planarer Metall-Oxyd-Halbleiter-Feldeffekttransistoren (MOSFET) unter 100 nm eingestellt wird, sind Probleme, die mit Kurzkanaleffekten verknüpft sind, etwa übergroße Leckströme zwischen den Source und dem Drain zunehmend schwierig zu handhaben. Ferner macht es die Beeinträchtigung der Beweglichkeit und eine Reihe weiterer Prozessprobleme zunehmend schwierig, konventionelle MOSFETs in der Größe zu skalieren, so dass diese zunehmend kleinere Strukturelemente aufweisen. Es werden daher neue Bauteilstrukturen erforscht, um das Leistungsverhalten von FETs zu verbessern und um eine weitere Bauteilskalierung zu ermöglichen.
  • Doppel-Gate-MOSFETs repräsentieren neue Strukturen, die als aussichtsreiche Kandidten erachtet werden, um bestehende planare MOSFETs abzulösen. In Doppel-Gate-MOSFETs werden zwei Gates verwendet, um die Kurzkanaleffekte zu steuern. Ein FinFET ist eine Doppel-Gate-Struktur, die ein gutes Verhalten im Hinblick auf kurze Kanallängen zeigt. Ein FinFET enthält einen Kanal, der in einem vertikalen Steg ausgebildet ist. Die FinFET-Struktur kann hergestellt werden, in dem Anordnungen und Prozesstechniken angewendet werden, die ähnlich sind zu jenen, die für konventionelle planare MOSFETs eingesetzt werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • In Implementierungen, die mit den Prinzipien der Erfindung konsistent sind, werden einkristalline Siliziumstegstrukturen bereitgestellt, die an gegenüberliegenden Seiten einer dielektrischen Stegstruktur ausgebildet sind. Das Material für die dielektrische Stegstruktur wird so gewählt, dass eine signifikante mechanische Spannung in den einkristallinen Siliziummaterial hervorgerufen wird. Folglich kann eine erhöhte Beweglichkeit erreicht werden.
  • Entsprechend dem Zweck dieser Erfindung, wie sie hier ausgeführt und in breiter Weise beschrieben ist, umfasst ein Halbleiterbauelement: eine erste Stegstruktur, die ein dielektrisches Material aufweist und eine erste Seitenfläche um eine zweite Seitenfläche umfasst; eine zweite Stegstruktur, die ein einkristallines Siliziummaterial aufweist und benachbart zu der ersten Seitenfläche der ersten Stegstruktur ausgebildet ist; eine dritte Stegstruktur, die das einkristalline Siliziummaterial aufweist und benachbart zu der zweiten Seitenfläche der ersten Stegstruktur ausgebildet ist; ein Sourcegebiet, das an einem Ende der ersten Stegstruktur, der zweiten Stegstruktur und der dritten Stegstruktur ausgebildet ist: ein Draingebiet, das an einem gegenüberliegenden Ende der ersten Stegstruktur, der zweiten Stegstruktur und der dritten Stegstruktur ausgebildet ist; und mindestens ein Gate.
  • In einer weiteren Ausführungsform gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements offenbart, das ein Substrat und eine auf dem Substrat gebildete dielektrische Schicht aufweist. Das Verfahren umfasst das Ätzen der dielektrischen Schicht, um eine erste Stegstruktur zu bilden; Abscheiden einer amorphen Siliziumschicht; Ätzen der amorphen Siliziumschicht, um eine zweite Stegstruktur benachbart zu einer ersten Seitenfläche der ersten Stegstruktur und einer dritten Stegstruktur benachbart zu einer zweiten, gegenüberliegenden Seitenfläche der ersten Stegstruktur zu bilden; Abscheiden einer Metallschicht zumindest auf oberen Flächen der zweiten Stegstruktur und der dritten Stegstruktur; dann Ausführen eines metall-induzierten Kristallisierungsvorgangs, um das amorphe Silizium in der zweiten und der dritten Stegstruktur in eine einkristallines Siliziummaterial umzuwandeln; Bilden eines Sourcegebiets und eines Draingebiets; Abscheiden eines Gatematerials über der ersten, zweiten und dritten Stegstruktur; und Strukturieren und Ätzen des Gatematerials, um mindestens eine Gateelektrode zu bilden.
  • In einem noch weiteren Aspekt der vorliegenden Erfindung ist eine Halbleiterbauelement offenbart, das eine erste Stegstruktur, eine zweite Stegstruktur und eine dritte Stegstruktur umfasst. Die erste und die zweite Stegstruktur enthalten eine einkristallines Siliziummaterial. Die dritte Stegstruktur ruft eine mechanische Spannung in dem einkristallinen Siliziummaterial der ersten Stegstruktur und der zweiten Stegstruktur hervor.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen, die hierin mit eingeschlossen sind und einen Teil dieser Anmeldung bilden, zeigen eine Ausführungsform der Erfindung und erläutern in Verbindung mit der Beschreibung die Erfindung. In den Zeichnungen zeigen:
  • 1 einen beispielhaften Prozess zur Herstellung von Stegstrukturen für ein FinFET-Bauelement gemäß einer Ausführungsform, die mit den Prinzipien der Erfindung konsistent ist.
  • 2 – 9 beispielhafte Ansichten eines FinFET-Bauelements, das gemäß dem in 1 beschriebenem Prozess hergestellt ist;
  • 10 – 15 beispielhafte Ansichten zur Herstellung mehrerer Stegstrukturen in alternativen Ausführungsformen gemäß der vorliegenden Erfindung; und
  • 16 und 17 beispielhafte Ansichten zum Bilden eines Grabens gemäß einer alternativen Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende detaillierte Beschreibung von mit der vorliegenden Erfindung konsistenten Implementierungen erfolgt unter Bezugnahme auf die begleitenden Zeichnungen. Gleiche Bezugszeichen in unterschiedlichen Zeichnungen kennzeichnen die gleichen oder ähnliche Elemente. Ferner stellt die folgende detaillierte Beschreibung keine Einschränkung der Erfindung dar. Vielmehr ist der Schutzbereich der Erfindung durch die angefügten Patentansprüche und ihre Äquivalente definiert.
  • In Ausführungsformen, die mit den Prinzipien der Erfindung konsistent sind, werden einkristalline Siliziumstegstrukturen bereitgestellt, die an gegenüberliegenden Seiten einer dielektrischen Stegstruktur ausgebildet sind. Das Material für die dielektrische Stegstruktur ist so ausgewählt, dass eine signifikante mechanische Spannung in dem einkristallinen Siliziummaterial erzeugt wird, um damit die Beweglichkeit zu erhöhen.
  • BEISPIELHAFTE PROZESSFÜHRUNG
  • 1 zeigt einen beispielhaften Prozess zur Herstellung von Stegstrukturen für eine Fin-FET-Bauelement in einer Implementierung, die mit den Prinzipien der Erfindung konsistent ist. 2 – 9 zeigen beispielhafte Ansichten eine FinFET-Bauelements, das gemäß dem in 1 beschriebenen Prozessablauf hergestellt ist. Im Folgenden wird die Herstellung eines einzelnen FinFET-Bauelements beschrieben. Zu beachten ist jedoch, dass die hierin beschriebenen Techniken in gleicher Weise zur Herstellung mehrerer FinFET-Bauelemente anwendbar sind.
  • Gemäß den 1 und 2 beginnt der Prozessablauf durch die Herstellung einer dielektrischen Stegstruktur 210 auf einem Substrat 200 eines Halbleiterbauelements (Schritt 105). In einer Ausführungsform weist das Substrat 200 Silizium auf. In alternativen Ausführungsformen gemäß der vorliegenden Erfindung kann das Substrat 200 andere halbleitenden Materialien, etwa Germanium, oder Kombinationen von Halbleitermaterialien, etwa Silizium-Germanium, aufweisen. In einer weiteren Alternative kann das Substrat 200 einen Isolator, etwa eine Oxydschicht, aufweisen, die auf einem Silizium- oder Germaniumsubstrat ausgebildet ist. Die dielektrische Stegstruktur 210 kann ein dielektrisches Material aufweisen, das eine merkliche Zugspannung (Verformung) in den Doppel-Stegstrukturen hervorruft, die benachbart zu der dielektrischen Stegstruktur 210 gebildet werden. In einer Ausführungsform kann die dielektrische Stegstruktur 210 ein Oxyd oder ein Nitrid aufweisen.
  • Die dielektrische Stegstruktur 210 kann auf konventionelle Weise gebildet werden. Beispielsweise kann ein dielektrisches Material über dem Substrat 200 mit einer Dicke im Bereich von 200 Angstrom bis ungefähr 1000 Angstrom abgeschieden werden.
  • Nach dem Herstellen der dielektrischen Stegstruktur 210 wird eine amorphe Siliziumschicht 310 auf dem Halbleiterbauelement abgeschieden, wie dies in 3 gezeigt ist (Schritt 110). In einer Ausführungsform gemäß der Prinzipien der Erfindung kann die amorphe Siliziumschicht 310 mit einer Dicke im Bereich von ungefähr 100 Angstrom bis ungefähr 1000 Angstrom abgeschieden werden.
  • Die amorphe Siliziumschicht 310 kann dann in konventioneller Weise geätzt werden, wobei das Ätzen an dem Substrat 200 beendet wird, um Abstandshalter- (Steg-) Strukturen aus amorphen Silizium zu bilden, wie in 4 gezeigt ist (Schritt 115). Jede amorphe Siliziumstegstruktur 410 kann eine Höhe im Bereich von ungefähr 200 Angstrom bis ungefähr 100 Angstrom und eine Breite im Bereich von 100 Angstrom bis ungefähr 1000 Angstrom aufweisen.
  • Eine dielektrische Schicht 510 wird auf dem Halbleiterbauelement abgeschieden, wie in 5 gezeigt ist (Schritt 120). In einer Ausführungsform gemäß den Prinzipien der vorliegenden Erfindung kann die dielektrische Schicht 510 mit einer Dicke im Bereich von ungefähr 200 Angstrom bis ungefähr 1000 Angstrom abgeschieden werden. Die dielektrische Schicht 510 weist ein Oxyd oder andere dielektrische Materialien auf.
  • Das Halbleiterbauelement kann dann mittels eines chemisch mechanischen Polierprozesses (CMP) (oder einer anderen Technik) poliert werden, um die oberste Fläche des Halbleiterbauelements einzuebnen, so dass die Oberseite jeder amorphen Siliziumstegstruktur 410 freiliegt, die in 6 gezeigt ist (Schritt 120). Während des CMP wird ein Teil der oberen Fläche der dielektrischen Stegstruktur 210 und der amorphen Siliziumstegstrukturen 410 entfernt, so dass die obere Fläche jeder amorphen Siliziumstegstruktur 410 freiliegt. Beispielsweise kann nach dem CMP die Höhe der Stege 210 und 410 im Bereich von ungefähr 150 Angstrom bis ungefähr 200 Angstrom liegen.
  • Es wird eine Metallschicht 710, etwa Nickel, auf dem Halbleiterbauelement abgeschieden, wie dies in 7 gezeigt ist (Schritt 125). In einer Ausführungsform wird die Nickelschicht 710 mit einer Dicke von ungefähr 20 Angstrom abgeschieden.
  • Sodann wird eine metall-induzierte Kristallisierung (MIC) ausgeführt. Der MIC-Prozess kann das Ausheizen der Nickelschicht 710 bei ungefähr 500 °C bis ungefähr 550 °C für mehrere Stunden beinhalten, wodurch das Nickel in das amorphe Silizium diffundiert, um das amorphe Silizium in den Stegstrukturen 410 in einkristallines Silizium 810 umzuwandeln, wie in 8 gezeigt ist (Schritt 130). Als Folge des MIC-Prozesses wird eine dünne Schicht aus einer Nickel-Silizium-Verbindung 820 zwischen dem Substrat 200 und den einkristallinen Siliziumstegstrukturen 810 gebildet. In einer Ausführungsform liegt die Dicke der NiSi-Schicht 820 im Bereich von ungefähr 20 Angstrom bis ungefähr 200 Angstrom.
  • Nachdem die einkristallinen Siliziumstegstrukturen 810 gebildet sind, kann eine konventionelle FinFET-Fertigungstechnologie angewendet werden, um den Transistor (beispielsweise bilden der Source- und Draingebiete) Kontakte, Verbindungsstrukturen und schichtinterne Dielektrika für das FinFET-Bauelement zu vervollständigen. Beispielsweise kann die dielektrische Schicht 510 entfernt werden, eine schützende dielektrische Schicht, etwa Siliziumnitrid oder Siliziumoxyd auf der Oberseite der Stege 210 und 810 gebildet werden, woran sich die Herstellung eines Gatedielektrikums an den Seitenflächen der einkristallinen Siliziumstegstrukturen 810 anschließt. Es werden dann Source/Draingebiete an den entsprechenden Enden der Stege 210 und 810 gebildet, woran sich die Herstellung eines oder mehrerer Gates anschließt. Beispielsweise können eine Siliziumschicht, eine Germaniumschicht, Kombinationen aus Silizium und Germanium, oder diverse Metalle als das Gatematerial verwendet werden. Das Gatematerial wird dann strukturiert und geätzt, um die Gateelektroden zu bilden. Beispielsweise zeigt 9 eine exemplarische Draufsicht des Halbleiterbauelements gemäß der vorliegenden Erfindung, nach dem die Source/Draingebiete und Gateelektroden hergestellt sind. Wie gezeigt, umfasst das Halbleiterbauelement eine Doppel-Gatestruktur mit den Stegen 210 und 810, Source- und Draingebieten 910 und 920 und Gateelektroden 930 und 940.
  • Die Source/Draingebiete 910 und 920 können dann mit n- und p-Verunreinigungen gemäß den besonderen Bauteilerfordernissen dotiert werden. Des Weiteren können optional Seitenwandabstandselemente vor der Source/Drain-Ionenimplantation gebildet werden, um die Lage der Source/Drain-Übergänge gemäß den entsprechenden Schaltungserfordernissen zu steuern. Es kann dann eine Aktivierungsausheizung durchgeführt werden, um die Source/Draingebiete 910 und 920 zu aktivieren. Im Vorhergehenden wurde die vorliegende Erfindung anhand der Herstellung einer Reihe von Stegstrukturen beschrieben. Es sollte jedoch beachtet werden, dass die Verfahren gemäß der vorliegenden Erfindung angewendet werden können, um eine beliebige Anzahl von Stegen gemäß den speziellen Schaltungserfordernissen zu bilden.
  • Somit können erfindungsgemäß einkristalline Siliziumstegstrukturen gebildet werden, die eine dielektrische Stegstruktur aufweisen, die zwischen den einkristallinen Siliziumstegstrukturen angeordnet sind. Das Material für die dielektrische Stegstruktur kann so gewählt werden, um eine signifikante mechanische Spannung (Verformung) in den einkristallinen Siliziumstegstrukturen hervorzurufen. Als Folge davon kann eine erhöhte Beweglichkeit in den einkristallinen Siliziumstegstrukturen erreicht werden.
  • ANDERE AUSFÜHRUNGSFORMEN
  • 10 – 15 zeigen beispielhafte Ansichten zur Herstellung mehrerer Stegstrukturen in einer alternativen Ausführungsform gemäß der vorliegenden Erfindung. Gemäß 10 beginnt der Prozessablauf mit einen Halbleiterbauelement, das eine Oxydschicht 1010 aufweist, die auf einem Substrat 1000 gebildet ist. Das Substrat 1000 weist Silizium oder andere halbleitende Materialien auf, etwa Germanium oder Kombinationen aus Halbleitermaterialien, etwa Silizium-Germanium. Die Oxydschicht 1010 kann eine Höhe im Bereich von ungefähr 200 Angstrom bis ungefähr 1000 Angstrom aufweisen.
  • Die Oxydschicht 1010 wird geätzt, um einen Graben 1020 zu bilden, wie in 10 gezeigt ist. In einer Ausführungsform kann der Graben 1020 eine Breite im Bereich von ungefähr 200 Angstrom bis ungefähr 2000 Angstrom aufweisen. Anschließend wird eine amorphe Siliziumschicht abgeschieden und geätzt, um amorphe Siliziumabstandselemente 1110 zu bilden, die in 11 gezeigt ist. Jedes amorphe Siliziumabstandselement 1110 kann eine Breite im Bereich von ungefähr 100 Angstrom bis ungefähr 1000 Angstrom aufweisen. Ein dielektrisches Material 1210 wird in dem Spalt zwischen den amorphen Siliziumabstandselemente 1110 abgeschieden, wie in 12 gezeigt ist. Das dielektrische Material kann ein Oxyd oder andere dielektrische Materialen aufweisen.
  • Eine Schicht aus Nickel 1310 wird dann auf der Oberseite der amorphen Siliziumabstandselemente 1110 abgeschieden, wie in 13 gezeigt ist. Die Dicke der Nickelschicht 1310 beträgt ungefähr 20 Angstrom. Es wird ein MIC-Prozess dann ausgeführt. Der MIC-Prozess kann das Ausheizen der Nickelschicht 1310 bei ungefähr 500 °C bis ungefähr 550 °C für mehrere Stunden zur Umwandlung der amorphen Siliziumabstandselemente 1110 in einkri stalline Siliziumstegstrukturen 1410 umfassen, wie dies in 14 gezeigt ist. Als Ergebnis des MIC-Prozesses bildet sich eine dünne Schicht aus einer Nickel-Silizium-(NiSi) Verbindung 1420 zwischen dem Substrat 1000 und den einkristallinen Siliziumstegstrukturen 1410. In einer Ausführungsform kann die Dicke der NiSi-Schicht 1420 im Bereich von ungefähr 20 Angstrom bis ungefähr 200 Angstrom liegen.
  • Die Oxydschicht 1010 wird dann in konventioneller Weise entfernt, wie in 15 gezeigt ist. Folglich wird ein durch Abstandselemente erzeugter Verbund-FET hergestellt.
  • In einer weiteren Ausführungsform können Abstandselemente verwendet werden, um einen schmalen Graben zu schaffen, der einen Kopplungseffekt zwischen beiden Seiten des Grabens hervorrufen kann. Wie in 16 gezeigt ist, kann ein Halbleiterbauelement eine Oxydschicht 1610 aufweisen, die auf einen Substrat (nicht gezeigt) mit einer darauf ausgebildeten Siliziumschicht 1620 gebildet ist. Es wird eine Material, etwas Siliziumnitrid oder Siliziumoxyd abgeschieden und strukturiert, um Hartmasken 1640 zu bilden. Anschließend wird ein Abstandsmaterial, etwas SiN, SiO oder ein anderes Material abgeschieden und geätzt, um Abstandselemente 1630 auf den Seitenflächen der Hartmasken 1640 zu bilden. Die Siliziumschicht 1620 kann dann unter Anwendung der Abstandselemente 1630 und der Hartmasken 1640 als Masken geätzt werden, um einen schmalen Graben 1710 zu bilden, wie in 17 gezeigt ist. Der Graben 1710 kann eine Breite im Bereich von ungefähr 100 Angstrom bis ungefähr 1000 Angstrom aufweisen. Der Graben 1710 stellt vorteilhafter Weise einen Kopplungseffekt zwischen den Stegen 1620 bereit, die an beiden Seiten des Grabens 1710 angeordnet sind.
  • SCHLUSSFOLGERUNG
  • Gemäß den mit der Erfindung konsistenten Implementierungen werden einkristalline Siliziumstegstrukturen bereitgestellt, die an gegenüberliegenden Seiten einer dielektrischen Stegstruktur gebildet sind. Das Material für dielektrische Stegstruktur wird so gewählt, dass eine signifikante mechanische Spannung in dem einkristallinen Siliziummaterial hervorgerufen wird. Auf diese Weise kann eine erhöhte Beweglichkeit erreicht werden.
  • Die vorhergehende Beschreibung beispielhafter Ausführungsformen der vorliegenden Erfindung dient der Darstellung und der Beschreibung, ist jedoch nicht als in jeder Beziehung detailliert zu betrachten und soll die Erfindung nicht auf die spezielle offenbarte Form einschränken. Im Lichte der obigen Lehren sind Modifizierungen und Variationen möglich oder können aus dem Praktizieren der Erfindung gewonnen werden. Beispielsweise sind in den obigen Beschreibungen diverse spezielle Details aufgeführt, etwa spezielle Materialien, Strukturen, Chemikalien, Prozesse, etc., um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Die vorliegende Erfindung kann jedoch ohne Bezugnahme auf die speziell hierin dargelegten Details praktiziert werden. In anderen Fällen wurden bekannte Prozessstrukturen nicht detailliert beschrieben, um den Grundgedanken der vorliegenden Erfindung nicht unnötig zu verdunkeln. Bei der Umsetzung der vorliegenden Erfindung können konventionelle Abscheide-, Fotolithographie- und Ätztechniken angewendet werden, und daher sind die Einzelheiten derartiger Techniken hierin nicht detailliert beschrieben.
  • Obwohl eine Reihe von Schritten in Bezug auf 1 beschrieben ist, kann die Reihe der Schritte in anderen erfindungsgemäßen Ausführungsformen unterschiedlich sein. Ferner können nicht abhängige Schritte parallel ausgeführt werden.
  • Des Weiteren sollte kein Element, kein Schritt oder Instruktionen, die bei der Beschreibung der vorliegenden Anmeldung verwendet sind, als entscheidend oder essentiell für die Erfindung erachtet werden, sofern dies nicht explizit beschrieben ist. Ferner soll der Artikel „ein" ein oder mehrere Elemente umfassen. Wenn lediglich ein einzelnes Element beabsichtigt ist, wird der Begriff „ein einziger" oder eine ähnliche Formulierung verwendet.
  • Der Schutzbereich der Erfindung ist durch die Patentansprüche und deren Äquivalente definiert.
  • Zusammenfassung
  • Ein Halbleiterbauelement umfasst eine erste Stegstruktur, eine zweite Stegstruktur und eine dritte Stegstruktur. Die erste und die zweite Stegstruktur weisen ein einkristallines Siliziummaterial auf. Die dritte Stegstruktur ist zwischen der ersten Stegstruktur und der zweiten Stegstruktur angeordnet und weist ein dielektrisches Material auf. Die dritte Stegstruktur bewirkt, dass eine mechanische Spannung in dem einkristallinen Siliziummaterial der ersten Stegstruktur und der zweiten Stegstruktur hervorgerufen wird.
  • Fig. 1
    • 105
    Bilden einer dielektrischen Stegstruktur
    110
    Bilden einer amorphen Siliziumschicht
    115
    Ätzen der amorphen Siliziumschicht zur Bildung amorpher Siliziumstegstrukturen be
    nachbart zu der dielektrischen Stegstruktur
    120
    Abscheiden einer dielektrischen Schicht und Einebnen derselben, um Oberseite der
    amorphen Siliziumstegstrukturen frei zu legen
    125
    Abscheiden einer dünnen Nickelschicht
    130
    Ausheizen zur Umwandlung der amorphen Siliziumstegstrukturen in einkristalline Sili
    ziumstegstrukturen

Claims (10)

  1. Halbleiterbauelement mit: einer ersten Stegstruktur (210) mit einem dielektrischen Material und mit einer ersten Seitenfläche und einer zweiten Seitenfläche; einer zweiten Stegstruktur (810) mit einem einkristallinen Siliziummaterial, die benachbart zu der ersten Seitenfläche der ersten Stegstruktur (210) ausgebildet ist; einer dritten Stegstruktur (810) mit dem einkristallinen Siliziummaterial, die benachbart zu der zweiten Seitenfläche der ersten Stegstruktur (210) ausgebildet ist; einem Sourcegebiet (910), das an einem gegenüberliegendem Ende der ersten Stegstruktur (210), der zweiten Stegstruktur (810) und der dritten Stegstruktur (810) ausgebildet; und mindestens einem Gate (930, 940).
  2. Halbleiterbauelemente nach Anspruch 1, wobei eine Breite der ersten Stegstruktur (210) im Bereich von ungefähr 200 Angstrom bis ungefähr 1000 Angstrom liegt.
  3. Halbleiterbauelement nach Anspruch 1, wobei das dielektrische Material ein Oxyd oder ein Nitrid aufweist.
  4. Halbleiterbauelement nach Anspruch 1, wobei eine Breite der ersten Stegstruktur (810) und der zweiten Stegstruktur (810) im Bereich von ungefähr 100 Angstrom bis ungefähr 1000 Angstrom liegt.
  5. Verfahren zur Herstellung eines Halbleiterbauelements, das ein Substrat (200) und eine auf dem Substrat (200) gebildete dielektrische Schicht aufweist, wobei das Verfahren umfasst: Ätzen der dielektrischen Schicht (210), um eine erste Stegstruktur (210) zu bilden; Abscheiden einer amorphen Siliziumschicht (310); Ätzen der amorphen Siliziumschicht (310), um eine zweite Stegstruktur (410) benachbart zu einer ersten Seitenfläche der ersten Stegstruktur (210) und eine dritte Stegstruktur (410) benachbart zu einer zweiten, gegenüberliegenden Seitenfläche der ersten Stegstruktur (210) zu bilden; Abscheiden einer Metallschicht (710) auf zumindest oberen Flächen der zweiten Stegstruktur (410) und der dritten Stegstruktur (410); Ausführen eines metall-induzierten Kristallisierungsvorgangs zur Umwandlung des amorphen Siliziums in der zweiten und der dritten Stegstruktur (410) in ein einkristallines Siliziummaterial; Bilden eines Sourcegebiets (910) und eines Draingebiets (920); Abscheidung eines Gatematerials über der ersten, zweiten und dritten Stegstruktur (210, 810); und Strukturieren und Ätzen des Gatematerials zur Bildung mindestens einer Gateelektrode (930, 940).
  6. Verfahren nach Anspruch 5, wobei die dielektrische Schicht (210) ein Oxyd und/oder ein Nitrid aufweist.
  7. Halbleiterbauelement mit: einer ersten Stegstruktur (810) mit einem einkristallinen Siliziummaterial; einer zweiten Stegstruktur (810) mit dem einkristallinen Siliziummaterial; und einer dritten Stegstruktur (210), die zwischen der ersten Stegstruktur (810) und der zweiten Stegstruktur (810) angeordnet ist und ein dielektrisches Material aufweist, wobei die dritte Stegstruktur (210) eine mechanische Spannung in dem einkristallinen Siliziummaterial der ersten Stegstruktur (810) und der zweiten Stegstruktur (810) hervorruft.
  8. Halbleiterbauelement nach Anspruch 7, wobei eine Breite der ersten Stegstruktur (810) und der zweiten Stegstruktur (810) jeweils im Bereich von ungefähr 100 Angstrom bis ungefähr 1000 Angstrom liegt.
  9. Halbleiterbauelement nach Anspruch 8, wobei eine Breite der dritten Stegstruktur (210) im Bereich von ungefähr 100 Angstrom bis ungefähr 1000 Angstrom liegt.
  10. Halbleiterbauelement nach Anspruch 9, wobei das dielektrische Material ein Oxyd und/oder Nitrid aufweist.
DE112004000586T 2003-04-03 2004-03-29 Fin Fet-Bauelement und Verfahren zur Herstellung von Strukturen in Fin Fet-Bauelementen Expired - Lifetime DE112004000586B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/405,343 2003-04-03
US10/405,343 US6762448B1 (en) 2003-04-03 2003-04-03 FinFET device with multiple fin structures
PCT/US2004/009696 WO2004093197A2 (en) 2003-04-03 2004-03-29 Method for forming structures in finfet devices

Publications (2)

Publication Number Publication Date
DE112004000586T5 true DE112004000586T5 (de) 2006-02-16
DE112004000586B4 DE112004000586B4 (de) 2010-04-08

Family

ID=32681857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004000586T Expired - Lifetime DE112004000586B4 (de) 2003-04-03 2004-03-29 Fin Fet-Bauelement und Verfahren zur Herstellung von Strukturen in Fin Fet-Bauelementen

Country Status (8)

Country Link
US (2) US6762448B1 (de)
JP (1) JP5009611B2 (de)
KR (1) KR101070845B1 (de)
CN (1) CN100413038C (de)
DE (1) DE112004000586B4 (de)
GB (1) GB2417829B (de)
TW (1) TWI384614B (de)
WO (1) WO2004093197A2 (de)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US7105894B2 (en) * 2003-02-27 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts to semiconductor fin devices
US6900502B2 (en) 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US6940705B2 (en) 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
JP3860582B2 (ja) * 2003-07-31 2006-12-20 株式会社東芝 半導体装置の製造方法
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US6962843B2 (en) * 2003-11-05 2005-11-08 International Business Machines Corporation Method of fabricating a finfet
US7498225B1 (en) * 2003-12-04 2009-03-03 Advanced Micro Devices, Inc. Systems and methods for forming multiple fin structures using metal-induced-crystallization
US7198995B2 (en) * 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
KR100605104B1 (ko) * 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
KR100629604B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 반도체 소자의 게이트 라인 형성 방법
TWI295506B (en) 2005-02-03 2008-04-01 Samsung Electronics Co Ltd Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
US7288805B2 (en) * 2005-02-24 2007-10-30 International Business Machines Corporation Double gate isolation
US7101763B1 (en) 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
US20070018239A1 (en) * 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
KR100642384B1 (ko) 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
US7400031B2 (en) * 2005-09-19 2008-07-15 International Business Machines Corporation Asymmetrically stressed CMOS FinFET
FR2895835B1 (fr) * 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US7425491B2 (en) 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7538391B2 (en) * 2007-01-09 2009-05-26 International Business Machines Corporation Curved FINFETs
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
FR2921757B1 (fr) * 2007-09-28 2009-12-18 Commissariat Energie Atomique Structure de transistor double-grille dotee d'un canal a plusieurs branches.
JP5193583B2 (ja) * 2007-12-17 2013-05-08 株式会社東芝 フィン型トランジスタ
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9484462B2 (en) * 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN102263131B (zh) * 2010-05-25 2013-05-01 中国科学院微电子研究所 一种半导体器件及其形成方法
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
CN102956700B (zh) * 2011-08-30 2015-06-24 中国科学院微电子研究所 一种半导体结构及其制造方法
US8872284B2 (en) 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
CN103378129B (zh) * 2012-04-19 2016-03-23 中国科学院微电子研究所 一种半导体结构及其制造方法
US8987790B2 (en) 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
US8877588B2 (en) * 2013-02-11 2014-11-04 Globalfoundries Inc. Methods of forming a three-dimensional semiconductor device with a dual stress channel and the resulting device
US9396931B2 (en) 2013-08-01 2016-07-19 Qualcomm Incorporated Method of forming fins from different materials on a substrate
US9548213B2 (en) 2014-02-25 2017-01-17 International Business Machines Corporation Dielectric isolated fin with improved fin profile
US9123627B1 (en) * 2014-05-01 2015-09-01 Globalfoundries Inc. Methods of forming alternative material fins with reduced defect density for a FinFET semiconductor device
US9224605B2 (en) * 2014-05-01 2015-12-29 Globalfoundries Inc. Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process
CN105097535B (zh) * 2014-05-12 2018-03-13 中国科学院微电子研究所 FinFet器件的制造方法
US9847329B2 (en) * 2014-09-04 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of fin feature and method of making same
US9805991B2 (en) * 2015-08-20 2017-10-31 International Business Machines Corporation Strained finFET device fabrication
US9722052B2 (en) 2015-10-27 2017-08-01 International Business Machines Corporation Fin cut without residual fin defects
US10103246B2 (en) 2016-06-09 2018-10-16 International Business Machines Corporation Fabrication of a vertical fin field effect transistor (vertical finFET) with a self-aligned gate and fin edges
US9773870B1 (en) 2016-06-28 2017-09-26 International Business Machines Corporation Strained semiconductor device
US9680019B1 (en) * 2016-07-20 2017-06-13 Globalfoundries Inc. Fin-type field-effect transistors with strained channels
US10559501B2 (en) * 2016-09-20 2020-02-11 Qualcomm Incorporated Self-aligned quadruple patterning process for Fin pitch below 20nm
FR3089343B1 (fr) * 2018-11-29 2021-10-08 Commissariat Energie Atomique Procede de realisation d’un transistor fet
US11011626B2 (en) 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability
US11476356B2 (en) * 2020-05-29 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device with low-dimensional material and method

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214578A (ja) 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
US5115289A (en) * 1988-11-21 1992-05-19 Hitachi, Ltd. Semiconductor device and semiconductor memory device
JP3202223B2 (ja) * 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
JPH04250667A (ja) * 1991-01-28 1992-09-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2789931B2 (ja) * 1991-05-27 1998-08-27 日本電気株式会社 半導体装置
KR920022546A (ko) * 1991-05-31 1992-12-19 김광호 모오스 트랜지스터의 구조 및 그 제조방법
JPH04354138A (ja) * 1991-05-31 1992-12-08 Oki Electric Ind Co Ltd Ｍｉｓ型半導体装置の製造方法
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP3203048B2 (ja) * 1992-04-21 2001-08-27 三菱電機株式会社 半導体装置およびその製造方法
DE19548056C1 (de) 1995-12-21 1997-03-06 Siemens Ag Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
US5946566A (en) 1996-03-01 1999-08-31 Ace Memory, Inc. Method of making a smaller geometry high capacity stacked DRAM device
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US5932911A (en) 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6177299B1 (en) * 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
JP2001185721A (ja) * 1999-12-22 2001-07-06 Nec Corp 半導体装置
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6562665B1 (en) 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6664143B2 (en) * 2000-11-22 2003-12-16 North Carolina State University Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls
US6358827B1 (en) 2001-01-19 2002-03-19 Taiwan Semiconductor Manufacturing Company Method of forming a squared-off, vertically oriented polysilicon spacer gate
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6537880B1 (en) 2001-09-13 2003-03-25 Vanguard International Semiconductor Corporation Method of fabricating a high density NAND stacked gate flash memory device having narrow pitch isolation and large capacitance between control and floating gates
US6492212B1 (en) 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
EP1383164A1 (de) * 2002-07-17 2004-01-21 Interuniversitair Micro-Elektronica Centrum (IMEC) FinFET - Anordnung und Verfahren zur Herstellung einer solchen Anordnung
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US6864519B2 (en) 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US6645797B1 (en) * 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6716686B1 (en) 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device

Also Published As

Publication number Publication date
TWI384614B (zh) 2013-02-01
GB2417829A (en) 2006-03-08
CN100413038C (zh) 2008-08-20
GB0521181D0 (en) 2005-11-23
CN1768419A (zh) 2006-05-03
WO2004093197A3 (en) 2005-02-10
WO2004093197A2 (en) 2004-10-28
JP2006522488A (ja) 2006-09-28
DE112004000586B4 (de) 2010-04-08
JP5009611B2 (ja) 2012-08-22
US6762448B1 (en) 2004-07-13
US20040198031A1 (en) 2004-10-07
GB2417829B (en) 2006-08-30
TW200501393A (en) 2005-01-01
KR101070845B1 (ko) 2011-10-10
KR20050118717A (ko) 2005-12-19
US6852576B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
DE112004000586B4 (de) Fin Fet-Bauelement und Verfahren zur Herstellung von Strukturen in Fin Fet-Bauelementen
DE10393565B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer U-förmigen Gate-Struktur
DE10393687B4 (de) Doppelgatehalbleiterbauelement mit separaten Gates und Verfahren zur Herstellung des Doppelgatehalbleiterbauelements
DE112004000578B4 (de) Verfahren zur Herstellung eines Gates in einem FinFET-Bauelement und Dünnen eines Stegs in einem Kanalgebiet des FinFET-Bauelements
DE102012214077B4 (de) Verfahren zum Bilden einer integrierten Schaltung
DE112004002633B4 (de) Verfahren zur Herstellung eines Steg-Feldeffekttransistors
DE602004008034T2 (de) Trigate und gate-all-around mosfet-bauelemente und zugehörige herstellungsverfahren
DE112004001041B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements umfassend ein chemisch-mechanisches Mehrschrittpolierverfahren für einen Gatebereich in einem FINFET
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE112010002352B4 (de) Verfahren zur Herstellung von FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und FinFET-Strukturen
DE102012217491B4 (de) Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor
DE112004002107B4 (de) Verfahren zur Herstellung eines MOSFET mit selbstjustiertem Damaszener-Gate
DE10234392B4 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE112005000394T5 (de) Halbleiterbauelement mit Mehrgatestruktur und Verfahren zu seiner Herstellung
DE102012221620A1 (de) Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102019131389B4 (de) Halbleiterstruktur und herstellungsverfahren
DE112004001442T5 (de) Variieren der Ladungsträgerbeweglichkeit in Halb-Leiterbauelementen, um Gesamtentwurfsziele zu erreichen
DE102017120141A1 (de) Halbleiter-Testvorrichtung und Herstellungsverfahren dafür
DE112004002640B4 (de) Verfahren zur Herstellung eines Stegfeldeffekttransistors, insb. eines Damaszener-Tri-Gate-FinFETs
DE102017110945A1 (de) Finfet-Vorrichtung mit verringerter Breite
DE112019004342T5 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102013100904A1 (de) Gestreckte Struktur einer Halbleitervorrichtung und Verfahren zur Herstellung der gestreckten Struktur
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102011088714A1 (de) Halbleiterbauelemente und Verfahren zur deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004000586

Country of ref document: DE

Date of ref document: 20060216

Kind code of ref document: P

8125 Change of the main classification

Ipc: H01L 29/78 AFI20051017BHDE

8364 No opposition during term of opposition
R071 Expiry of right