DE102012221620A1 - Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik - Google Patents

Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik Download PDF

Info

Publication number
DE102012221620A1
DE102012221620A1 DE102012221620A DE102012221620A DE102012221620A1 DE 102012221620 A1 DE102012221620 A1 DE 102012221620A1 DE 102012221620 A DE102012221620 A DE 102012221620A DE 102012221620 A DE102012221620 A DE 102012221620A DE 102012221620 A1 DE102012221620 A1 DE 102012221620A1
Authority
DE
Germany
Prior art keywords
spacers
width
core
forming
core element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012221620A
Other languages
English (en)
Inventor
Nicholas V. LiCausi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102012221620A1 publication Critical patent/DE102012221620A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden hierin Verfahren zum Strukturieren von Merkmalen in einer Struktur, z. B. eine Materialschicht, die bei der Bildung integrierter Schaltungsvorrichtungen verwendet wird, oder in einem halbleitenden Substrat unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik offenbart. Gemäß einem Beispiel umfasst das Verfahren ein Bilden eines ersten Kernelements über einer Struktur, ein Bilden einer Vielzahl erster Abstandshalter neben dem ersten Kernelement, ein Bilden einer Vielzahl zweiter Kernelemente neben den ersten Abstandshaltern und ein Bilden einer Vielzahl zweiter Abstandshalter neben den zweiten Kernelementen. Das Verfahren umfasst auch ein Durchführen von wenigstens einem Ätzprozess zum selektiven Entfernen des ersten Kernelements und der zweiten Kernelemente relativ zu den ersten Abstandshaltern und den zweiten Abstandshaltern und dadurch zum Festlegen einer Ätzmaske, die die ersten Abstandshalter und die zweiten Abstandshalter umfasst, und ein Durchführen von wenigstens einem Ätzprozess durch die Ätzmaske auf die Struktur, um in der Struktur eine Vielzahl von Merkmalen festzulegen.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung komplexer Halbleitervorrichtungen und insbesondere verschiedene Verfahren zum Strukturieren von Merkmalen in einer Struktur, wie z. B. einer Materialschicht, die zur Bildung von integrierten Schaltungsvorrichtungen verwendet wird, oder in einem halbleitenden Substrat unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik.
  • 2. Beschreibung des Stands der Technik
  • Die Herstellung fortgeschrittener integrierter Schaltungen, wie z. B. CPUs, Speichervorrichtungen, ASICs (anwendungsspezifizierte integrierte Schaltungen) und dergleichen, macht es erforderlich, dass eine große Anzahl von Schaltungselemente in einer vorgegebenen Chipfläche gemäß einem spezifischen Schaltungslayout gebildet wird. Hierbei stellen Feldeffekttransistoren eine wichtige Art von Schaltungselement dar, das bei der Herstellung entsprechender integrierter Schaltungsvorrichtungen verwendet wird. Ein Feldeffekttransistor umfasst, unabhängig davon, ob ein NMOS-Transistor oder ein PMOS-Transistor in Betracht gezogen wird, herkömmlicherweise dotierte Source- und Drainbereiche, die in einem halbleitenden Substrat gebildet werden und durch einen Kanalbereich beabstandet sind. Eine Gateisolationsschicht ist über dem Kanalbereich angeordnet und über der Gateisolationsschicht ist eine leitende Gateelektrode angeordnet. Unter Anlegen einer geeigneten Spannung an die Gateelektrode werden die Kanalbereiche leitend und es kann ein Strom vom Sourcebereich zum Drainbereich fließen.
  • Zur Bildung entsprechender integrierter Schaltungsvorrichtungen, beispielsweise durch Abscheidungsprozesse, Ätzprozesse, Ausheizprozesse, Maskierungsoperationen usw., wird eine Vielzahl von Verarbeitungsoperationen in einer sehr detaillierten Abfolge oder Prozessfluss durchgeführt. Im Allgemeinen erfordert die Bildung integrierter Schaltungen unter anderem das Bilden einer Vielzahl von Materialschichten und ein Strukturieren oder Entfernen von Bereiche dieser Materialschichten, um eine gewünschte Struktur, z. B. eine Gateelektrode, einen Seitenwandabstandshalter usw., festzulegen. Vorrichtungsdesigner sind sehr erfolgreich darin, das elektrische Leistungsvermögen von Transistorvorrichtungen zu verbessern, primär durch eine Verringerung der Größe oder ”Skalierung” verschiedener Komponenten des Transistors, wie z. B. der Gatelänge des Transistors. Tatsächlich wurden die Vorrichtungsdimensionen in modernen Transistoren schon bis zu einem Punkt verringert, an dem ein direktes Strukturieren entsprechender Merkmale unter Verwendung bestehender Fotolithografiewerkzeuge und Fotolithografietechniken auf der Basis von 193 nm sehr schwer ist. Aus diesem Grund haben Vorrichtungsdesigner verschiedene Techniken zum Strukturieren sehr kleiner Merkmale entwickelt. Eine entsprechende Technik ist gemeinhin als Seitenwandbildübertragungstechnik bekannt.
  • Die 1A–1E stellen ein anschauliches Beispiel einer bekannten Seitenwandbildübertragungstechnik dar. Über einer Struktur 10, z. B. einem halbleitenden Substrat, wird ein Dorn 12 gebildet, wie in 1A gezeigt ist. Der Dorn 12 kann aus einer Vielzahl von Materialien gefertigt sein, beispielsweise aus amorphem Silizium, Polysilizium usw. Die Größe des Dorns 12 kann in Abhängigkeit von besonderen Anwendungen variieren. Der Dorn 12 kann durch Abscheiden und Strukturieren einer Schicht aus Kernelementmaterial unter Verwendung bekannter Abscheidungs-, Fotolithografie- und Ätzwerkzeuge und -techniken gebildet werden. Als Nächstes wird eine Schicht aus Abstandshaltermaterial 14 über dem Dorn 12 und der Struktur 10 konform abgeschieden, wie in 1B dargestellt ist. Die Schicht aus Abstandshaltermaterial 14 kann verschiedene Materialien aufweisen, wie z. B. Siliziumnitrid, Siliziumdioxid usw. Es wird ein anisotroper Ätzprozess durchgeführt, um neben dem Dorn 12 Abstandshalter 14A festzulegen, wie in 1C angedeutet ist. Dann wird der Dorn 12 durch einen selektiven Ätzprozess entfernt, der die Abstandshalter 14A als Maskierungen für nachfolgende Ätzprozesse stehen lässt, die in der Struktur 10 das Merkmal 18 festlegen, das in 1E dargestellt ist.
  • Die vorliegende Erfindung betrifft verschiedene Verfahren zum Strukturieren von Merkmalen in einer Struktur, z. B. eine Materialschicht, die bei der Bildung integrierter Schaltungsvorrichtungen verwendet wird, oder in einem halbleitenden Substrat unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik (multiple sidewall image transfer technique).
  • Kurze Darstellung der Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung verschiedene Verfahren zum Strukturieren von Merkmalen in einer Struktur, z. B. eine Materialschicht, die zur Bildung integrierter Schaltungsvorrichtungen verwendet wird, oder in einem halbleitenden Substrat unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik. In einem Beispiel umfasst das Verfahren ein Bilden eines ersten Kernelements über einer Struktur, ein Bilden einer Vielzahl von ersten Abstandshaltern neben dem ersten Kernelement, ein Bilden einer Vielzahl von zweiten Kernelemente, wobei ein jedes der zweiten Kernelemente neben einem der ersten Abstandshalter gebildet wird, und ein Bilden einer Vielzahl von zweiten Abstandshaltern, wobei ein jeder der zweiten Abstandshalter neben einem der zweiten Kernelemente gebildet wird. Das Verfahren umfasst auch ein Durchführen von wenigstens einem Ätzprozess zum selektiven Entfernen des ersten Kernelements und der zweiten Kernelemente relativ zu den ersten Abstandshaltern und den zweiten Abstandshaltern und dadurch zum Festlegen einer Ätzmaske, die die ersten Abstandshalter und die zweiten Abstandshalter umfasst, und ein Durchführen von wenigstens einem Ätzprozess durch die Ätzmaske auf der Struktur, um eine Vielzahl von Merkmale in der Struktur festzulegen.
  • Gemäß einem weiteren illustrativen Beispiel wird ein Verfahren offenbart, das ein Bilden eines ersten Kernelements über einer Struktur, ein Bilden einer Vielzahl von ersten Abstandshaltern neben dem ersten Kernelement, wobei ein jeder der ersten Abstandshalter eine erste Breite aufweist, und ein Bilden einer Vielzahl zweiter Kernelemente umfasst, wobei ein jedes der zweiten Kernelemente neben einem der ersten Abstandshalter gebildet wird. In dieser Ausführungsform umfasst das Verfahren zusätzlich ein Bilden einer Vielzahl zweiter Abstandshalter, wobei ein jeder der zweiten Abstandshalter neben einem der zweiten Kernelemente gebildet wird und ein jeder der zweiten Abstandshalter eine zweite Breite aufweist, die von der ersten Breite verschieden ist, ein Durchführen wenigstens eines Ätzprozesses zum selektiven Entfernen des ersten Kernelements und der zweiten Kernelemente relativ zu den ersten Abstandshaltern und den zweiten Abstandshaltern, und dadurch zum Festlegen einer Ätzmaske, die die ersten Abstandshalter und die zweiten Abstandshalter umfasst, und ein Durchführen von wenigstens einem Ätzprozess durch die Ätzmaske auf der Struktur, um eine Vielzahl von Merkmale in der Struktur festzulegen.
  • Gemäß einem weiteren illustrativen Beispiel wird eine Vorrichtung gemäß der Definition in Anspruch 14 offenbart.
  • Weitere vorteilhafte Ausgestaltungen sind in den abhängigen Ansprüchen definiert.
  • Kurze Beschreibung der Zeichnung
  • Die Erfindung kann mit Bezug auf die folgende Beschreibung zusammen mit den beigefügten Figuren verstanden werden, in denen ähnliche Bezugszeichen ähnliche Elemente bezeichnen und in welchen die:
  • 1A–1E ein anschauliches Beispiel einer bekannten Seitenwandbildübertragungstechnik darstellen;
  • 2A–2P verschiedene illustrative Verfahren zum Strukturieren von Merkmalen in einer Struktur, z. B. einer Materialschicht, die bei der Bildung von Merkmalen einer integrierten Schaltungsvorrichtung oder bei der Bildung von Merkmalen in einem halbleitenden Substrat verwendet wird, gemäß der Offenbarung darstellen; und
  • 3A–3C eine illustrative Ausführungsform einer neuen illustrativen FinFET-Vorrichtung darstellen, die unter Verwendung der hierin offenbarten Verfahren gebildet werden kann.
  • Detaillierte Beschreibung
  • Der vorliegende Gegenstand wird nun mit Bezug auf die beigefügten Figuren beschrieben. Verschiedene Strukturen, Systeme und Vorrichtungen sind in den Figuren lediglich für Erklärungszwecke schematisch dargestellt, so dass die vorliegende Offenbarung nicht mit Details verschleiert wird, die an sich bekannt sind. Trotzdem sind die beigefügten Figuren zur Beschreibung und Erläuterung illustrativer Beispiele der vorliegenden Offenbarung beigefügt. Die hierin verwendeten Worte und Sätze sollten in Übereinklang mit dem Verständnis und der Interpretation dieser Worte und Sätze durch den Fachmann verstanden und interpretiert werden. Es ist keine spezielle Definition eines Terms oder Satzes, insbesondere eine Definition beabsichtigt, die von der geläufigen und gewöhnlichen Bedeutung für den Fachmann abweicht, in dem Maß, in dem ein Term oder Satz eine spezielle Bedeutung, insbesondere eine von dem Verständnis des Fachmanns abweichende Bedeutung, annehmen soll, wird eine spezielle Definition ausdrücklich in der Beschreibung auf eine definierende Weise angegeben, die die spezielle Definition des Terms oder Satzes direkt und unmissverständlich bereitstellt.
  • Die vorliegende Erfindung betrifft verschiedene Verfahren zum Strukturieren von Merkmalen in einer Struktur, z. B. einer Materialschicht, die bei der Bildung von integrierten Schaltungsvorrichtungen verwendet wird, oder in einem halbleitenden Substrat unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik. Es wird angemerkt, dass das vorliegende Verfahren auf eine Vielzahl von Vorrichtungen anwendbar ist, einschließlich ASICs, Logikvorrichtungen, Speichervorrichtungen usw., jedoch nicht darauf beschränkt wird. Darüber hinaus kann die vorliegende Erfindung bei der Bildung einer beliebigen Mehrzahl unterschiedlicher Arten von Merkmalen eingesetzt werden, die auf einer integrierten Schaltungsvorrichtung gebildet werden, z. B. Linien, Gräben, Gateelektrodenstrukturen, Stege für FinFET-Vorrichtungen usw. Mit Bezug auf die beigefügten Zeichnungen werden verschiedene illsutrative Ausführungsformen der hierin offenbarten Verfahren und Vorrichtungen nun in größerem Detail beschrieben.
  • Die 2A–2J stellen ein hierin offenbartes illustratives Verfahren zum Bilden verschiedener Merkmale auf einer Struktur dar, die bei der Herstellung integrierter Schaltungsvorrichtungen verwendet wird. Ein erstes Kernelement 112 wird über einer Struktur 110 gebildet, wie in 2A dargestellt ist. Die Struktur 110 soll eine beliebige Art von Struktur oder Materialschicht darstellen, die bei der Herstellung von integrierten Schaltungsvorrichtungen eingesetzt werden. Zum Beispiel kann die Struktur 110 ein halbleitendes Substrat, eine Metallschicht, eine Schicht aus Siliziumnitrid, eine Schicht aus Polysilizium, eine Schicht aus Gateelektrodenmaterial usw. umfassen. Das erste Kernelement 112 kann aus einer Vielzahl von Materialien hergestellt sein, z. B. amorphes Silizium, Polysilizium usw. Die Größe des ersten Kernelements 112 kann abhängig von den besonderen Anwendungen variieren. Zum Beispiel kann das erste Kernelement 112 gemäß einer illustrativen Ausführungsform eine Höhe von ungefähr 80 nm und eine Breite 112W von ungefähr 40 nm aufweisen. Das erste Kernelement 112 kann durch Abscheiden und Strukturieren einer Schicht aus Kernelementmaterial unter Verwendung bekannter Abscheide-, Fotolithografie- und Ätzwerkzeuge und -techniken gebildet werden.
  • Als Nächstes wird eine erste Schicht eines ersten Abstandshaltermaterials 114 über dem ersten Kernelement 112 und der Struktur 110 konform abgeschieden, wie in 2B dargestellt ist. Die erste Schicht aus Abstandshaltermaterial 114 kann verschiedene Materialien umfassen, z. B. Siliziumnitrid, Siliziumdioxid usw. Die Dicke der ersten Schicht aus Abstandshaltermaterial 114 kann abhängig von der Größe der in der Struktur 110 zu bildenden Merkmale variieren, wie weiter unten ausführlicher beschrieben wird.
  • Als Nächstes wird ein anisotroper Ätzprozess auf der ersten Schicht aus Abstandshaltermaterial 114 durchgeführt, um eine Vielzahl von ersten Abstandshaltern 114A neben dem ersten Kernelement 112 festzulegen, wie in 2C dargestellt ist. In einer illustrativen Ausführungsform kann die Breite 114AW der ersten Abstandshalter 114A ungefähr 10–25 nm betragen.
  • Gemäß der Darstellung in 2D wird als Nächstes eine Schicht aus Kernelementmaterial 116 über dem ersten Kernelement 112 und den ersten Abstandshaltern 114A konform abgeschieden. Die Schicht aus Kernelementmaterial 116 kann verschiedene Materialien umfassen, z. B. amorphes Silizium, Polysilizium usw. Die Dicke der Schicht aus Kernelementmaterial 116 kann abhängig von der Größe der in der Struktur 110 zu bildenden Merkmale variieren, wie nachstehend ausführlicher beschrieben wird. Die Schicht aus Kernelementmaterial 116 kann aus dem gleichen Material gefertigt sein, wie das erste Kernelement 112, jedoch ist dies nicht erforderlich.
  • Dann wird auf der Schicht aus Kernelementmaterial 116 ein anisotroper Ätzprozess durchgeführt, um neben den ersten Abstandshaltern 114A eine Vielzahl zweiter Kernelemente 116A festzulegen, wie in 2E dargestellt ist. Die zweiten Kernelemente 116A weisen eine Breite 116AW auf, die gleich der Breite 112W des ersten Kernelements 112 oder davon verschieden sein kann. Die Breite 116AW kann insbesondere größer oder kleiner als die Breite 112W sein. In einer illustrativen Ausführungsform kann die Breite 116AW der zweiten Kernelemente 116A ungefähr 20 bis 40 nm betragen.
  • Als Nächstes wird eine zweite Schicht aus Abstandshaltermaterial 118 über den verschiedenen in 2E dargestellten Strukturen konform abgeschieden, wie in 2F dargestellt ist. Die zweite Schicht aus Abstandshaltermaterial 118 kann verschiedene Materialien umfassen, z. B. Siliziumnitrid, Siliziumdioxid usw. Die Dicke der zweiten Schicht aus Abstandshaltermaterial 118 kann abhängig von der Größe der in der Struktur 110 zu bildenden Merkmale variieren, wie unten ausführlicher beschrieben wird. Die zweite Schicht aus Abstandshaltermaterial 118 kann aus dem gleichen Material gefertigt sein, wie die erste Schicht aus Abstandshaltermaterial 114, jedoch ist dies nicht erforderlich.
  • Gemäß der Darstellung in 2G wird als Nächstes ein anisotroper Ätzprozess auf der zweiten Schicht aus Abstandshaltermaterial 118 durchgeführt, um eine Vielzahl zweiter Abstandshalter 118A bei jedem der ersten Abstandshalter 114A neben jedem der zweiten Kernelemente 116A festzulegen. Die Breite 118AW der zweiten Abstandshalter 118A kann in einer illustrativen Ausführungsform ungefähr 5 bis 15 nm betragen. Die Breite 118AW der zweiten Abstandshalter 118A kann gemäß einer illustrativen, hierin offenbarten Ausführungsform sich von der Breite 114A der ersten Abstandshalter 114A unterscheiden, so dass in der Struktur 110 Merkmale mit unterschiedlichen Größen gebildet werden können. Gemäß weiteren hierin offenbarten Ausführungsformen kann die Breite 118AW der zweiten Abstandshalter 118A ungefähr gleich oder größer als die Breite 114AW der ersten Abstandshalter 114A sein.
  • Dann werden ein oder mehrere Ätzprozesse durchgeführt, um das erste Kernelement 112 und die zweiten Kernelemente 116 relativ zu den ersten Abstandshaltern 114A und den zweiten Abstandshaltern 118A zu entfernen, wie in 2H dargestellt ist. Die ersten Abstandshalter 114A und die zweiten Abstandshalter 118A definieren eine Ätzmaske 130, die zum Festlegen verschiedener Merkmale 120 in der Struktur 110 vorgesehen werden kann, wie unten ausführlicher beschrieben ist.
  • Die 2I zeigt die Vorrichtung nach einem Ätzprozess, entweder ein Nass- oder Trockenätzprozess, der auf der Struktur 110 durch die Maskenschicht 130 durchgeführt wird, um eine Vielzahl von Merkmale 120 in der Struktur 110 festzulegen. Wie oben angemerkt können viele verschiedene Arten von Merkmale unter Verwendung der hierin offenbarten Verfahren gebildet werden, beispielsweise Linien, Gräben, Gateelektrodenstrukturen, Stege für FinFET-Vorrichtungen usw. Die spezielle Erfindung sollte folglich nicht als auf eine bestimmte Art von Merkmal beschränkt verstanden werden. Gemäß der hierin dargestellten illustrativen Ausführungsform werden eine Vielzahl von Merkmale 120A, 120B in der Struktur 110 gebildet. 2J stellt die Vorrichtung 100 dar, nachdem die Maskenschicht 130 abgelöst ist. Gemäß der hierin offenbarten Ausführungsform weisen die Merkmale 120A (entsprechend den ersten Abstandshaltern 140A) eine größere Breite 120AW auf, als die Breite 120BW der Merkmale 120B (entsprechend den zweiten Abstandshaltern 118A).
  • Die 2K–2M offenbaren weitere illustrative Beispiele, wobei die hierin offenbarten Verfahren eingesetzt werden können. Die Breiten 119 der zweiten Kernelemente 116A sind gemäß der Darstellung in 2K breiter als die Breite 112W des ersten Kernelements 112, während die Breiten der ersten Abstandshalter 114A und der zweiten Abstandshalter 118A gleich sind. Ein oder mehrere Ätzprozesse können gemäß der Darstellung in 2L durchgeführt werden, um das erste Kernelement 112 und die zweiten Kernelemente 116 relativ zu den ersten Abstandshaltern 114A und den zweiten Abstandshaltern 118A selektiv zu entfernen. Die ersten Abstandshalter 114A und die zweiten Abstandshalter 118A legen eine Ätzmaske 130 fest, die bei der Festlegung verschiedener Merkmale 120 in der Struktur 110 eingesetzt werden kann, wie unten ausführlicher beschrieben wird. 2M stellt die Vorrichtung 100 dar, nachdem ein Ätzprozess, entweder ein Nass- oder ein Trockenätzprozess, auf der Struktur 110 durch die Maskenschicht 130 durchgeführt wurde, um eine Vielzahl von Grabenmerkmale 132A, 132B in der Struktur 110 festzulegen. Gemäß dieser illustrativen Ausführungsform weist der Graben 132A eine Breite 112W auf, die der Breite des ersten Kernelements 112 entspricht, während die Gräben 132B eine Breite 119 aufweisen, die der Breite der zweiten Kernelemente 116A entspricht.
  • Die 2N–2P stellen wieder andere illustrative Beispiele dar, wobei die hierin offenbarten Verfahren eingesetzt werden können. Die Struktur 110 kann gemäß der Darstellung in 2N eine Schicht aus Gateelektrodenmaterial 142 umfassen, die über einer Schicht aus Gateisolationsmaterial 140 gebildet wird, welche über einem halbleitenden Substrat 150 gebildet ist. Gemäß dem in den 2N–2P dargestellten Beispiel weisen die ersten und zweiten Kernelemente 112, 116A die gleiche Breite auf und die Breiten der ersten Abstandshalter 114A und der zweiten Abstandshalter 118A sind gleich. Ein oder mehrere Ätzprozesse werden durchgeführt, um das erste Kernelement 112 und die zweiten Kernelemente 116 relativ zu den ersten Abstandshaltern 114A und den zweiten Abstandshaltern 118A selektiv zu entfernen, wie in 2O dargestellt ist. Die ersten Abstandshalter 114A und die zweiten Abstandshalter 118A legen eine Ätzmaske 130 fest, die zum Festlegen verschiedener Merkmale in der Schicht aus Gateelektrodenmaterial 142 verwendet werden kann. 2P stellt die Vorrichtung 100 nach einem oder mehreren Ätzprozessen, entweder Nass- oder Trockenätzprozesse, dar, die auf wenigstens der Schicht aus Gateelektrodenmaterial 142 durchgeführt wurden, um eine Vielzahl von Gateelektroden 142A festzulegen. Gemäß dem dargestellten Beispiel wird auch ein Ätzprozess durch die Maskenschicht 130 durchgeführt, um die Schicht aus Gateisolationsmaterial 140 zu strukturieren und dadurch Gateisolationsschichten 140A festzulegen. Die hierin offenbarten Verfahren können gemäß der dargestellten Ausführungsform verwendet werden, um eine Vielzahl von Gatestrukturen 160 für die Vorrichtung 100 festzulegen, wobei die Gatestrukturen 160 eine Gateisolationsschicht 140A und eine Gateelektrode 142A umfassen. Die Gateelektroden 142A weisen in diesem illustrativen Beispiel eine kritische Dimension auf, die der Breite der darüber angeordneten Abstandshalter entspricht.
  • Die 3A–3C stellen ein illustratives Beispiel dar, wobei die hierin offenbarten Verfahren zur Bildung einer FinFET-Vorrichtung 200 eingesetzt werden können, bei dem die Merkmale 120A, 120B Stege der FinFET-Vorrichtung 200 darstellen. Wie vorangehend bemerkt wurde, können die Merkmale 120A, 120B (oder Stege) gemäß einiger Ausführungsformen unterschiedliche Breiten aufweisen. In diesem Beispiel kann die Struktur 110 ein Siliziumvollsubstrat oder die aktive Schicht eines SOI-Substrats darstellen. Diese Gesamtgröße, Gestalt und Konfiguration der Stege 120A, 120B kann abhängig von der besonderen Anwendung variieren.
  • 3B stellt die FinFET-Vorrichtung 200 nach einigen Prozessoperationen dar, die durchgeführt wurden. Zum Beispiel wird für die Vorrichtung 200 eine illustrative Gateelektrodenstruktur 202 unter Verwendung bekannter Techniken gebildet. Gemäß einer illustrativen Ausführungsform umfasst die schematisch dargestellte Gatestruktur 202 eine illustrative Gateisolationsschicht 202A und eine illustrative Gateelektrode 202B. Eine illustrative Gatedeckschicht 204 ist auch als über der illustrativen Gateelektrodenschicht 202B gebildet dargestellt. Die Gateisolationsschicht 202A kann verschiedene Materialien umfassen, wie z. B. Siliziumdioxid, ein sogenanntes High-k Isolationsmaterial (k bzw. Dielektrizitätskonstante ε > 10) usw. Die Gateelektrode 202B kann ähnlicherweise auch ein Material, wie z. B. Polysilizium oder amorphes Silizium, oder ein oder mehrere Metallschichten umfassen, die die Wirkung einer Gateelektrode 202B aufweisen. Wie der Fachmann nach dem Studium der vorliegenden Anmeldung erkennen wird, ist die Gatestruktur 202 der in den Figuren dargestellten FinFET-Vorrichtung 200, insbesondere die Gateisolationsschicht 202A und die Gateelektrode 202B, lediglich repräsentativer Natur. Dies bedeutet, dass die Gatestruktur 202 verschiedene Materialien umfassen und verschiedene Konfigurationen aufweisen kann, und dass die Gatestruktur 202 entweder unter Verwendung sogenannter ”Gate-First”- oder ”Austauschmetallgate”-Techniken gefertigt werden kann. Gemäß einer illustrativen Ausführungsform kann ein Oxidationsprozess durchgeführt werden, um die illustrative Gateisolationsschicht 202A zu bilden, die Siliziumdioxid umfasst, wie in 3B dargestellt ist. Daraufhin können das Gateelektrodenmaterial und das Material der Gatedeckschicht über der Vorrichtung 200 abgeschieden werden und die Schichten können unter Verwendung bekannter Fotolithografie- und Ätztechniken strukturiert werden. Die Gatedeckschicht 204 kann aus einer Vielzahl von Materialien gefertigt werden, z. B. Siliziumnitrid. Seitenwandabstandshalter, die z. B. Siliziumnitrid umfassen, werden typischerweise neben der Gateelektrodenstruktur 202 gebildet, um die Gateelektrodenstruktur 202 zu schützen und elektrisch zu isolieren. Entsprechende Abstandshalter sind jedoch nicht in 3B dargestellt, um die hierin offenbarte Erfindung nicht zu verschleiern.
  • 3C stellt schematisch eine perspektivische Ansicht einer illustrativen Ausführungsform der FinFET-Vorrichtung 200 in einer späteren Herstellungsphase dar, wobei die illustrativen Stege 120A, 120B absichtlich unterschiedliche Zielbreiten aufweisen, die in der Breite keine Unterschiede aufgrund von Herstellungstoleranzen oder Fehler aufweisen. Unter Verwendung der hierin offenbarten Techniken kann die Kanalbreite der FinFET-Vorrichtung 200 gemäß den Wünschen von Vorrichtungsdesignern geändert werden, so dass ein gewünschter oder Zielantriebsstrom erreicht wird, der für eine besondere zu entwerfende Schaltung erforderlich ist. Dies bedeutet, dass unter Verwendung der hierin offenbarten Techniken eine FinFET-Vorrichtung entworfen und hergestellt werden kann, die einen Betriebsstrom produziert, der von einem Betriebsstrom einer FinFET-Vorrichtung verschieden ist, die Stege mit gleichförmiger Dicke aufweist. Darüber hinaus stellt die Schwellwertspannung einen weiteren wichtigen Parameter der FinFET-Vorrichtung dar, welcher wenigstens zu einem bestimmten Grad von der Breite der Stege abhängt. Unter Verwendung einer offenbarungsgemäßen FinFET-Vorrichtung 200 mit Stegen unterschiedlichen Breiten kann eine bessere Einstellung der Schwellwertspannung der Vorrichtung erreicht werden. Gemäß vorangehenden Bemerkungen umfasst die Vorrichtung 200 die Gatestruktur 202 und die Gatedeckschicht 204. Bei der in 3C dargestellten Querschnittsansicht ist die Gateisolationsschicht 202A nicht unter der Gateelektrode 202B vorgesehen. In 3C sind auch ein isolierendes Material 209, Seitenwandabstandshalter 208 und eine halbleitende Materialschicht 210 dargestellt, in welcher für die Vorrichtung 100 Source/Drainbereiche gebildet werden. Die Abstandshalter 208 können mittels einer Vielzahl von Materialien gebildet werden, wie z. B. Siliziumnitrid, Siliziumoxynitrid usw. Die Abstandshalter 208 können durch ein konformes Abscheiden einer Schicht aus Abstandshaltermaterial und anschließendem Durchführen eines anisotropen Ätzprozesses hergestellt werden. Es wird angemerkt, dass, wenn in den Ansprüchen gesagt wird, dass ein Abstandshalter neben einem Kernelement oder umgekehrt gebildet ist, ein physischer Kontakt zwischen dem Abstandshalter und dem Kernelement nicht vorausgesetzt wird. Dies bedeutet, dass z. B. eine Liner-Schicht auf dem ersten Kernelement 112 gebildet sein kann, bevor die ersten Abstandshalter 114A auf einer entsprechenden Liner-Schicht gebildet werden. In diesem Fall sollen die Abstandshalter 114A als neben dem ersten Kernelement 112 gebildet verstanden werden. In dem Maß, wie ein physischer Kontakt zwischen einem Abstandshalter und einem Kernelement in den Ansprüchen angegeben wird, wird der physische Kontakt anspruchsgemäß dadurch formuliert, dass der Abstandshalter ”auf” dem Kernelement gebildet ist, oder umgekehrt.
  • Gemäß der vorliegenden Offenbarung werden hierin Verfahren zum Strukturieren von Merkmalen in einer Struktur, z. B. eine Materialschicht, die bei der Bildung integrierter Schaltungsvorrichtungen verwendet wird, oder in einem halbleitenden Substrat unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik offenbart. Gemäß einem Beispiel umfasst das Verfahren ein Bilden eines ersten Kernelements über einer Struktur, ein Bilden einer Vielzahl erster Abstandshalter neben dem ersten Kernelement, ein Bilden einer Vielzahl zweiter Kernelemente neben den ersten Abstandshaltern und ein Bilden zweiter Abstandshalter neben den zweiten Kernelementen. Das Verfahren umfasst auch ein Durchführen von wenigstens einem Ätzprozess zum selektiven Entfernen des ersten Kernelements und der zweiten Kernelemente relativ zu den ersten Abstandshaltern und den zweiten Abstandshaltern und dadurch zum Festlegen einer Ätzmaske, die die ersten Abstandshalter und die zweiten Abstandshalter umfasst, und ein Durchführen von wenigstens einem Ätzprozess durch die Ätzmaske auf die Struktur, um in der Struktur eine Vielzahl von Merkmale festzulegen.

Claims (15)

  1. Verfahren, umfassend: Bilden eines ersten Kernelements (112; 120A) über einer Struktur (110); Bilden einer Vielzahl erster Abstandshalter (114A) neben dem ersten Kernelement (112; 120A); Bilden einer Vielzahl zweiter Kernelemente (116A; 120B), wobei jedes der zweiten Kernelemente (116A; 120B) neben einem der ersten Abstandshalter (114A) gebildet wird; Bilden einer Vielzahl zweiter Abstandshalter (118A), wobei jeder der zweiten Abstandshalter (118A) neben einem der zweiten Kernelemente (116A; 120B) gebildet wird; Durchführen von wenigstens einem Ätzprozess zum selektiven Entfernen des ersten Kernelements (112; 120A) und der zweiten Kernelemente (116A; 120B) relativ zu den ersten Abstandshaltern (114A) und den zweiten Abstandshaltern (118A) und dadurch zum Festlegen einer Ätzmaske (130), die die ersten Abstandshalter (114A) und die zweiten Abstandshalter (118A) umfasst; und Durchführen von wenigstens einem Ätzprozess durch die Ätzmaske (130) auf der Struktur (110) zum Festlegen einer Vielzahl von Merkmalen in der Struktur (110).
  2. Verfahren, umfassend: Bilden eines ersten Kernelements (112; 120A) über einer Struktur (110); Bilden einer Vielzahl erster Abstandshalter (114A) neben dem ersten Kernelement (112; 120A), wobei jeder der ersten Abstandshalter (114A) eine erste Breite (114AW) aufweist; Bilden einer Vielzahl zweiter Kernelemente (116A; 120B), wobei jedes der zweiten Kernelemente (116A; 120B) neben einem der ersten Abstandshalter (114A) gebildet wird; Bilden einer Vielzahl zweiter Abstandshalter (118A), wobei jeder der zweiten Abstandshalter (118A) neben einem der zweiten Kernelemente (116A; 120B) gebildet wird, wobei die zweiten Abstandshalter (118A) eine von der ersten Breite (114AW) verschiedene zweite Breite (118AW) aufweisen; Durchführen von wenigstens einem Ätzprozess zum selektiven Entfernen des ersten Kernelements (112; 120A) und der zweiten Kernelemente (116A; 120B) relativ zu den ersten Abstandshaltern (114A) und den zweiten Abstandshaltern (118A) und dadurch zum Festlegen einer Ätzmaske (130), die die ersten Abstandshalter (114A) und die zweiten Abstandshalter (118A) umfasst; und Durchführen von wenigstens einem Ätzprozess durch die Ätzmaske (130) auf der Struktur (110) zum Festlegen einer Vielzahl von Merkmalen in der Struktur (110).
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Abstandshalter (114A) eine Breite (114AW) aufweist, die gleich einer Breite (118AW) eines jeden der Vielzahl zweiter Abstandshalter (118A) ist.
  4. Verfahren nach Anspruch 1 oder 2, wobei der erste Abstandshalter (114A) eine Breite (114AW) aufweist, die sich von einer Breite (118AW) eines jeden der zweiten Abstandshalter (118A) unterscheidet.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das erste Kernelement (112; 120A) eine Breite (112AW; 120AW) aufweist, die gleich einer Breite (116AW; 120BW) eines jeden der Vielzahl zweiter Kernelemente (116A; 120B) ist.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei das erste Kernelement (112; 120A) eine Breite (112W; 120AW) aufweist, die von einer Breite (116AW; 120BW) eines jeden der Vielzahl zweiter Kernelemente (116A; 120B) verschieden ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Struktur (110) ein halbleitendes Substrat oder eine Materialschicht darstellt.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Struktur (110) ein halbleitendes Substrat darstellt und wobei die Merkmale Stege für eine FinFet Vorrichtung (200) darstellen.
  9. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Struktur (110) eine Schicht aus Gateelektrodenmaterial darstellt und wobei die Merkmale Gateelektroden darstellen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Merkmale (110) Linien- oder Gräben darstellen,
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die ersten Abstandshalter (114A) auf dem ersten Kernelement (112; 120A) gebildet werden, jeder der zweiten Kernelemente (116A; 120B) auf einem der ersten Abstandshalter (114A) gebildet wird und jeder der zweiten Abstandshalter (118A) auf einem der zweiten Kernelemente (116A; 120B) gebildet wird.
  12. Verfahren nach Anspruch 2, wobei die erste Breite (114AW) größer ist als die zweite Breite (118AW).
  13. Verfahren nach Anspruch 2, wobei die zweite Breite (118AW) größer ist als die erste Breite (114AW).
  14. FinFet Vorrichtung (200), umfassend: ein halbleitendes Substrat (110); eine Vielzahl von Stege (120A; 120B), die auf dem Substrat (110) gebildet sind, wobei die Stege (120A; 120B) unterschiedliche Zielbreiten aufweisen; und eine Gateelektrode (202B), die über der Vielzahl von Stege (120A; 120B) angeordnet ist.
  15. Vorrichtung (200) nach Anspruch 14, wobei die Breite der Stege (120A; 120B) entlang einer Richtung verläuft, die zu einer oberen Oberfläche des Substrats (110) im Wesentlichen parallel ist.
DE102012221620A 2011-11-28 2012-11-27 Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik Ceased DE102012221620A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/305,303 2011-11-28
US13/305,303 US8557675B2 (en) 2011-11-28 2011-11-28 Methods of patterning features in a structure using multiple sidewall image transfer technique

Publications (1)

Publication Number Publication Date
DE102012221620A1 true DE102012221620A1 (de) 2013-05-29

Family

ID=48288145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012221620A Ceased DE102012221620A1 (de) 2011-11-28 2012-11-27 Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik

Country Status (6)

Country Link
US (1) US8557675B2 (de)
KR (1) KR20130059275A (de)
CN (1) CN103137459B (de)
DE (1) DE102012221620A1 (de)
SG (1) SG190521A1 (de)
TW (1) TWI509669B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059001B2 (en) 2011-12-16 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with biased feature
US8759194B2 (en) * 2012-04-25 2014-06-24 International Business Machines Corporation Device structures compatible with fin-type field-effect transistor technologies
US8669167B1 (en) * 2012-08-28 2014-03-11 International Business Machines Corporation Techniques for metal gate workfunction engineering to enable multiple threshold voltage FINFET devices
US9177820B2 (en) * 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US9412601B2 (en) * 2013-03-15 2016-08-09 Infineon Technologies Dresden Gmbh Method for processing a carrier
US9711368B2 (en) * 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
US20150014772A1 (en) * 2013-07-11 2015-01-15 International Business Machines Corporation Patterning fins and planar areas in silicon
US9437497B2 (en) 2013-10-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8975129B1 (en) * 2013-11-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9034723B1 (en) 2013-11-25 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9136106B2 (en) * 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9196485B2 (en) 2014-02-25 2015-11-24 International Business Machines Corporation Stacked sidewall patterning
KR20150136387A (ko) 2014-05-27 2015-12-07 삼성전자주식회사 반도체 소자의 제조 방법
US9318334B2 (en) * 2014-08-27 2016-04-19 United Microelectronics Corp. Method for fabricating semiconductor device
US9269627B1 (en) 2014-09-30 2016-02-23 International Business Machines Corporation Fin cut on SIT level
US9536739B2 (en) 2014-10-28 2017-01-03 International Business Machines Corporation Self-cut sidewall image transfer process
US9472653B2 (en) * 2014-11-26 2016-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
CN105702726B (zh) * 2014-11-27 2019-01-18 中国科学院微电子研究所 半导体器件及其制造方法
US9318478B1 (en) 2015-01-30 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
KR102327143B1 (ko) * 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
CN106033482B (zh) * 2015-03-18 2021-03-16 联华电子股份有限公司 产生布局图案的方法
US9601345B2 (en) 2015-03-27 2017-03-21 International Business Machines Corporation Fin trimming in a double sit process
KR102170701B1 (ko) 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
KR102338363B1 (ko) * 2015-04-15 2021-12-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9536744B1 (en) 2015-12-17 2017-01-03 International Business Machines Corporation Enabling large feature alignment marks with sidewall image transfer patterning
WO2018125092A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Tight pitch by iterative spacer formation
CN111164761A (zh) 2017-12-27 2020-05-15 英特尔公司 具有电介质材料之上的高密度沟道半导体的晶体管
US10475791B1 (en) 2018-05-31 2019-11-12 Globalfoundries Inc. Transistor fins with different thickness gate dielectric
TWI685086B (zh) 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法
CN111524886B (zh) * 2019-02-01 2023-06-09 华邦电子股份有限公司 着陆垫结构及其制造方法
US11152377B2 (en) * 2019-04-25 2021-10-19 International Business Machines Corporation Nanosheet SRAM by SIT process
CN110783272B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 鳍式场效应晶体管的截断工艺方法
CN113921472A (zh) * 2020-07-08 2022-01-11 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648937A (en) 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US4689869A (en) 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
US4808545A (en) 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
US5460991A (en) 1995-03-16 1995-10-24 United Microelectronics Corporation Method of making high coupling ratio flash EEPROM device
US5885425A (en) 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
US6566759B1 (en) 1999-08-23 2003-05-20 International Business Machines Corporation Self-aligned contact areas for sidewall image transfer formed conductors
JP4329014B2 (ja) 2003-09-05 2009-09-09 ソニー株式会社 微細構造体の製造方法および微細構造体、表示装置、ならびに記録装置の製造方法および記録装置
US6875703B1 (en) 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7253650B2 (en) 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
KR100599098B1 (ko) 2004-08-26 2006-07-12 삼성전자주식회사 커패시터의 제조 방법
US20060084243A1 (en) 2004-10-20 2006-04-20 Ying Zhang Oxidation sidewall image transfer patterning method
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7381655B2 (en) 2005-09-14 2008-06-03 International Business Machines Corporation Mandrel/trim alignment in SIT processing
US7265013B2 (en) 2005-09-19 2007-09-04 International Business Machines Corporation Sidewall image transfer (SIT) technologies
US7638381B2 (en) 2005-10-07 2009-12-29 International Business Machines Corporation Methods for fabricating a semiconductor structure using a mandrel and semiconductor structures formed thereby
US7301210B2 (en) 2006-01-12 2007-11-27 International Business Machines Corporation Method and structure to process thick and thin fins and variable fin to fin spacing
US7439144B2 (en) 2006-02-16 2008-10-21 International Business Machines Corporation CMOS gate structures fabricated by selective oxidation
US7470570B2 (en) 2006-11-14 2008-12-30 International Business Machines Corporation Process for fabrication of FinFETs
US7699996B2 (en) 2007-02-28 2010-04-20 International Business Machines Corporation Sidewall image transfer processes for forming multiple line-widths
US20090090975A1 (en) 2007-10-09 2009-04-09 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing fluorine doping
CN101295647A (zh) * 2008-01-16 2008-10-29 清华大学 增强mos器件沟道区应变的方法
KR101448854B1 (ko) 2008-03-28 2014-10-14 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8716786B2 (en) * 2008-06-17 2014-05-06 Infineon Technologies Ag Semiconductor device having different fin widths
US8003236B2 (en) 2008-06-17 2011-08-23 Hitachi Global Storage Technologies Netherlands B.V. Method for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks, master mold made by the method, and disk imprinted by the master mold
US8084310B2 (en) 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
US7829951B2 (en) * 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
US7972959B2 (en) 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
US7989355B2 (en) 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths
US8105901B2 (en) * 2009-07-27 2012-01-31 International Business Machines Corporation Method for double pattern density
US8455364B2 (en) 2009-11-06 2013-06-04 International Business Machines Corporation Sidewall image transfer using the lithographic stack as the mandrel
US8549458B2 (en) 2009-11-09 2013-10-01 Cadence Design Systems, Inc. Method, system, and program product for routing an integrated circuit to be manufactured by sidewall-image transfer
US8691697B2 (en) 2010-11-11 2014-04-08 International Business Machines Corporation Self-aligned devices and methods of manufacture
US8389383B1 (en) 2011-04-05 2013-03-05 Micron Technology, Inc. Patterned semiconductor bases, and patterning methods
US8501531B2 (en) 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface

Also Published As

Publication number Publication date
SG190521A1 (en) 2013-06-28
TWI509669B (zh) 2015-11-21
US8557675B2 (en) 2013-10-15
KR20130059275A (ko) 2013-06-05
CN103137459A (zh) 2013-06-05
US20130134486A1 (en) 2013-05-30
CN103137459B (zh) 2015-09-23
TW201331996A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
DE102012221620A1 (de) Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik
DE102019209316B4 (de) Herstellungsverfahren für eine vertikal gestapelte komplementär-FET-Vorrichtung mit unabhängiger Gatesteuerung
DE102015114790B4 (de) Verfahren und Struktur für eine Halbleitervorrichtung mit einer Gatespacer-Schutzschicht
DE102012107496B4 (de) Metallgate-FINFET-Bauelement und Verfahren zu seiner Herstellung
DE112004000586B4 (de) Fin Fet-Bauelement und Verfahren zur Herstellung von Strukturen in Fin Fet-Bauelementen
DE102014201625B4 (de) Verfahren zum Bilden einer Vorrichtung (Fin-FET)
DE102014119642B4 (de) Finfets mit einem source-/drainüberzug
DE10393687B4 (de) Doppelgatehalbleiterbauelement mit separaten Gates und Verfahren zur Herstellung des Doppelgatehalbleiterbauelements
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102013105765A1 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE102013209110B4 (de) Verfahren zur Herstellung von FinFET-Vorrichtungen mit alternativen Kanalmaterialien
DE102014207415A1 (de) Dicht gepackte Standardzellen für integrierte Schaltungsprodukte und Verfahren zu deren Herstellung
DE102014203796B4 (de) Kontaktgeometrie mit einer von einer Transistorlänge entkoppelten Gatesiliziumlänge
DE112012000850B4 (de) Verfahren zum Ausbilden eines randlosen Kontakts für Transistoren in einem Ersatzmetall-Gate-Prozess und derartige Halbleiter-Transistorstruktur
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE112005000394T5 (de) Halbleiterbauelement mit Mehrgatestruktur und Verfahren zu seiner Herstellung
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
DE112014007160T5 (de) LTPS TFT mit Dual-Gate-Struktur und Verfahren zur Bildung eines LTPS TFT
DE102019121117A1 (de) Luftspacer für eine gatestruktur eines transistors
DE102018218457A1 (de) Verfahren zum Bilden von Austauschgatestrukturen auf Transistorvorrichtungen
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE102021108583A1 (de) IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021306000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021306000

Effective date: 20130730

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final