DE102013209110B4

DE102013209110B4 - Verfahren zur Herstellung von FinFET-Vorrichtungen mit alternativen Kanalmaterialien

Info

Publication number: DE102013209110B4
Application number: DE201310209110
Authority: DE
Inventors: Witold P. Maszara; Ajey P. Jacob; Nicholas V. LiCausi; Jody A. FRONHEISER; Kerem Akarvardar
Original assignee: GlobalFoundries Inc
Current assignee: GlobalFoundries US Inc
Priority date: 2012-05-21
Filing date: 2013-05-16
Publication date: 2015-05-07
Anticipated expiration: 2033-05-17
Also published as: CN103426772B; SG195453A1; DE102013209110A1; US8580642B1; TWI511292B; TW201401513A; CN103426772A; KR20130129867A; US20130309847A1

Abstract

Verfahren zum Bilden einer FinFET-Vorrichtung, das umfasst: Bilden einer strukturierten Hartmaskenschicht über einem Substrat, das aus einem ersten halbleitenden Material besteht; Durchführen eines ersten Ätzprozesses durch die strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben festzulegen, die für die Vorrichtung einen ersten Teil eines Grats, der aus dem ersten Halbleitermaterial besteht, festlegen; Bilden einer Schicht aus isolierendem Material in den Gräben, wobei die Schicht aus isolierendem Material die Gräben und die strukturierte Hartmaskenschicht überfüllt; Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, bei dem die strukturierte Hartmaskenschicht, die oberhalb des ersten Teils des Grats angeordnet ist, freigelegt wird; Durchführen eines zweiten Ätzprozesses, um das Hartmaskenmaterial, das über dem ersten Teil des Grats angeordnet ist, zu entfernen und dadurch eine obere Fläche des ersten Teils des Grats freizulegen und eine Vertiefung in der Schicht aus isolierendem Material oberhalb des ersten Teils des Grats festzulegen; Bilden eines zweiten Teils des Grats innerhalb der Vertiefung auf der oberen Fläche des ersten Teils des Grats, wobei der zweite Teil des Grats aus einem zweiten halbleitenden Material besteht, das von dem ersten halbleitenden Material verschieden ist; und Durchführen eines dritten Ätzprozesses an der Schicht aus isolierendem Material, so dass eine obere Fläche des isolierenden Materials sich unterhalb einer oberen Fläche des zweiten Teils des Grats befindet, nachdem der dritte Ätzprozess durchgeführt wurde.

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegenden Angaben beziehen sich allgemein auf die Herstellung hochentwickelter Halbleitervorrichtungen und insbesondere auf verschiedene Verfahren zur Herstellung von FinFET-Vorrichtungen mit alternativen Kanalmaterialien.
2. Beschreibung der verwandten Technik
Die Herstellung fortschrittlicher integrierter Schaltkreise, wie beispielsweise CPUs, Speichervorrichtungen, ASICs (anwendungsspezifische integrierte Schaltkreise, im Englischen: ”Application Specific Integrated Circuits”) und dergleichen erfordert, auf einer vorgegebenen Chipfläche gemäß einem festgelegten Schaltkreislayout eine große Anzahl von Schaltkreiselementen zu bilden, wobei sogenannte Metall-Oxid-Feldeffekttransistoren (MOSFETs oder FETs; im Englischen: „Metal Oxide Field Effect Transistors”) eine wichtige Art von Schaltkreiselementen ausmachen, die die Leistung der integrierten Schaltkreise wesentlich bestimmt. Ein FET ist eine planare Vorrichtung, die üblicherweise ein Sourcegebiet, ein Draingebiet, ein Kanalgebiet, das zwischen dem Sourcegebiet und dem Draingebiet angeordnet ist, und eine Gateelektrode, die über dem Kanalgebiet angeordnet ist, umfasst. Der Stromfluss durch den FET wird durch Steuern der an die Gateelektrode angelegten Spannung gesteuert. Wenn an der Gateelektrode keine Spannung anliegt, fließt kein Strom durch die Vorrichtung (abgesehen von unerwünschten Leckströmen, die relativ klein sind). Wenn jedoch an der Gateelektrode eine geeignete Spannung anliegt, wird das Kanalgebiet leitfähig, und ein elektrischer Stromfluss zwischen dem Sourcegebiet und dem Draingebiet durch das leitfähige Kanalgebiet wird zugelassen.
Um die Arbeitsgeschwindigkeit von FETs zu verbessern und die Dichte der FETs in einem integrierten Schaltkreis zu erhöhen, haben die Entwerfer solcher Vorrichtungen die physikalische Größe der FETs im Lauf der Jahre stark verringert. Insbesondere wurde die Kanallänge der FETs erheblich verringert, was zu einer Verbesserung der Schaltgeschwindigkeit der FETs geführt hat. Durch die Verringerung der Kanallänge eines FET wird jedoch auch der Abstand zwischen dem Sourcegebiet und dem Draingebiet verringert. In manchen Fällen erschwert diese Verringerung der Trennung zwischen dem Source und dem Drain eine wirksame Verhinderung eines nachteiligen Einflusses des elektrischen Potenzials des Drains auf das elektrische Potenzial des Sourcegebiets und des Kanals. Das wird manchmal als sogenannter Kurzkanaleffekt bezeichnet, durch den die Charakteristik des FET als aktiver Schalter verschlechtert wird.
Im Gegensatz zu einem FET, der eine planare Struktur hat, gibt es sogenannte 3D-Vorrichtungen, wie beispielsweise eine veranschaulichende FinFET-Vorrichtung, die eine dreidimensionale Struktur ist. Insbesondere wird in einem FinFET ein im Allgemeinen vertikal angeordnetes gratförmiges (im Englischen: fin-shaped) aktives Gebiet gebildet und eine Gateelektrode umschließt beide Seiten und eine obere Fläche des gratförmigen aktiven Gebiets, wodurch eine Tri-Gate-Struktur gebildet wird, so dass anstelle einer planaren Struktur ein Kanal mit einer dreidimensionalen Struktur verwendet wird. In manchen Fällen wird an der Oberseite des Grats eine isolierende Deckschicht, z. B. Siliziumnitrid, angeordnet, und die FinFET-Vorrichtung hat nur eine Doppelgatestruktur. Anders als bei einem planaren FET wird in einer FinFET-Vorrichtung ein Kanal gebildet, der sich senkrecht zu einer Oberfläche des halbleitenden Substrats erstreckt, so dass die physikalische Größe der Halbleitervorrichtung verringert wird. Außerdem ist in einem FinFET die Sperrschichtkapazität am Draingebiet der Vorrichtung stark verringert, was zur Verringerung zumindest einiger Kurzkanaleffekte führen kann
Da die Abmessungen der Vorrichtungen abnehmen und die Kunden Vorrichtungen mit höherer Leistung fordern, werden die Entwerfer von Vorrichtungen veranlasst, neue Produktentwürfe zu entwickeln, um sich mit diesen und anderen Problemen zu befassen.
Eine Technik, die im Stand der Technik verwendet wurde, war, zu versuchen, für die ganze Gratstruktur oder einen Teil davon alternative Materialien wie beispielsweise III-V-Materialien zu verwenden. Beispielsweise umfasste eine Technik gemäß dem Stand der Technik ein Durchführen eines epitaktischen Abscheidungsprozesses, um auf einem halbleitenden Material aus Silizium ein III-V-Material flächendeckend abzuscheiden und danach ein Durchführen eines Ätzprozesses, um die Grate festzulegen. Andere Techniken gemäß dem Stand der Technik umfassten die Verwendung von selektivem epitaktischen Aufwachsen in Graben- und Linienstrukturen, die auf einer ansonsten flachen Oberfläche gebildet wurden. Aus verschiedenen Gründen haben diese Verfahren jedoch keine breite Akzeptanz gefunden.
Die US 7 588 985 B2 offenbart ein Verfahren zum Herstellen von Fin-FETs, das das Bilden einer Hartmaske und das Bilden einer Schicht aus isolierendem Material in den Gräben zwischen den Fins umfasst.
Die US 2008/0 224 258 A1 offenbart ein Verfahren zum Bilden von Fins aus verschiedenen Materialien.
Es ist die Aufgabe der vorliegenden Erfindung eine zuverlässige und wiederholbare Methodik zum Bilden von Graten für FinFET-Vorrichtungen, die aus einem anderen Material bestehen als das Substrat, bereitzustellen.
Die vorliegenden Angaben beziehen sich auf verschiedene Verfahren zum Bilden von FinFET-Vorrichtungen mit alternativen Kanalmaterialien.
Zusammenfassung der Erfindung
Die Aufgabe der vorliegenden Erfindung wird durch verschiedene Verfahren zum Bilden von FinFET-Vorrichtungen mit alternativen Kanalmaterialien gelöst. Ein hierin angegebenes veranschaulichendes Verfahren umfasst ein Bilden einer strukturierten Hartmaskenschicht über einem Substrat, das aus einem ersten halbleitenden Material besteht, Durchführen eines ersten Ätzprozesses durch die strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben festzulegen, die einen ersten Teil eines Grats für die Vorrichtung, der aus dem ersten Halbleitermaterial besteht, festlegen und Bilden einer Schicht aus isolierendem Material in den Gräben. In einer Ausführungsform umfasst das Verfahren außerdem ein Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, um die strukturierte Hartmaske, die über dem ersten Teil des Grats angeordnet ist, freizulegen, ein Durchführen eines zweiten Ätzprozesses, um die Hartmaske zu entfernen und dadurch eine obere Fläche des ersten Teils des Grats freizulegen und eine Vertiefung in der Schicht aus isolierendem Material festzulegen, Bilden eines zweiten Teils des Grats in der Vertiefung, wobei der zweite Teil des Grats aus einem zweiten halbleitenden Material besteht, das von dem ersten halbleitenden Material verschieden ist und ein Durchführen eines dritten Ätzprozesses an der Schicht aus isolierendem Material, so dass sich eine obere Fläche des isolierenden Materials unter einer oberen Fläche des zweiten Teils des Grats befindet.
Ein anderes veranschaulichendes Verfahren, das hierin angegeben wird, umfasst ein Bilden einer strukturierten Hartmaskenschicht über einem Substrat, das aus einem ersten halbleitenden Material besteht, ein Durchführen eines ersten Ätzprozesses durch die strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben festzulegen, die einen ersten Teil eines Grats für die Vorrichtung, der aus dem ersten Halbleitermaterial besteht, festlegen und ein Bilden einer Schicht aus einem isolierenden Material in den Gräben. In einer Ausführungsform umfasst das Verfahren außerdem ein Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, um die strukturierte Hartmaske, die über dem ersten Teil des Grats angeordnet ist, freizulegen, ein Durchführen eines zweiten Ätzprozesses, um die Hartmaske zu entfernen und dadurch eine obere Fläche des ersten Teils des Grats freizulegen und eine Vertiefung in der Schicht aus isolierendem Material festzulegen, ein Durchführen eines dritten Ätzprozesses, um eine Höhe des ersten Teils des Grats zu verringern, ein Bilden eines zweiten Teils des Grats auf der zurückgesetzten oberen Fläche des ersten Teils des Grats, wobei der zweite Teil des Grats aus einem zweiten halbleitenden Material besteht, das von dem ersten halbleitenden Material verschieden ist, und ein Durchführen eines vierten Ätzprozesses an der Schicht aus isolierendem Material, so dass sich eine obere Fläche des isolierenden Materials unter einer oberen Fläche des zweiten Teils des Grats befindet.
Kurze Beschreibung der Zeichnungen
Die Angaben können durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und in denen:
1A–1I verschiedene hierin angegebene Verfahren zum Bilden von FinFET-Vorrichtungen mit alternativen Kanalmaterialien darstellen.
Obwohl verschiedene Abwandlungen und alternative Formen des hierin angegebenen Gegenstands möglich sind, wurden bestimmte Ausführungsformen davon in den Zeichnungen beispielhaft dargestellt und sind hier im Detail beschrieben. Es sollte jedoch verstanden werden, dass durch die hier gegebene Beschreibung bestimmter Ausführungsformen nicht beabsichtigt ist, die Erfindung auf die speziellen Formen, die beschrieben werden, einzuschränken, sondern dass vielmehr beabsichtigt ist, alle Abwandlungen, Äquivalente und Alternativen, die vom Geist und Umfang der Erfindung, die durch die beigefügten Patentansprüche definiert wird, erfasst werden, abzudecken.
Ausführliche Beschreibung
Der vorliegende Gegenstand wird nun mit Bezug auf die beigefügten Figuren beschrieben. Verschiedene Strukturen, Systeme und Vorrichtungen sind in den Zeichnungen ausschließlich für Zwecke der Erläuterung schematisch abgebildet, um die vorliegenden Angaben nicht durch Details, die den Fachleuten gut bekannt sind, unübersichtlich zu machen. Trotzdem wurden die beigefügten Zeichnungen aufgenommen, um veranschaulichende Beispiele der vorliegenden Angaben zu beschreiben und zu erläutern. Die hierin verwendeten Wörter und Sätze sollten so verstanden und interpretiert werden, dass sie eine Bedeutung haben, die mit dem Verständnis dieser Wörter und Sätze durch die Fachleute im relevanten technischen Gebiet übereinstimmt. Es ist nicht beabsichtigt, dass dadurch, dass hier ein Begriff oder Satz einheitlich verwendet wird, eine spezielle Definition eines Begriffs oder Satzes, d. h. eine Definition, die sich von der üblichen und gewöhnlichen Bedeutung, die von den Fachleuten verstanden wird, unterscheidet, unterstellt wird. Soweit beabsichtigt ist, dass ein Begriff oder Satz eine spezielle Bedeutung hat, d. h. eine andere Bedeutung, als die, die von den Fachleuten verstanden wird, wird eine solche spezielle Definition in der Beschreibung ausdrücklich in einer definierenden Art und Weise, die die spezielle Definition des Begriffs oder Satzes direkt und unmissverständlich bereitstellt, dargelegt.
Die vorliegenden Angaben beziehen sich auf verschiedene Verfahren zum Bilden von FinFET-Vorrichtungen mit alternativen Kanalmaterialien. Wie den Fachleuten beim vollständigen Lesen der vorliegenden Anmeldung sofort ersichtlich ist, ist das vorliegende Verfahren auf eine Vielzahl von Vorrichtungen, die Logikbausteine, Speichervorrichtungen usw. umfassen, ohne jedoch darauf beschränkt zu sein, anwendbar. Unter Bezugnahme auf die beigefügten Figuren werden nun verschiedene veranschaulichende Ausführungsformen der hierin angegebenen Verfahren und Vorrichtungen genauer beschrieben.
1A ist eine vereinfachte Ansicht einer veranschaulichenden FinFET-Halbleitervorrichtung 100, die über einem halbleitenden Substrat 10 gebildet ist, in einem frühen Stadium der Herstellung. Das Substrat 10 kann auf verschiedene Weise beschaffen sein, beispielsweise kann es, wie abgebildet, aus massivem Silizium beschaffen sein. Das Substrat 10 kann aus Silizium oder aus anderen Materialien als Silizium bestehen. An dem in 1A abgebildeten Punkt der Herstellung ist über dem Substrat 10 unter Verwendung bekannter Techniken der Fotolithografie und des Ätzens eine strukturierte Maskenschicht 16, beispielsweise eine strukturierte Hartmaskenschicht, hergestellt worden. Es ist beabsichtigt, dass die strukturierte Maskenschicht 16 repräsentativer Natur ist, da sie aus verschiedenen Materialien, wie z. B. einem Fotoresistmaterial, Siliziumnitrid, Siliziumoxynitrid, Siliziumdioxid usw. bestehen könnte. Außerdem könnte die strukturierte Maskenschicht 16 aus mehreren Materialschichten bestehen, wie beispielsweise einer Unterlagenschicht aus Oxid (nicht gezeigt), die auf dem Substrat 10 gebildet ist, und einer Siliziumnitridschicht (nicht gezeigt), die auf der Unterlagenschicht aus Oxid gebildet ist. Somit sollte die genaue Form und Zusammensetzung der strukturierten Maskenschicht 16 und die Art und Weise, auf die sie hergestellt wird, nicht als Einschränkung der vorliegenden Erfindung angesehen werden. Falls die strukturierte Maskenschicht 16 aus einer oder mehreren Hartmaskenschichten besteht, können solche Schichten durch verschiedene bekannte Verarbeitungstechniken, beispielsweise durch einen chemischen Dampfabscheidungsprozess (CVD), einen Atomlagenabscheidungsprozess (ALD), einen epitaktischen Abscheidungsprozess (EPI) oder durch plasmaunterstützte Versionen solcher Prozesse gebildet werden, und die Dicke einer solchen Schicht bzw. solcher Schichten kann abhängig von der genauen Anwendung verschieden sein. In einer veranschaulichenden Ausführungsform ist die strukturierte Maskenschicht 16 eine Hartmaskenschicht aus Siliziumnitrid, die zuerst durch Durchführen eines CVD-Prozesses gebildet und danach unter Verwendung bekannter Seitenwand-Bildübertragungstechniken (im Englischen: sidewall image transfer techniques) und/oder Techniken der Fotolithografie in Verbindung mit bekannten Ätztechniken strukturiert wird.
Es wird weiterhin auf 1A Bezug genommen. Es wird dann an dem Substrat 10 ein Ätzprozess, beispielsweise ein Trockenätzprozess oder Nassätzprozess, durch die strukturierte Maskenschicht 16 durchgeführt, um mehrere Gräben 14 zu bilden. Dieser Ätzprozess führt dazu, dass mehrere Grate 20 festgelegt werden. Wie unten genauer erörtert wird, sind die in 1A abgebildeten Grate 20 eigentlich ein erster Teil der endgültigen Gratstruktur der Vorrichtung 100. In manchen Anwendungen kann ein weiterer Ätzprozess durchgeführt werden, um die Breite der Grate 20 zu verringern oder die Grate 20 ”dünner zu machen”, obwohl ein solcher Prozess des Dünnermachens in den beigefügten Zeichnungen nicht dargestellt ist. Für die Zwecke dieser Angaben und der Patentansprüche sollte die Verwendung der Begriffe ”Grat” oder ”Grate” so verstanden werden, dass sowohl Grate, die nicht dünner gemacht wurden, als auch Grate, die einem derartigen dünner machenden Ätzprozess unterzogen wurden, gemeint sein können.
Es wird weiter auf 1A Bezug genommen. Die gesamte Größe, Form und Beschaffenheit der Gräben 14 und der Grate 20 kann abhängig von der genauen Anwendung verschieden sein. Die Tiefe 14D und die Breite 14W der Gräben 14 kann abhängig von der genauen Anwendung verschieden sein. In einer veranschaulichenden Ausführungsform, die auf der heutigen Technologie basiert, kann sich die Tiefe 14D der Gräben 14 im Bereich von ungefähr 30 bis 150 nm befinden und die Breite 14W der Gräben 14 kann sich im Bereich von ungefähr 20 bis 50 nm befinden. In manchen Ausführungsformen können die Grate 20 eine endgültige Breite 20W im Bereich von ungefähr 5 bis 30 nm haben. In dem in 1A–1G dargestellten veranschaulichenden Beispiel haben die Gräben 14 und die Grate 20 alle die gleiche Größe und Form. Wie unten genauer erörtert wird, ist eine solche Gleichartigkeit der Größe und Form der Gräben 14 und der Grate 20 nicht erforderlich, um zumindest einige Aspekte der hier angegebenen Erfindung auszuführen. In dem hier abgebildeten Beispiel werden die Gräben 14 durch Durchführen eines anisotropen Ätzprozesses gebildet, der dazu führt, dass die Gräben 14 eine schematisch abgebildete, im Allgemeinen rechteckige Gestalt haben. In einer tatsächlichen realen Vorrichtung können die Seitenwände der Gräben 14 leicht nach innen verjüngt sein, obwohl diese Beschaffenheit in den Zeichnungen nicht abgebildet ist. In manchen Fällen können die Gräben 14 in der Nähe des Bodens der Gräben 14 ein einspringendes Profil haben. Soweit die Gräben 14 durch Durchführen eines Nassätzprozesses gebildet werden, können die Gräben 14 dazu neigen, im Vergleich zu der im Allgemeinen rechteckigen Beschaffenheit der Gräben 14, die durch Durchführen eines anisotropen Ätzprozesses gebildet werden, eine stärker abgerundete oder nicht-lineare Beschaffenheit zu haben. Somit sollten die Größe und Beschaffenheit der Gräben 14 und die Art, auf die sie hergestellt werden, nicht als Einschränkung der vorliegenden Erfindung angesehen werden. Um der Einfachheit der Angaben willen werden in den folgenden Zeichnungen nur die im Wesentlichen rechteckigen Gräben 14 abgebildet.
Danach wird, wie in 1B gezeigt, in den Gräben 14 der Vorrichtung eine Schicht aus isolierendem Material 22 gebildet. Die Schicht aus isolierendem Material 22 kann aus verschiedenen unterschiedlichen Materialien bestehen, beispielweise aus Siliziumdioxid usw., und sie kann durch Durchführen verschiedener Techniken, beispielsweise CVD, Rotationsbeschichtung usw., gebildet werden. In einer veranschaulichenden Ausführungsform kann die Schicht aus isolierendem Material 22 ein fließfähiges Oxidmaterial (im Englischen: flowable oxide material) sein, das durch Durchführen eines CVD-Prozesses gebildet wird. Ein solches fließfähiges Oxidmaterial ist zur Verwendung mit Graten 20 verschiedener Beschaffenheit, sogar mit Graten 20 mit einem einspringenden Profil, geeignet. In dem in 1B abgebildeten Beispiel ist die Oberfläche 22S der Schicht aus isolierendem Material die Oberfläche der Schicht 22 ”direkt nach der Abscheidung”. In diesem Beispiel kann die Oberfläche 22S der Schicht aus isolierendem Material 22 etwas oberhalb der oberen Fläche 16S der Maskenschicht 16 angeordnet sein.
Als Nächstes können, wie in 1C gezeigt, ein oder mehrere chemisch-mechanische Polierprozesse (CMP) durchgeführt werden, um die Oberfläche 22S zu planarisieren, wobei die Maskenschicht 16 als Polierstoppschicht verwendet wird. Nach einem solchen CMP-Prozess befindet sich die Oberfläche 22S der Schicht aus isolierendem Material 22 im Wesentlichen auf gleicher Höhe wie die Oberfläche 16S der Maskenschicht 16.
Als nächstes wird, wie in 1D gezeigt, ein Ätzprozess durchgeführt, um die strukturierte Hartmaskenschicht 16 zu entfernen. Der Ätzprozess führt dazu, dass Vertiefungen 16A festgelegt werden, in denen eine obere Fläche 20S der Grate 20 freiliegt.
Danach wird, wie in 1E gezeigt, ein Ätzprozess durchgeführt, um die Grate 20 um einen Abstand 21 zurückzusetzen. Der Ätzprozess führt dazu, dass die Grate 20 eine zurückgesetzte Oberfläche 20R haben. Die Größe des Abstands 21 kann abhängig von der genauen Anwendung verschieden sein. In einer veranschaulichenden Ausführungsform kann der Abstand 21 in den Bereich von ungefähr 10 bis 40 nm fallen.
Als nächstes wird, wie in 1F gezeigt, auf den Graten 20 ein alternatives Gratmaterial 24 gebildet. In einer veranschaulichenden Ausführungsform ist dieses alternative Material 24 eigentlich ein zweiter Teil der endgültigen Gratstruktur der Vorrichtung 100, wobei der erste Teil des Grats der Grat 20 ist, der durch Ätzen des Substrats 10 festgelegt wird. In einer veranschaulichenden Ausführungsform wird ein epitaktischer Abscheidungsprozess durchgeführt, um das alternative Gratmaterial 24 zu bilden. Die Höhe 24T des alternativen Gratmaterials kann abhängig von der genauen Anwendung verschieden sein, beispielsweise kann sie zwischen ungefähr 10 und 40 nm variieren. Das alternative Gratmaterial 24 kann ebenfalls eine Breite 24W, haben, die der endgültigen Breite der Grate der Vorrichtung 100 entspricht. Das alternative Gratmaterial 24 kann aus verschiedenen unterschiedlichen Materialien bestehen, beispielsweise Silizium-Germanium, Siliziumkarbid, III-V-Materialien, II-VI-Materialien usw. oder Kombinationen davon, und es kann entweder dotiert (in situ) oder undotiert sein.
1G zeigt die Vorrichtung 100 nach einem Ätzprozess, der an der Schicht aus isolierendem Material 22 durchgeführt wurde, um ihre Dicke zu verringern und dadurch zu erreichen, dass die Schicht aus isolierendem Material eine zurückgesetzte Oberfläche 22R hat. Die zurückgesetzte Oberfläche 22R der Schicht aus isolierendem Material 22 legt im Wesentlichen die endgültige Grathöhe 24H der Grate 20 fest. Die Grathöhe 24H kann abhängig von der genauen Anwendung verschieden sein und in einer veranschaulichenden Ausführungsform im Bereich von ungefähr 5 bis 50 nm liegen. In einem veranschaulichenden Beispiel ist die zurückgesetzte Oberfläche 22R der Schicht aus isolierenden Material 22 über der zurückgesetzten Oberfläche der Grate 20R angeordnet, d. h. das Zurücksetzen der Schicht aus isolierendem Material 22 wird so gesteuert, dass nur das alternative Gratmaterial 22 oberhalb der zurückgesetzten Oberfläche 22R der Schicht aus isolierendem Material 22 freiliegt. In anderen Anwendungen kann die Schicht aus isolierendem Material 22 um einen solchen Betrag zurückgesetzt werden, dass das gesamte alternative Gratmaterial 24 und ein Teil des sich darunter befindenden Grats 20 oberhalb der zurückgesetzten Oberfläche 22R der Schicht aus isolierendem Material 22 angeordnet sind.
An dem in 1G abgebildeten Punkt der Verarbeitung kann die veranschaulichende FinFET-Vorrichtung 100 unter Verwendung traditioneller Herstellungstechniken fertig gestellt werden. Beispielsweise zeigt 1H die Vorrichtung 100, nachdem für die Vorrichtung 100 eine veranschaulichende Gatestruktur gebildet wurde. In einer veranschaulichenden Ausführungsform umfasst die schematisch abgebildete Gatestruktur eine veranschaulichende Gateisolierschicht 30A und eine veranschaulichende Gateelektrode 30B. Die Gateisolierschicht 30A kann aus verschiedenen unterschiedlichen Materialien bestehen, beispielsweise Siliziumdioxid, einem sogenannten Isolationsmaterial mit hoher relativer Dielektrizitätskonstante k (k größer als 5) usw. Entsprechend kann auch die Gateelektrode 30B aus einem Material wie beispielsweise Polysilizium oder amorphem Silizium bestehen, oder sie kann aus einer oder mehreren Metallschichten bestehen, die als Gateelektrode 30B dienen. Wie die Fachleute erkennen, nachdem sie die vorliegende Anmeldung vollständig gelesen haben, ist beabsichtigt, dass die in den Zeichnungen abgebildete Gatestruktur der Vorrichtung 100, d. h. die Gateisolierschicht 30A und die Gateelektrode 30B, repräsentativer Natur sind. Das heißt, die Gatestruktur kann aus verschiedenen unterschiedlichen Materialien bestehen und sie kann verschiedene unterschiedliche Beschaffenheiten haben, und die Gatestruktur kann entweder mit sogenannten ”Gate-First”-Techniken oder ”Replacement-Gate”-Techniken hergestellt werden. In einer veranschaulichenden Ausführungsform kann, wie in 1H gezeigt, ein Oxidationsprozess oder ein konformer Abscheidungsprozess durchgeführt werden, um eine Gateisolierschicht 30A, die aus einem Material wie beispielsweise Siliziumdioxid, Siliziumnitrid, Hafniumoxid, einem isolierenden Material mit hohem k (Wert von k größer als 10) usw. besteht, auf den Graten 20 zu bilden. Danach können über der Vorrichtung 100 das Gateelektrodenmaterial 30B und eine Gatedeckschicht aus einem Material (nicht gezeigt) abgeschieden werden, und die Schichten können unter Verwendung bekannter Techniken der Fotolithografie und des Ätzens strukturiert und mit Hilfe bekannter CMP-Techniken planarisiert werden. Danach können unter Verwendung traditioneller Techniken Seitenwandabstandshalter (nicht gezeigt) in der Nähe der Gatestruktur gebildet werden, indem eine Schicht aus Abstandshaltermaterial flächendeckend abgeschieden wird und danach ein anisotroper Ätzprozess durchgeführt wird, um die Abstandshalter festzulegen.
In einem alternativen Prozessablauf kann der in 1E abgebildete Ätzschritt, der durchgeführt wird, um die Grate 20 zurückzusetzen, weggelassen werden. 1I zeigt die Vorrichtung 100 an einem Punkt der Herstellung, der dem in 1D gezeigten entspricht. Wie in 1I gezeigt, wird das alternative Gratmaterial 24 jedoch auf den freiliegenden oberen Flächen 20S der Grate 20 gebildet.

Claims

Verfahren zum Bilden einer FinFET-Vorrichtung, das umfasst: Bilden einer strukturierten Hartmaskenschicht über einem Substrat, das aus einem ersten halbleitenden Material besteht; Durchführen eines ersten Ätzprozesses durch die strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben festzulegen, die für die Vorrichtung einen ersten Teil eines Grats, der aus dem ersten Halbleitermaterial besteht, festlegen; Bilden einer Schicht aus isolierendem Material in den Gräben, wobei die Schicht aus isolierendem Material die Gräben und die strukturierte Hartmaskenschicht überfüllt; Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, bei dem die strukturierte Hartmaskenschicht, die oberhalb des ersten Teils des Grats angeordnet ist, freigelegt wird; Durchführen eines zweiten Ätzprozesses, um das Hartmaskenmaterial, das über dem ersten Teil des Grats angeordnet ist, zu entfernen und dadurch eine obere Fläche des ersten Teils des Grats freizulegen und eine Vertiefung in der Schicht aus isolierendem Material oberhalb des ersten Teils des Grats festzulegen; Bilden eines zweiten Teils des Grats innerhalb der Vertiefung auf der oberen Fläche des ersten Teils des Grats, wobei der zweite Teil des Grats aus einem zweiten halbleitenden Material besteht, das von dem ersten halbleitenden Material verschieden ist; und Durchführen eines dritten Ätzprozesses an der Schicht aus isolierendem Material, so dass eine obere Fläche des isolierenden Materials sich unterhalb einer oberen Fläche des zweiten Teils des Grats befindet, nachdem der dritte Ätzprozess durchgeführt wurde.
Verfahren gemäß Anspruch 1, wobei das erste halbleitende Material aus Silizium besteht und das zweite Halbleitermaterial aus einem von Silizium, Silizium-Germanium, einem III-V-Material, einem II-VI-Material oder einer Kombination davon besteht.
Verfahren gemäß Anspruch 1, wobei der Teil des zweiten Teils des Grats, der oberhalb der oberen Fläche der Schicht aus isolierendem Material angeordnet ist, eine endgültige Grathöhe der Vorrichtung festlegt.
Verfahren gemäß Anspruch 1, wobei die obere Fläche der Schicht aus isolierendem Material unterhalb der oberen Fläche des ersten Teils des Grats angeordnet ist.
Verfahren gemäß Anspruch 1, wobei der erste Teil des Grats mit einer endgültigen Gratbreite der Vorrichtung gebildet wird.
Verfahren gemäß Anspruch 1, wobei der zweite Teil des Grats mit einer endgültigen Gratbreite der Vorrichtung gebildet wird.
Verfahren gemäß Anspruch 1, wobei das Bilden des zweiten Teils des Grats innerhalb der Vertiefung ein Durchführen eines epitaktischen Abscheidungsprozesses zum Bilden des zweiten Teils des Grats umfasst.
Verfahren gemäß Anspruch 1, wobei das Durchführen des Planarisierungsprozesses ein Durchführen eines chemisch-mechanischen Polierprozesses umfasst.
Verfahren gemäß Anspruch 1, wobei: der erste Teil des Grats eine Breite hat, die einer endgültigen Gratbreite der Vorrichtung entspricht; Durchführen eines Planarisierungsprozesses Durchführen eines chemisch-mechanischen Polierprozesses an der Schicht aus isolierendem Material unter Verwendung der strukturierten Hartmaskenschicht als Polierstoppschicht umfasst; und Bilden eines zweiten Teils des Grats Durchführen eines epitaktischen Abscheidungsprozesses umfasst.
Verfahren gemäß Anspruch 9, wobei das erste halbleitende Material aus Silizium besteht und das zweite Halbleitermaterial aus einem von Silizium, Silizium-Germanium, einem III-V-Material, einem II-VI-Material oder einer Kombination davon besteht.
Verfahren gemäß Anspruch 9, wobei der Teil des zweiten Teils des Grats, der oberhalb der oberen Fläche der Schicht aus isolierendem Material angeordnet ist, eine endgültige Grathöhe der Vorrichtung festlegt.
Verfahren gemäß Anspruch 9, wobei die obere Fläche der Schicht aus isolierendem Material unterhalb der oberen Fläche des ersten Teils des Grats angeordnet ist.
Verfahren zum Bilden einer FinFET-Vorrichtung, das umfasst: Bilden einer strukturierten Hartmaskenschicht über einem Substrat, das aus einem ersten halbleitenden Material besteht; Durchführen eines ersten Ätzprozesses durch die strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben festzulegen, die für die Vorrichtung einen ersten Teil eines Grats festlegen, der aus dem ersten Halbleitermaterial besteht; Bilden einer Schicht aus isolierendem Material in den Gräben, wobei die Schicht aus isolierendem Material die Gräben und die strukturierte Hartmaskenschicht überfüllt; Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, bei dem die strukturierte Hartmaskenschicht, die oberhalb des ersten Teils des Grats angeordnet ist, freigelegt wird; Durchführen eines zweiten Ätzprozesses, um die strukturierte Hartmaskenschicht, die oberhalb des ersten Teils des Grats angeordnet ist, zu entfernen und dadurch eine obere Fläche des ersten Teils des Grats freizulegen; Durchführen eines dritten Ätzprozesses, um eine Höhe des ersten Teils des Grats zu verringern und dadurch eine zurückgesetzte obere Fläche des ersten Teils des Grats festzulegen und in der Schicht aus isolierendem Material oberhalb der zurückgesetzten oberen Fläche des ersten Teils des Grats eine Vertiefung festzulegen; Bilden eines zweiten Teils des Grats innerhalb der Vertiefung auf der zurückgesetzten oberen Fläche des ersten Teils des Grats, wobei der zweite Teil des Grats aus einem zweiten halbleitenden Material besteht, das von dem ersten halbleitenden Material verschieden ist; und Durchführen eines vierten Ätzprozesses an der Schicht aus isolierendem Material, so dass sich eine obere Fläche des isolierenden Materials unterhalb einer oberen Fläche des zweiten Teils des Grats befindet, nachdem der vierte Ätzprozess durchgeführt wurde.
Verfahren gemäß Anspruch 13, wobei das erste halbleitende Material aus Silizium besteht und das zweite Halbleitermaterial aus einem von Silizium, Silizium-Germanium, einem III-V-Material, einem II-VI-Material oder einer Kombination davon besteht.
Verfahren gemäß Anspruch 13, wobei der Teil des zweiten Teils des Grats, der oberhalb der oberen Fläche der Schicht aus isolierendem Material angeordnet ist, eine endgültige Grathöhe der Vorrichtung festlegt.
Verfahren gemäß Anspruch 13, wobei die obere Fläche der Schicht aus isolierendem Material unterhalb der zurückgesetzten oberen Fläche des ersten Teils des Grats angeordnet ist.
Verfahren gemäß Anspruch 13, wobei der erste Teil des Grats mit einer endgültigen Gratbreite der Vorrichtung gebildet wird.
Verfahren gemäß Anspruch 13, wobei der zweite Teil des Grats mit einer endgültigen Gratbreite der Vorrichtung gebildet wird.
Verfahren gemäß Anspruch 13, wobei das Bilden des zweiten Teils des Grats innerhalb der Vertiefung ein Durchführen eines epitaktischen Abscheidungsprozesses zum Bilden des zweiten Teils des Grats umfasst.
Verfahren gemäß Anspruch 13, wobei das Durchführen des Planarisierungsprozesses ein Durchführen eines chemisch-mechanischen Polierprozesses umfasst.
Verfahren gemäß Anspruch 13, wobei: der erste Teil des Grats eine Breite hat, die einer endgültigen Gratbreite der Vorrichtung entspricht; und Durchführen eines Planarisierungsprozesses Durchführen eines chemisch-mechanischen Polierprozesses an der Schicht aus isolierendem Material umfasst, wobei die strukturierte Hartmaskenschicht als eine Polierstoppschicht verwendet wird.