DE102017124081A1 - Leckstromreduzierungsverfahren und damit verbundene Strukturen - Google Patents

Leckstromreduzierungsverfahren und damit verbundene Strukturen Download PDF

Info

Publication number
DE102017124081A1
DE102017124081A1 DE102017124081.0A DE102017124081A DE102017124081A1 DE 102017124081 A1 DE102017124081 A1 DE 102017124081A1 DE 102017124081 A DE102017124081 A DE 102017124081A DE 102017124081 A1 DE102017124081 A1 DE 102017124081A1
Authority
DE
Germany
Prior art keywords
rib
region
gate
active region
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017124081.0A
Other languages
English (en)
Inventor
Chia-Sheng FAN
Chun-Yen Lin
Tung-Heng Hsieh
Bao-Ru Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017124081A1 publication Critical patent/DE102017124081A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren und eine Struktur zum Mindern von Leckstrom in Bauelementen, die eine durchgehende aktive Region enthalten. In einigen Ausführungsformen wird eine Schwellenspannung an der Zellengrenze durch Ändern einer Fotomasken-Logikoperation (LOP) erhöht, um einen Schwellenspannungstyp an der Zellengrenze umzukehren. Alternativ wird in einigen Fällen die Schwellenspannung an der Zellengrenze durch Durchführen einer Schwellenspannungsimplantierung (zum Beispiel einer Ionenimplantierung) an der Zellengrenze und in ein Dummy-Gate, das an der Zellengrenze angeordnet ist, erhöht. Des Weiteren wird in einigen Ausführungsformen die Schwellenspannung an der Zellengrenze durch die Verwendung eines Silizium-Germanium (SiGe)-Kanals an der Zellengrenze erhöht. In einigen Fällen kann das SiGe innerhalb des Substrats an der Zellengrenze angeordnet werden, und/oder das SiGe kann Teil des Dummy-Gates sein, das an der Zellengrenze angeordnet ist.

Description

  • HINTERGRUND
  • Die Elektronikindustrie sieht sich einer stetig wachsenden Nachfrage nach kleineren und schnelleren elektronischen Bauelementen gegenüber, die gleichzeitig in der Lage sind, eine größere Anzahl von zunehmend komplexen und anspruchsvollen Funktionen zu unterstützen. Dementsprechend gibt es einen fortlaufenden Trend in der Halbleiterindustrie, kostengünstige, leistungsstarke und energiesparende integrierte Schaltkreise (ICs) herzustellen. Bisher ist dieses Ziel weitgehend dadurch erreicht worden, dass die Abmessungen von Halbleiter-ICs abwärtsskaliert wurden (zum Beispiel hinsichtlich der kleinsten Strukturelementgröße), wodurch die Produktionseffizienz verbessert und die damit einhergehenden Kosten gesenkt wurden. Jedoch hat eine solche Skalierung auch die Komplexität des Halbleiterfertigungsprozesses erhöht. Darum erfordert die Realisierung laufender Fortschritte bei den Halbleiter-ICs und -Bauelementen ähnliche Fortschritte bei den Halbleiterfertigungsprozessen und der Halbleiterfertigungstechnik.
  • Vor einiger Zeit wurden Mehr-Gate-Bauelemente vorgestellt, um die Gate-Steuerung durch Verstärken der Gate-Kanal-Kopplung zu verbessern, den AUS-Zustands-Strom zu verringern und die Kurzkanaleffekte (Short-Channel Effects, SCEs) zu reduzieren. Ein solches Mehr-Gate-Bauelement, das auf den Markt gebracht wurde, ist der Rippen-Feldeffekttransistor (FinFET). Der FinFET hat seinen Namen von der rippenartigen Struktur, die sich von einen Substrat, auf dem er ausgebildet ist, erstreckt und die dafür verwendet wird, den FET-Kanal zu bilden. FinFETs sind mit herkömmlichen Komplementären-Metall-Oxid-Halbleiter (CMOS)-Prozessen kompatibel, und ihre dreidimensionale Struktur erlaubt es, sie in hohem Maße zu skalieren, während die Gate-Steuerung erhalten bleibt und SCEs gemindert werden. Außerdem besteht mindestens ein Aspekt der IC-Skalierung in der Verringerung der Zellengröße (zum Beispiel als Teil eines Layout-Prozesses). In einigen Beispielen gehört zur Verringerung der FinFET-Zellengröße das Aneinanderlegen aktiver Regionen, wie zum Beispiel aktiver FinFET-Regionen, in benachbarten Zellen. In einigen Fällen kann das Aneinanderlegen aktiver Region über benachbarte Zellen hinweg als eine „durchgehende aktive Region“ bezeichnet werden. In verschiedenen Beispielen kann eine durchgehende aktive Region zu signifikantem Leckstrom führen. In einigen Fällen wurden Versuche unternommen, einen solchen Leckstrom durch Hinzufügen von Füllmaterialschichten zu reduzieren, um ein Lithografiefenster zu vergrößern. Jedoch gibt es bei Verwendung solcher Füllmaterialschichten Platzprobleme (zum Beispiel muss die Fläche vergrößert werden). Somit haben sich die existierenden Techniken nicht in jeder Hinsicht als vollkommen zufriedenstellend erwiesen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen
    • 1 ist eine perspektivische Ansicht einer Ausführungsform eines FinFET-Bauelements gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung;
    • 2A veranschaulicht ein Layout-Design mindestens eines Abschnitts der zwei benachbarten FinFET-Zellen;
    • 2B veranschaulicht eine Querschnittsansicht eines FinFET-Bauelements, die im Wesentlichen Sektion CC' von 2A entspricht;
    • 3A, 3B und 3C veranschaulichen Maskenlayout-Designs, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für verschiedene Paare benachbarter Zellen vom N-Typ einzustellen, die eine durchgehende aktive Region haben, gemäß einigen Ausführungsformen;
    • 4A, 4B und 4C veranschaulichen Maskenlayout-Designs, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für verschiedene Paare benachbarter Zellen vom P-Typ einzustellen, die eine durchgehende aktive Region haben, gemäß einigen Ausführungsformen;
    • 5 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines FinFET-Bauelements gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung;
    • 6 ist ein Flussdiagramm eines alternativen Verfahrens zur Herstellung eines FinFET-Bauelements gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung;
    • 7, 8, 9, 10 und 11 veranschaulichen Querschnittsansichten einer Ausführungsform eines FinFET-Bauelements entsprechend einem oder mehreren Schritten des Verfahrens von 6;
    • 12 veranschaulicht ein Layout-Design mindestens eines Abschnitts der zwei benachbarten FinFET-Zellen, einschließlich einer SiGe-Region, gemäß einigen Ausführungsformen;
    • 13 ist ein Flussdiagramm eines weiteren Verfahrens zur Herstellung eines FinFET-Bauelements gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung; und
    • 14, 15, 16, 17, 18 und 19 veranschaulichen Querschnittsansichten einer Ausführungsform eines FinFET-Bauelements entsprechend einem oder mehreren Schritten des Verfahrens von 13.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente möglicherweise nicht in direktem Kontakt stehen. Des Weiteren kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Es ist außerdem zu beachten, dass die vorliegende Offenbarung Ausführungsformen in Form von Mehr-Gate-Transistoren oder Rippen-Mehr-Gate-Transistoren vorstellt, die im vorliegenden Text als FinFET-Bauelemente bezeichnet werden. Ein solches Bauelement kann ein Metall-Oxid-Halbleiter-FinFET-Bauelement vom P-Typ oder ein Metall-Oxid-Halbleiter-FinFET-Bauelement vom N-Typ enthalten. Das FinFET-Bauelement kann ein Dual-Gate-Bauelement, ein Tri-Gate-Bauelement, ein Volumenbauelement, ein Silizium-auf-Isolator (SOI)-Bauelement und/oder eine sonstige Konfiguration sein. Der Durchschnittsfachmann erkennt noch weitere Ausführungsformen von Halbleitervorrichtungen, die von Aspekten der vorliegenden Offenbarung profitieren können. Zum Beispiel können einige der im vorliegenden Text beschriebenen Ausführungsformen auch auf Gate-all-around (GAA)-Bauelemente, Omega-Gate (Ω-Gate)-Bauelemente oder Pi-Gate (Π-Gate)-Bauelemente angewendet werden.
  • In 1 ist ein FinFET-Bauelement 100 veranschaulicht. Das FinFET-Bauelement 100 enthält einen oder mehrere Rippen-Mehr-Gate-Feldeffekttransistoren (FET). Das FinFET-Bauelement 100 enthält ein Substrat 102, mindestens ein Rippenelement 104, das sich von dem Substrat 102 erstreckt, Isolierregionen 106 und eine Gate-Struktur 108, die auf dem und um das Rippenelement 104 angeordnet ist. Das Substrat 102 kann ein Halbleitersubstrat wie zum Beispiel ein Siliziumsubstrat sein. Das Substrat kann verschiedene Schichten enthalten, einschließlich leitfähiger oder isolierender Schichten, die auf dem Halbleitersubstrat gebildet sind. Das Substrat kann in Abhängigkeit von den Designanforderungen, so wie es im Stand der Technik bekannt ist, verschiedene Dotierungskonfigurationen enthalten. Das Substrat kann auch andere Halbleiter enthalten, wie zum Beispiel Germanium, Siliziumcarbid (SiC), Silizium-Germanium (SiGe) oder Diamant. Alternativ kann das Substrat einen Verbundhalbleiter und/oder einen Legierungshalbleiter enthalten. Des Weiteren kann das Substrat in einigen Ausführungsformen eine Epitaxialschicht (Epi-Schicht) enthalten, das Substrat kann zur Leistungssteigerung gedehnt werden, das Substrat kann eine Silizium-auf-Isolator (SOI)-Struktur enthalten, und/oder das Substrat kann andere geeigneten Optimierungsmerkmale haben.
  • Das Rippenelement 104 kann, wie das Substrat 102, Silizium oder einen anderen elementaren Halbleiter umfassen, wie zum Beispiel Germanium; einen Verbundhalbleiter, einschließlich Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlInAs, AlGaAs, InGaAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Die Rippen 104 können unter Verwendung geeigneter Prozesse hergestellt werden, einschließlich Fotolithografie- und Ätzprozesse. Der Fotolithografieprozess kann enthalten: Bilden einer Photoresistschicht (Resist), die über dem Substrat (zum Beispiel auf einer Siliziumschicht) liegt, Belichten des Resists, so dass eine Struktur entsteht, Durchführen von Brennprozessen nach dem Belichten, und Entwickeln des Resists, um ein Maskierungselement zu bilden, das den Resist enthält. In einigen Ausführungsformen kann das Strukturieren des Resists, um das Maskierungselement zu bilden, unter Verwendung eines Elektronenstrahl (E-Strahl)-Lithografieprozesses, eines EUV-Lithografieprozesses, eines Eintauch-Lithografieprozesses oder eines sonstigen geeigneten Lithografieprozesses ausgeführt werden. Das Maskierungselement kann dann dafür verwendet werden, Regionen des Substrats zu schützen, während ein Ätzprozess Aussparungen in dem Substrat 102 bildet, wodurch eine sich erstreckende Rippe 104 zurückbleibt. Die Aussparungen können unter Verwendung eines Trockenätzvorgangs, eines Nassätzvorgangs oder einer Kombination davon geätzt werden. Es können auch zahlreiche andere Ausführungsformen des Verfahrens zum Bilden der Rippen 104 auf dem Substrat 102 verwendet werden.
  • Jede der mehreren Rippen 104 enthält außerdem eine Source-Region 105 und eine Drain-Region 107, wobei die Source/Drain-Regionen 105, 107 in der, auf der und/oder um die Rippe 104 gebildet werden. Die Source/Drain-Regionen 105, 107 können epitaxial über den Rippen 104 gezüchtet werden. In einigen Ausführungsformen werden eine oder mehrere Schichten eines Material mit niedriger Schottky-Barrierehöhe (SBH) über den Source/Drain-Regionen 105, 107 gebildet, um einen Source/Drain-Kontaktwiderstand zu verringern. In einigen Beispielen enthält das Material mit niedriger SBH ein III-V-Material, wie zum Beispiel GaAs, InxGa1-xAs, Ni-InAs und/oder andere geeignete Materialien. Eine Kanalregion eines Transistors ist innerhalb der Rippe 104, die unter der Gate-Struktur 108 liegt, entlang einer Ebene im Wesentlichen parallel zu einer Ebene angeordnet, die durch die Schnittlinie BB' von 1 definiert wird. In einigen Beispielen enthält die Kanalregion der Rippe Silizium, ein Material mit hoher Mobilität, wie zum Beispiel Germanium, Silizium-Germanium, sowie einen der oben besprochenen Verbundhalbleiter oder Legierungshalbleiter und/oder Kombinationen davon. Zu Materialien mit hoher Mobilität gehören jene Materialien mit einer Elektronenmobilität größer als der von Silizium, zum Beispiel größer als der von Si, das eine intrinsische Elektronenmobilität bei Raumtemperatur (300 K) von etwa 1350 cm2/V-s und eine Lochmobilität von etwa 480 cm2/V-s hat. In einigen Ausführungsformen enthält die Kanalregion ein gedehntes Kanalmaterial. Beispielsweise kann das gedehnte Kanalmaterial unter Verwendung eines anderen Materials für das Rippenelement 104 und das Substrat 102 gebildet werden, dergestalt, dass es eine Gitter-Nichtübereinstimmung zwischen dem Rippenelement 104 und dem Substrat 102 gibt. Die Gitter-Nichtübereinstimmung zwischen dem Rippenelement 104 und dem Substrat 102 kann somit eine Dehnung (zum Beispiel Zug oder Druck) innerhalb der Kanalregion hervorrufen. In verschiedenen Ausführungsformen erzeugt ein solches gedehntes Kanalmaterial eine höhere Trägermobilität (zum Beispiel Elektronen- oder Lochmobilität) und eine höhere Transistorleistung. Darum kann in einigen Ausführungsformen das oben besprochene Material mit hoher Mobilität in einigen Fällen ein gedehntes Kanalmaterial enthalten.
  • Die Isolierregionen 106 können Flachgrabenisolierungs (Shallow Trench Isolation, STI)-Strukturelemente sein. Alternativ können ein Feldoxid, ein LOCOS-Strukturelement und/oder sonstige geeignete Isolierungsstrukturelemente auf und/oder in dem Substrat 102 implementiert werden. Die Isolierregionen 106 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Fluor-dotiertem Silikatglas (FSG), einem Dielektrikum mit niedrigem k-Wert, Kombinationen davon und/oder anderen im Stand der Technik bekannten geeigneten Materialien bestehen. In einer Ausführungsform sind die Isolierungsstrukturen STI-Strukturelemente und werden durch Ätzen von Gräben in dem Substrat 102 gebildet. Die Gräben können dann mit einem Isoliermaterial (wie zum Beispiel einem dielektrischen Material) gefüllt werden, gefolgt von einem chemisch-mechanischen Polier (CMP)-Prozess. Jedoch sind auch andere Ausführungsformen möglich. In einigen Ausführungsformen können die Isolierregionen 106 eine Mehrschichtstruktur enthalten, die zum Beispiel eine oder mehrere Auskleidungsschichten aufweist.
  • Die Gate-Struktur 108 enthält einen Gate-Stapel, der eine Grenzflächenschicht 110 aufweist, die über der Kanalregion der Rippe 104 gebildet ist, eine Gate-Dielektrikumschicht 112, die über der Grenzflächenschicht 110 gebildet ist, und eine Metallschicht 114, die über der Gate-Dielektrikumschicht 112 gebildet ist. Die Grenzflächenschicht 110 kann ein dielektrisches Material, wie zum Beispiel eine Siliziumoxidschicht (SiO2) oder Siliziumoxynitrid (SiON), enthalten. Die Grenzflächenschicht 110 kann durch chemische Oxidation, thermische Oxidation, Atomschichtabscheidung (ALD), chemische Aufdampfung (CVD) und/oder andere geeignete Verfahren gebildet werden. Die Gate-Dielektrikumschicht 112 kann eine dielektrische Schicht mit hohem k-Wert, wie zum Beispiel Hafniumoxid (HfO2), enthalten. Alternativ kann die dielektrische Schicht mit hohem k-Wert auch andere Dielektrika mit hohem k-Wert, wie zum Beispiel TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, La2O3, Kombinationen davon oder andere geeignete Materialien enthalten. In anderen Ausführungsformen kann die Gate-Dielektrikumschicht Siliziumdioxid oder andere geeignete Dielektrika enthalten. Die dielektrische Schicht kann durch ALD, physikalische Aufdampfung (PVD), Oxidation und/oder andere geeignete Verfahren gebildet werden. Die Metallschicht 114 kann eine leitfähige Schicht, wie zum Beispiel W, TiN, TaN, WN, Re, Ir, Ru, Mo, Al, Cu, Co, Ni, Kombinationen davon und/oder andere geeignete Zusammensetzungen enthalten. In einigen Ausführungsformen kann die Metallschicht 114 ein erstes Metallmaterial für FinFETs vom N-Typ und ein zweites Metallmaterial für FinFETs vom P-Typ enthalten. Somit kann das FinFET-Bauelement 100 eine duale Arbeitsaustrittsmetall-Gate-Konfiguration enthalten. Zum Beispiel kann das erste Metallmaterial (zum Beispiel für Bauelemente vom N-Typ) Metalle enthalten, die eine Austrittsarbeit aufweisen, die im Wesentlichen auf eine Austrittsarbeit des Leitungsbandes des Substrats abgestimmt ist, oder zumindest im Wesentlichen auf eine Austrittsarbeit des Leitungsbandes der Kanalregion der Rippe 104 abgestimmt ist. In ähnlicher Weise kann zum Beispiel das zweite Metallmaterial (zum Beispiel für Bauelemente vom P-Typ) Metalle enthalten, die eine Austrittsarbeit aufweisen, die im Wesentlichen auf eine Austrittsarbeit des Valenzbandes des Substrats abgestimmt ist oder zumindest im Wesentlichen auf eine Austrittsarbeit des Valenzbandes der Kanalregion der Rippe 104 abgestimmt ist. Somit kann die Metallschicht 114 eine Gate-Elektrode für das FinFET-Bauelement 100 bereitstellen, die sowohl Bauelemente 100 vom N-Typ als auch vom P-Typ enthält. In einigen Ausführungsformen kann die Metallschicht 114 alternativ auch eine Polysiliziumschicht enthalten. Die Metallschicht 114 kann mittels PVD, CVD, Elektronenstrahl (E-Strahl)-Verdampfung und/oder anderen geeigneten Prozessen gebildet werden. In einigen Ausführungsformen werden Seitenwandabstandshalter an Seitenwänden der Gate-Struktur 108 gebildet. Die Seitenwandabstandshalter können ein dielektrisches Material wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder Kombinationen davon enthalten.
  • Herkömmlicherweise sind Fortschritte bei der Halbleiterfertigung und der Leistung integrierter Schaltkreise (ICs) weitgehend dadurch erreicht worden, dass die Abmessungen von Halbleiter-ICs abwärtsskaliert wurden (zum Beispiel hinsichtlich der kleinsten Strukturelementgröße). Mindestens ein Aspekt der IC-Skalierung war die Verringerung der Zellengröße (zum Beispiel als Teil eines Layout-Prozesses). In einigen Beispielen gehörte zur Verringerung der FinFET-Zellengröße das Aneinanderlegen aktiver Regionen, wie zum Beispiel aktiver FinFET-Regionen, in benachbarten Zellen. Für die Zwecke der vorliegenden Offenbarung kann das Aneinanderlegen aktiver Region über benachbarte Zellen hinweg als eine „durchgehende aktive Region“ bezeichnet werden. In verschiedenen Beispielen kann eine durchgehende aktive Region zu signifikantem Leckstrom führen. In einigen Fällen wurden Versuche unternommen, einen solchen Leckstrom durch Hinzufügen von Füllmaterialschichten zu reduzieren, um ein Lithografiefenster zu vergrößern. Jedoch gibt es bei Verwendung solcher Füllmaterialschichten Platzprobleme (zum Beispiel muss die Fläche vergrößert werden).
  • Für die Besprechung benachbarter FinFET-Zellen wenden wir uns nun den 2A und 2B zu. 2A veranschaulicht ein Layout-Design 200 mindestens eines Abschnitts der zwei benachbarten FinFET-Zellen. Wie gezeigt, enthält das Layout-Design 200 eine erste Zelle 202 und eine zweite Zelle 204, die entlang einer Zellengrenze 211 aneinander anliegen. Des Weiteren liegen eine aktive Region 206 der ersten Zelle 202 und eine aktive Region 208 der zweiten Zelle 204 entlang der Zellengrenze 211 ebenfalls aneinander an. Somit bildet das Layout-Design 200 ein Beispiel einer durchgehenden aktiven Region, wie oben beschrieben. Das Layout-Design 200 enthält außerdem aktive Rippen 210 und aktive Rippen 212 in der ersten Zelle 202 bzw. in der zweiten Zelle 204. Zum Zweck der Besprechung kann der Begriff „aktive Rippe“ im Sinne des vorliegenden Textes dafür verwendet werden, eine Rippenregion zu bezeichnen, die einen FinFET-Kanal enthält. In verschiedenen Beispielen kann jede der aktiven Regionen 206, 208 eine aktive Region vom N-Typ oder eine aktive Region vom P-Typ enthalten. Somit können in einigen Ausführungsformen die aktiven Rippen 210, 212 aktive Rippen vom N-Typ oder aktive Rippen vom P-Typ enthalten. Zur Vermeidung von Missverständnissen wird darauf verwiesen, dass die im vorliegenden Text offenbarten Ausführungsformen nicht auf eine spezielle Dotierungskonfiguration beschränkt sein sollen; vielmehr dienen die im vorliegenden Text gegebenen Beispiele lediglich dem Zweck der Veranschaulichung. In einigen Ausführungsformen wird außerdem eine Dummy-Rippe 214 zwischen der ersten Zelle 202 und der zweiten Zelle 204 entlang der Zellengrenze 211 gebildet. Eine „Dummy“-Struktur im Sinne des vorliegenden Textes, wie zum Beispiel eine Dummy-Rippe, meint beispielsweise eine Struktur, die dafür verwendet wird, eine physikalische Eigenschaft einer anderen Struktur zu imitieren (wie zum Beispiel die physikalischen Abmessungen benachbarter aktiver Rippen 210, 212 zu imitieren), und die in dem fertigen hergestellten Bauelement stromkreisinoperabel ist (zum Beispiel nicht dafür vorgesehen ist, Teil eines Schaltkreis-Stromflusspfades zu sein, obgleich unerwünschter Leckstrom fließen kann). Ein Gate 216, das sich über die erste Zelle 202 und die zweite Zelle 204 erstreckt, ist ebenfalls veranschaulicht.
  • In 2B ist eine Querschnittsansicht eines FinFET-Bauelements 250 veranschaulicht, die im Wesentlichen der Schnittlinie CC' von 2A entspricht. 2B veranschaulicht außerdem die erste Zelle 202 und die zweite Zelle 204, die aneinander anliegen entlang der Zellengrenze 211. Das FinFET-Bauelement 250 enthält die aktiven Rippen 210, 212, die Dummy-Rippe 214, das Gate 216, eine Flachgrabenisolierungs (STI)-Region 218 und ein Substrat 220. In einigen Ausführungsformen können die aktiven Rippen 210, 212 und die Dummy-Rippe 214 wie oben mit Bezug auf 1 beschrieben gebildet werden. In einigen Fällen können die aktiven Rippen 210, 212 und die Dummy-Rippe 214 eine oder mehrere Epitaxialschichten enthalten, die über dem Substrat 220 gebildet werden, wobei diese Epitaxialschichten abgeschieden, strukturiert und geätzt werden, um die aktiven Rippen 210, 212 und die Dummy-Rippe 214 zu bilden. Die STI-Region 218 kann der Isolierregionen 106 ähneln, das Substrat 220 kann dem Substrat 102 ähneln, und das Gate 216 kann der Gate-Struktur 108 ähneln, die jeweils oben beschrieben wurden. In verschiedenen Ausführungsformen können die aktiven Rippen 210, 212 aktive Rippen vom N-Typ oder aktive Rippen vom P-Typ enthalten, und das Gate 216 kann ein oder mehrere metallische und/oder dielektrische Schichten enthalten, die eine entsprechende Austrittsarbeit für den betreffenden Bauelementtyp (zum Beispiel N-Typ oder P-Typ) bereitstellen. Obgleich allgemein ein Leckstrom in Bauelementen vorhanden sein kann, die eine durchgehende aktive Region enthalten, kann in einigen Fällen ein solcher Leckstrom schwerwiegender sein, wenn aneinandergrenzende aktive Regionen vom gleichen Typ sind (zum Beispiel N-Typ oder P-Typ). Wir wollen darum zum Zweck der Besprechung annehmen, dass beide aktive Regionen 206, 208 eine aktive Region vom N-Typ enthalten (zum Beispiel dergestalt, dass beide aktive Rippen 210, 212 aktive Rippen vom N-Typ sind), oder annehmen, dass beide aktive Regionen 206, 208 eine aktive Region vom P-Typ enthalten (zum Beispiel dergestalt, dass beide aktive Rippen 210, 212 aktive Rippen vom P-Typ sind). In einigen Fällen kann der Leckstrom bei Bauelementen mit aneinandergrenzenden aktiven Regionen des gleichen Typs schwerwiegender sein, weil solche Bauelemente zum Beispiel ähnliche Schwellenspannungen haben können. Somit kann es eine besondere Herausforderung darstellen, den Leckstrom zu steuern, speziell nahe der Zellengrenze 211, wenn aneinandergrenzende aktive Regionen vom gleichen Typ sind (zum Beispiel N-Typ oder P-Typ). In verschiedenen Beispielen kann ein solcher Leckstrom zum Ausfall des Bauelements und/oder zu einer Verschlechterung der Leistung des Bauelements führen.
  • Ausführungsformen der vorliegenden Offenbarung bieten Vorteile gegenüber dem Stand der Technik, obgleich es sich versteht, dass andere Ausführungsformen andere Vorteile bieten, dass nicht unbedingt alle Vorteile im vorliegenden Text besprochen werden, und dass kein bestimmter Vorteil für alle Ausführungsformen erforderlich ist. Zum Beispiel enthalten im vorliegenden Text besprochene Ausführungsformen Verfahren und Strukturen zum Mindern von Leckstrom in Bauelementen, die eine durchgehende aktive Region enthalten. Wie oben angemerkt, kann der Leckstrom bei Bauelementen mit aneinandergrenzenden aktiven Regionen vom gleichen Typ schwerwiegender sein, weil zum Beispiel solche Bauelemente ähnliche Schwellenspannungen haben können. Darum wird in verschiedenen Ausführungsformen eine Isolierung zwischen benachbarten Zellen und somit die Isolierung zwischen aneinandergrenzenden aktiven Regionen verbessert, indem eine Schwellenspannung an der Zellengrenze (zum Beispiel mit einer Position der Dummy-Rippe 214). In einigen Fällen wird die Schwellenspannung mit Bezug auf die benachbarten und aneinandergrenzenden aktiven Regionen erhöht. Zur besseren Verständlichkeit der Besprechung ist anzumerken, dass die Transistorschwellenspannung (Vt) und die Flachbandspannung (Vfb) allgemein ausgedrückt werden können als: V t = V f b + 2 q ∈ N A 2 φ B C o x
    Figure DE102017124081A1_0001
     V f b = φ m s + 2 φ B − Q f C o x
    Figure DE102017124081A1_0002
  • Aus diesen beiden Ausdrücken für Vt und Vfb wird deutlich, dass die Schwellenspannung (Vt) - neben weiteren Faktoren - durch eine Gate-Metall-Austrittsarbeit (zum Beispiel ist φms als eine Differenz zwischen der Metall-Austrittsarbeit φm und der Halbleiter-Austrittsarbeit φs definiert), durch eine Substrat-Dotierung und den Substrat-Typ (zum Beispiel NA, φB, ε) und durch die Zusammensetzung des Gate-Dielektrikums (zum Beispiel Cox) beeinflusst wird. Somit wird in einigen Ausführungsformen die Schwellenspannung an der Zellengrenze erhöht, indem eine Fotomasken-Logikoperation (LOP) geändert wird, um einen Schwellenspannungstyp an der Zellengrenze umzukehren (zum Beispiel vom N-Typ zum P-Typ oder vom P-Typ zum N-Typ). In einigen Beispielen kann eine solche Schwellenspannungsumkehr - oder Justierung im Allgemeinen - durch eine Justierung des Austrittsarbeitsmetalls und/oder einer Gate-Dielektrikumschicht ausgeführt werden. Alternativ wird in einigen Fällen die Schwellenspannung an der Zellengrenze erhöht, indem eine Schwellenspannungsimplantierung (zum Beispiel einen Ionenimplantierung) an der Zellengrenze und in das Dummy-Gate, das an der Zellengrenze angeordnet ist, vorgenommen wird. Des Weiteren wird in einigen Ausführungsformen die Schwellenspannung an der Zellengrenze durch die Verwendung eines Silizium-Germanium (SiGe)-Kanals an der Zellengrenze erhöht. In einigen Fällen kann das SiGe innerhalb des Substrats an der Zellengrenze angeordnet sein, und/oder das SiGe kann Teil des Dummy-Gates sein, das an der Zellengrenze angeordnet ist. Darum sorgen Ausführungsformen der vorliegenden Offenbarung für eine verbesserte Isolierung und somit einen verringerten Leckstrom zwischen benachbarten Zellen, die aneinandergrenzende aktive Regionen haben. Der Fachmann erkennt noch weitere Nutzeffekte und Vorteile der im vorliegenden Text beschriebenen Verfahren und Strukturen, und die beschriebenen Ausführungsformen werden allein durch die ausdrücklich gezogenen Grenzen in den Ansprüche weiter unten eingeschränkt.
  • Beispiele verschiedener Ausführungsformen, einschließlich der verschiedenen Wege zur Verbesserung der Isolierung zwischen benachbarten Zellen durch Erhöhen einer Schwellenspannung an der Zellengrenze, werden nun besprochen. In einigen Ausführungsformen wird die Schwellenspannung an der Zellengrenze durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze zum Beispiel durch Justieren des Austrittsarbeitsmetalls und/oder einer Gate-Dielektrikumschicht umzukehren. In einigen Fällen kann das Ändern der Fotomasken-LOP den Leckstrom an der Zellengrenze um ein bis zwei Größenordnungen verringern. In den 3A, 3B und 3C sind Layout-Designs veranschaulicht, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für verschiedene Paare benachbarter Zellen vom N-Typ einzustellen, die eine durchgehende aktive Region haben. In einigen Beispielen können die gezeigten und beschriebenen Layout-Designs dafür verwendet werden, eine Austrittsarbeit eines Metall-Gates einzustellen, wie zum Beispiel des Gates 216 oder der Gate-Struktur 108, die oben beschrieben wurden. Außerdem versteht es sich, dass die verschiedenen Strukturelemente (zum Beispiel Rippen, aktive Regionen, Öffnungen usw.), die mit Bezug auf die Layout-Designs der 3A, 3B und 3C veranschaulicht und besprochen werden, unter Verwendung eines Maskensatzes strukturiert werden können. Jedoch werden für die Zwecke dieser Besprechung Aspekte der Layout-Designs, die sich auf das Einstellen einer Austrittsarbeit einer Metallschicht beziehen, entsprechend hervorgehoben und angemerkt. Des Weiteren können in einigen Fällen Aspekte der Layout-Designs, die sich auf das Einstellen einer Austrittsarbeit einer Metallschicht beziehen, unter Verwendung mehrerer separater und individueller Masken strukturiert werden, wie unten besprochen. Wir wenden uns zuerst 3A zu, wo ein Layout-Design 300, ein Layout-Design 302, ein Layout-Design 304 und ein Layout-Design 306 veranschaulicht sind. Jedes der Layout-Designs 300, 302, 304, 306 enthält eine erste Zelle 308 und eine zweite Zelle 310, die entlang einer Zellengrenze 311 aneinander anliegen. In einigen Beispielen kann die erste Zelle 308 eine N-Typ-Standardschwellenspannungs (NSVT)-Zelle sein, und die zweite Zelle 310 kann eine N-Typ-Niedrigschwellenspannungs (NLVT)-Zelle sein. Wie gezeigt, können eine aktive Region 312 der ersten Zelle 308 und eine aktive Region 314 der zweiten Zelle 310 ebenfalls entlang der Zellengrenze 311 aneinander anliegen. In einigen Beispielen enthält die erste Zelle 308 aktive Rippen 316, die zweite Zelle 310 enthält aktive Rippen 318, und eine Dummy-Rippe 320 ist zwischen der ersten Zelle 308 und der zweiten Zelle 310 entlang der Zellengrenze 311 angeordnet. Im Interesse einer besseren Übersichtlichkeit sind bestimmte Strukturelemente in den Layout-Designs 302, 304, 306, die im Wesentlichen die gleichen sind wie Strukturelemente, die in dem Layout-Design 300 gezeigt und identifiziert sind, nicht noch einmal mit einer Bezugszahl versehen, sondern können in der folgenden Besprechung unter Verwendung der oben angegebenen Bezugszahlen bezeichnet werden.
  • Mit Bezug auf das Einstellen einer Austrittsarbeit einer Metallschicht kann ein Satz separater und individueller Masken dafür verwendet werden, eine Zielschwellenspannung der Dummy-Rippe 320 an der Zellengrenze 311 zu erreichen. Zum Beispiel kann als Teil des Bildens der einen oder der mehreren metallischen und/oder dielektrischen Schichten, die eine geeignete Austrittsarbeit (zum Beispiel für das Gate 216 oder die Gate-Struktur 108) bereitstellen, jede der einen oder der mehreren Schichten (zum Beispiel Gate-Schichten) abgeschieden, strukturiert und geätzt werden, so wie es mit Bezug auf das Verfahren von 5 ausführlicher besprochen wird. Zum Beispiel kann eine erste Gate-Schicht abgeschieden werden, und eine erste Maske, die eine Struktur einer Öffnung 322 enthält (zum Beispiel in dem Layout-Design 300 gezeigt), kann dafür verwendet werden, einen Abschnitt der ersten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren (zum Beispiel mittels eines Ätzprozess). Für die Zwecke dieser Besprechung kann sich die im vorliegenden Text beschriebene „Öffnung“ auf eine Öffnung in einer Photoresistschicht beziehen. Zum Beispiel kann eine Photoresistschicht abgeschieden und strukturiert werden (zum Beispiel durch einen Belichtungsprozess unter Verwendung einer Maske, die ein Layout wie im vorliegenden Text beschrieben aufweist, gefolgt von einem Entwicklungsprozess), wobei die resultierende strukturierte Photoresistschicht die Öffnung enthält. In einigen Fällen kann dann eine darunterliegende Schicht (die zum Beispiel durch die Öffnung freilegt wird) entfernt werden (zum Beispiel durch einen Ätzprozess). In einigen Ausführungsformen kann die erste Gate-Schicht eine dielektrische Schicht enthalten, wie zum Beispiel SiO2 oder SiON, oder eine dielektrische Schicht mit hohem k-Wert, wie zum Beispiel HfO2, TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2 und La2O3. Somit kann gemäß dem Layout-Design 300 die erste Gate-Schicht von der Region entfernt werden, die durch die Öffnung 322 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 316 und der Dummy-Rippe 320). Danach kann eine zweite Gate-Schicht abgeschieden werden, und eine zweite Maske, die eine Struktur einer Öffnung 324 und eine Öffnung 326 (zum Beispiel in dem Layout-Design 302 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der zweiten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. In einigen Ausführungsformen kann die zweite Gate-Schicht eine P-Typ-Austrittsarbeitsmetall (PWFM)-Schicht enthalten. In einigen Fällen kann die zweite Gate-Schicht eine TiN-Schicht enthalten. In mindestens einigen Beispielen kann die zweite Gate-Schicht eine Dicke von etwa 12 Ängström haben. Somit kann gemäß dem Layout-Design 302 die zweite Gate-Schicht von der Region entfernt werden, die durch die Öffnung 324 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 316) und die Öffnung 326 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 318), während sie über der Dummy-Rippe 320 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die zweite Gate-Schicht von oberhalb der Dummy-Rippe 320 entfernen. Eine dritte Gate-Schicht kann dann abgeschieden werden, und eine dritte Maske ohne Öffnungsstrukturen in der ersten Zelle 308 oder der zweiten Zelle 310 (zum Beispiel in dem Layout-Design 304 gezeigt) kann verwendet werden, um sicherzustellen, dass die dritte Gate-Schicht über der ersten Zelle 308 und der zweiten Zelle 310 erhalten bleibt. In einigen Ausführungsformen kann die dritte Gate-Schicht ebenfalls eine PWFM-Schicht enthalten. Beispielsweise kann die dritte Gate-Schicht eine erste Schicht enthalten, die über eine zweite Schicht gelegt ist, wie zum Beispiel TiN, das über TaN gelegt ist, oder TaN, das über TiN gelegt ist. In einigen Beispielen kann die darübergelegte dritte Gate-Schicht eine TiN-Schicht mit einer Dicke von etwa 10 Ängström und eine TaN-Schicht mit einer Dicke von etwa 15 Ångström enthalten. Somit braucht gemäß dem Layout-Design 304 die dritte Gate-Schicht nicht von den ersten oder zweiten Zellen 308, 310 entfernt zu werden (zum Beispiel von oberhalb der aktiven Rippen 316, 318 und oberhalb der Dummy-Rippe 320). Zur Vermeidung von Missverständnissen wird angemerkt, dass in einigen Fällen die dritte Maske Strukturen oder Öffnungen auch in anderen Bereichen der Maske enthalten kann, die nicht in dem Layout-Design 304 gezeigt sind. In einigen Ausführungsformen kann dann eine vierte Gate-Schicht abgeschieden werden, und eine vierte Maske, die eine Struktur einer Öffnung 328 und einer Öffnung 330 enthält (zum Beispiel in dem Layout-Design 306 gezeigt), kann dafür verwendet werden, einen Abschnitt der vierten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. In einigen Ausführungsformen kann die vierte Gate-Schicht eine PWFM-Schicht enthalten. In einigen Fällen kann die vierte Gate-Schicht eine TiN-Schicht enthalten. In mindestens einigen Beispielen kann die vierte Gate-Schicht eine Dicke von etwa 10 Ängström haben. Somit kann gemäß dem Layout-Design 306 die vierte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 328 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 316) und die Öffnung 330 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 318), während sie über der Dummy-Rippe 320 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die vierte Gate-Schicht von oberhalb der Dummy-Rippe 320 entfernen.
  • Somit stellt 3A Layout-Designs für mehreren Masken bereit, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für eine NSVT-Zelle und eine benachbarte NLVT-Zelle einzustellen, wobei die zwei benachbarten Zellen eine durchgehende aktive Region haben. Des Weiteren sind zwar die verschiedenen Gate-Schicht-Abscheidungen, die entsprechende Maskenstrukturierung und die Schichtabtragungen (falls notwendig) in ihrer Ausführung gemäß einer bestimmten Reihenfolge beschrieben worden, versteht es sich, dass auch andere Reihenfolgen verwendet werden können, und die vorliegende Offenbarung soll nicht auf irgend eine bestimmte Reihenfolge beschränkt sein. Außerdem können einige der beschriebenen Schritte weggelassen oder ersetzt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Des Weiteren wird durch Ausführen des oben in 3A beschriebenen Prozesses die Schwellenspannung an der Zellengrenze 311 durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze 311 (zum Beispiel an der Dummy-Rippe 320) umzukehren.
  • In 3B sind ein Layout-Design 332, ein Layout-Design 334, ein Layout-Design 336 und ein Layout-Design 338 veranschaulicht. Jedes der Layout-Designs 332, 334, 336, 338 enthält eine erste Zelle 340 und eine zweite Zelle 342, die entlang einer Zellengrenze 341 aneinander anliegen. In einigen Beispielen kann die erste Zelle 340 eine N-Typ-Standardschwellenspannungs (NSVT)-Zelle sein, und die zweite Zelle 342 kann eine N-Typ-Ultraniedrigschwellenspannungs (NULVT)-Zelle sein. Eine aktive Region 344 der ersten Zelle 340 und eine aktive Region 346 der zweiten Zelle 342 können ebenfalls entlang der Zellengrenze 341 aneinander anliegen. In einigen Beispielen enthält die erste Zelle 340 aktive Rippen 348, die zweite Zelle 342 enthält aktive Rippen 350, und eine Dummy-Rippe 352 ist zwischen der ersten Zelle 340 und der zweiten Zelle 342 entlang der Zellengrenze 341 angeordnet. Im Interesse einer besseren Übersichtlichkeit sind bestimmte Strukturelemente in den Layout-Designs 334, 336, 338, die im Wesentlichen die gleichen sind wie Strukturelemente, die in dem Layout-Design 332 gezeigt und identifiziert sind, nicht noch einmal mit einer Bezugszahl versehen, sondern können in der folgenden Besprechung unter Verwendung der oben angegebenen Bezugszahlen bezeichnet werden.
  • Ähnlich dem oben beschriebenen Beispiel kann ein Satz separater und individueller Masken dafür verwendet werden, eine Austrittsarbeit einer Metallschicht einzustellen, um eine Zielschwellenspannung der Dummy-Rippe 352 an der Zellengrenze 341 zu erreichen. Darüber hinaus kann in einigen Ausführungsformen jede der ersten Gate-Schicht, der zweiten Gate-Schicht, der dritten Gate-Schicht und der vierten Gate-Schicht im Wesentlichen die gleiche sein, wie oben in 3A besprochen. Jedoch zeigt das Beispiel von 3B Layout-Designs für mehrere Masken, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für eine NSVT-Zelle und eine benachbarte NULVT-Zelle einzustellen, wobei die zwei benachbarten Zellen eine durchgehende aktive Region haben.
  • Beispielsweise, und mit Bezug auf 3B, kann die erste Gate-Schicht abgeschieden werden, und eine erste Maske, die eine Struktur einer Öffnung 354 (zum Beispiel in dem Layout-Design 332 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der ersten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren (zum Beispiel mittels eines Ätzprozesses). Somit kann gemäß dem Layout-Design 332 die erste Gate-Schicht von der Region entfernt werden, die durch die Öffnung 354 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 348, der aktiven Rippen 350 und der Dummy-Rippe 352). Danach kann die zweite Gate-Schicht abgeschieden werden, und eine zweite Maske, die eine Struktur einer Öffnung 356 und einer Öffnung 358 enthält (zum Beispiel in dem Layout-Design 334 gezeigt), kann dafür verwendet werden, einen Abschnitt der zweiten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 334 die zweite Gate-Schicht von der Region entfernt werden, die durch die Öffnung 356 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 348) und die Öffnung 358 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 350), während sie über der Dummy-Rippe 352 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die zweite Gate-Schicht von oberhalb der Dummy-Rippe 352 entfernen. Die dritte Gate-Schicht kann dann abgeschieden werden, und eine dritte Maske, die eine Struktur einer Öffnung 360 enthält (zum Beispiel in dem Layout-Design 336 gezeigt), kann dafür verwendet werden, einen Abschnitt der dritten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 336 die dritte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 360 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 350), während sie über der Dummy-Rippe 352 und über den aktiven Rippen 348 verbleibt. In einigen Ausführungsformen kann die vierte Gate-Schicht dann abgeschieden werden, und eine vierte Maske, die eine Struktur einer Öffnung 362 (zum Beispiel gezeigt in dem Layout-Design 338) enthält, kann dafür verwendet werden, einen Abschnitt der vierten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 338 die vierte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 362 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 348), während sie über der Dummy-Rippe 352 und über den aktiven Rippen 350 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die vierte Gate-Schicht von oberhalb der Dummy-Rippe 352 entfernen. Obgleich die verschiedenen Gate-Schicht-Abscheidungen, die entsprechenden Maskenstrukturierungen und die Schichtabtragung (wenn notwendig) in ihrer Ausführung gemäß einer bestimmten Reihenfolge beschrieben wurden, versteht es sich, dass auch andere Reihenfolgen verwendet werden können, und die vorliegende Offenbarung soll nicht auf irgend eine bestimmte Reihenfolge beschränkt sein. Außerdem können einige der beschriebenen Schritte weggelassen oder ersetzt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Des Weiteren wird durch Ausführen des Prozesses, der oben mit Bezug auf 3B beschrieben wurde, die Schwellenspannung an der Zellengrenze 341 durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze 341 (zum Beispiel an der Dummy-Rippe 352) umzukehren.
  • In 3C sind ein Layout-Design 364, ein Layout-Design 366, ein Layout-Design 368 und ein Layout-Design 370 veranschaulicht. Jedes der Layout-Designs 364, 366, 368, 370 enthält eine erste Zelle 372 und eine zweite Zelle 374, die entlang einer Zellengrenze 371 aneinander anliegen. In einigen Beispielen kann die erste Zelle 372 eine N-Typ-Niedrigschwellenspannungs (NLVT)-Zelle sein, und die zweite Zelle 374 kann eine N-Typ-Ultraniedrigschwellenspannungs (NULVT)-Zelle sein. Eine aktive Region 376 der ersten Zelle 372 und eine aktive Region 378 der zweiten Zelle 374 können ebenfalls entlang der Zellengrenze 371 aneinander anliegen. In einigen Beispielen enthält die erste Zelle 372 aktive Rippen 380, die zweite Zelle 374 enthält aktive Rippen 382, und eine Dummy-Rippe 384 ist zwischen der ersten Zelle 372 und der zweiten Zelle 374 entlang der Zellengrenze 371 angeordnet. Im Interesse einer besseren Übersichtlichkeit sind bestimmte Strukturelemente in den Layout-Designs 366, 368, 370, die im Wesentlichen die gleichen sind wie Strukturelemente, die in dem Layout-Design 364 gezeigt und identifiziert sind, nicht noch einmal mit einer Bezugszahl versehen, sondern können in der folgenden Besprechung unter Verwendung der oben angegebenen Bezugszahlen bezeichnet werden.
  • Ähnlich den vorherigen Beispielen kann ein Satz separater und individueller Masken dafür verwendet werden, eine Austrittsarbeit einer Metallschicht einzustellen, um eine Zielschwellenspannung der Dummy-Rippe 384 an der Zellengrenze 371 zu erreichen. Darüber hinaus kann in einigen Ausführungsformen jede der ersten Gate-Schicht, der zweiten Gate-Schicht, der dritten Gate-Schicht und der vierten Gate-Schicht im Wesentlichen die gleiche sein, wie oben in 3A besprochen. Jedoch zeigt das Beispiel von 3C Layout-Designs für mehrere Masken, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für eine NLVT-Zelle und eine benachbarte NULVT-Zelle einzustellen, wobei die zwei benachbarten Zellen eine durchgehende aktive Region haben.
  • Wie in 3C zu sehen, kann die erste Gate-Schicht abgeschieden werden, und eine erste Maske, die eine Struktur einer Öffnung 386 (zum Beispiel in dem Layout-Design 364 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der ersten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren (zum Beispiel mittels eines Ätzprozesses). Somit kann gemäß dem Layout-Design 364 die erste Gate-Schicht von der Region entfernt werden, die durch die Öffnung 386 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 382 und der Dummy-Rippe 382). Danach kann die zweite Gate-Schicht abgeschieden werden, und eine zweite Maske, die eine Struktur einer Öffnung 388 und einer Öffnung 390 (zum Beispiel in dem Layout-Design 366 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der zweiten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 366 die zweite Gate-Schicht von der Region entfernt werden, die durch die Öffnung 388 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 380) und die Öffnung 390 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 382), während sie über der Dummy-Rippe 384 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die zweite Gate-Schicht von oberhalb der Dummy-Rippe 384 entfernen. Die dritte Gate-Schicht kann dann abgeschieden werden, und eine dritte Maske, die eine Struktur einer Öffnung 392 (zum Beispiel in dem Layout-Design 368 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der dritten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 368 die dritte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 392 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 382), während sie über der Dummy-Rippe 384 und über den aktiven Rippen 380 verbleibt. In einigen Ausführungsformen kann dann die vierte Gate-Schicht abgeschieden werden, und eine vierte Maske, die eine Struktur einer Öffnung 394 (zum Beispiel in dem Layout-Design 370 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der vierten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 370 die vierte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 394 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 380), während sie über der Dummy-Rippe 384 und über den aktiven Rippen 382 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die vierte Gate-Schicht von oberhalb der Dummy-Rippe 384 entfernen. Obgleich die verschiedenen Gate-Schicht-Abscheidungen, die entsprechenden Maskenstrukturierungen und die Schichtabtragung (wenn notwendig) in ihrer Ausführung gemäß einer bestimmten Reihenfolge beschrieben wurden, versteht es sich, dass auch andere Reihenfolgen verwendet werden können, und die vorliegende Offenbarung soll nicht auf irgend eine bestimmte Reihenfolge beschränkt sein. Außerdem können einige der beschriebenen Schritte weggelassen oder ersetzt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Des Weiteren wird durch Ausführen des oben in 3C beschriebenen Prozesses die Schwellenspannung an der Zellengrenze 371 durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze 371 (zum Beispiel an der Dummy-Rippe 384) umzukehren.
  • Wir fahren mit Ausführungsformen fort, bei denen die Schwellenspannung an der Zellengrenze durch Ändern einer Fotomasken-LOP erhöht wird, um einen Schwellenspannungstyp an der Zellengrenze (zum Beispiel durch Justieren des Austrittsarbeitsmetalls und/oder einer Gate-Dielektrikumschicht) umzukehren. Dafür wenden wir uns nun den 4A, 4B und 4C zu. Verschiedene Aspekte der 4A, 4B und 4C ähneln den Beispielen der oben besprochenen 3A, 3B und 3C. Zum Beispiel kann jede der ersten Gate-Schicht, der zweiten Gate-Schicht, der dritten Gate-Schicht und der vierten Gate-Schicht, die mit Bezug auf die 4A, 4B und 4C besprochen werden, im Wesentlichen die gleiche sein, wie oben in 3A besprochen wurde. Es werden nun - zur besseren Verständlichkeit der Besprechung - bestimmte Strukturelemente, die im Wesentlichen die gleichen sind wie Strukturelemente, die oben gezeigt und beschrieben wurden, kurz besprochen, während wir uns auf die Unterschiede konzentrieren, die in den 4A, 4B und 4C zu sehen sind. Insbesondere veranschaulichen die 4A, 4B und 4C Layout-Designs, die dafür verwendet werden können, eine Austrittsarbeit eines Metall-Gates für verschiedene Paare benachbarter Zellen vom P-Typ einzustellen, die eine durchgehende aktive Region haben.
  • Wir wenden uns zuerst 4A zu, wo ein Layout-Design 400, ein Layout-Design 402, ein Layout-Design 404 und ein Layout-Design 406 veranschaulicht sind. Jedes der Layout-Designs 400, 402, 404, 406 enthält eine erste Zelle 408 und eine zweite Zelle 410, die entlang einer Zellengrenze 411 aneinander anliegen. In einigen Beispielen kann die erste Zelle 408 eine P-Typ-Standardschwellenspannungs (PSVT)-Zelle sein, und die zweite Zelle 410 kann eine P-Typ-Niedrigschwellenspannungs (PLVT)-Zelle sein. Eine aktive Region 412 der ersten Zelle 408 und eine aktive Region 414 der zweiten Zelle 410 können ebenfalls entlang der Zellengrenze 411 aneinander anliegen. In einigen Beispielen enthält die erste Zelle 408 aktive Rippen 416, die zweite Zelle 410 enthält aktive Rippen 418, und eine Dummy-Rippe 420 ist zwischen der ersten Zelle 408 und der zweiten Zelle 410 entlang der Zellengrenze 411 angeordnet. Im Interesse einer besseren Übersichtlichkeit sind bestimmte Strukturelemente in den Layout-Designs 402, 404, 406, die im Wesentlichen die gleichen sind wie Strukturelemente, die in dem Layout-Design 400 gezeigt und identifiziert sind, nicht noch einmal mit einer Bezugszahl versehen, sondern können in der folgenden Besprechung unter Verwendung der oben angegebenen Bezugszahlen bezeichnet werden.
  • Wie außerdem in 4A zu sehen, kann die erste Gate-Schicht abgeschieden werden, und eine erste Maske, die eine Struktur einer Öffnung 422 (zum Beispiel in dem Layout-Design 400 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der ersten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 400 die erste Gate-Schicht von der Region entfernt werden, die durch die Öffnung 422 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 416), während sie über der Dummy-Rippe 420 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die erste Gate-Schicht von oberhalb der Dummy-Rippe 420 entfernen. Danach kann die zweite Gate-Schicht abgeschieden werden, und eine zweite Maske, die eine Struktur einer Öffnung 424 (zum Beispiel in dem Layout-Design 402 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der zweiten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 402 die zweite Gate-Schicht von der Region entfernt werden, die durch die Öffnung 424 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 416 und von oberhalb der Dummy-Rippe 420). Die dritte Gate-Schicht kann dann abgeschieden werden, und eine dritte Maske, die eine Struktur einer Öffnung 426 (zum Beispiel in dem Layout-Design 404 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der dritten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 404 die dritte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 426 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 420), während sie über den aktiven Rippen 416, 418 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die dritte Gate-Schicht nicht von oberhalb der Dummy-Rippe 420 zu entfernen. In einigen Ausführungsformen kann dann die vierte Gate-Schicht abgeschieden werden, und eine vierte Maske, die eine Struktur einer Öffnung 428 (zum Beispiel in dem Layout-Design 406 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der vierten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 406 die vierte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 428 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 420), während sie über den aktiven Rippen 416, 418 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die vierte Gate-Schicht nicht von oberhalb der Dummy-Rippe 420 zu entfernen. Obgleich die verschiedenen Gate-Schicht-Abscheidungen, die entsprechenden Maskenstrukturierungen und die Schichtabtragung (wenn notwendig) in ihrer Ausführung gemäß einer bestimmten Reihenfolge beschrieben wurden, versteht es sich, dass auch andere Reihenfolgen verwendet werden können, und die vorliegende Offenbarung soll nicht auf irgend eine bestimmte Reihenfolge beschränkt sein. Außerdem können einige der beschriebenen Schritte weggelassen oder ersetzt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Des Weiteren wird durch Ausführen des in 4A oben beschriebenen Prozesses die Schwellenspannung an der Zellengrenze 411 durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze 411 (zum Beispiel an der Dummy-Rippe 420) umzukehren.
  • Wir wenden uns nun 4B zu, wo ein Layout-Design 432, ein Layout-Design 434, ein Layout-Design 436 und ein Layout-Design 438 veranschaulicht sind. Jedes der Layout-Designs 432, 434, 436, 438 enthält eine erste Zelle 440 und eine zweite Zelle 442, die entlang einer Zellengrenze 441 aneinander anliegen. In einigen Beispielen kann die erste Zelle 440 eine P-Typ-Standardschwellenspannungs (PSVT)-Zelle sein, und die zweite Zelle 442 kann eine P-Typ-Ultraniedrigschwellenspannungs (PULVT)-Zelle sein. Eine aktive Region 444 der ersten Zelle 440 und eine aktive Region 446 der zweiten Zelle 442 können ebenfalls entlang der Zellengrenze 441 aneinander anliegen. In einigen Beispielen enthält die erste Zelle 440 aktive Rippen 448, die zweite Zelle 442 enthält aktive Rippen 450, und eine Dummy-Rippe 452 ist zwischen der ersten Zelle 440 und der zweiten Zelle 442 entlang der Zellengrenze 441 angeordnet. Im Interesse einer besseren Übersichtlichkeit sind bestimmte Strukturelemente in den Layout-Designs 434, 436, 438, die im Wesentlichen die gleichen sind wie Strukturelemente, die in dem Layout-Design 432 gezeigt und identifiziert sind, nicht noch einmal mit einer Bezugszahl versehen, sondern können in der folgenden Besprechung unter Verwendung der oben angegebenen Bezugszahlen bezeichnet werden.
  • Wie des Weiteren in 4B zu sehen, kann die erste Gate-Schicht abgeschieden werden, und eine erste Maske, die eine Struktur einer Öffnung 453 und einer Öffnung 454 (zum Beispiel in dem Layout-Design 432 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der ersten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 432 die erste Gate-Schicht von der Region entfernt werden, die durch die Öffnung 453 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 448) und durch den Öffnung 454 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 450), während sie über der Dummy-Rippe 452 verbleibt. Mindestens einige Prozesse des Standes der Technik können - im Gegensatz zu der vorliegenden Ausführungsform - zusätzlich die erste Gate-Schicht von oberhalb der Dummy-Rippe 452 entfernen. Danach kann die zweite Gate-Schicht abgeschieden werden, und eine zweite Maske, die eine Struktur einer Öffnung 456 (zum Beispiel in dem Layout-Design 434 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der zweiten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 434 die zweite Gate-Schicht von der Region entfernt werden, die durch die Öffnung 456 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 448 und von oberhalb der Dummy-Rippe 452). Die dritte Gate-Schicht kann dann abgeschieden werden, und eine dritte Maske, die eine Struktur einer Öffnung 460 (zum Beispiel in dem Layout-Design 436 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der dritten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 436 die dritte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 460 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 452), während sie über den aktiven Rippen 448, 450 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die dritte Gate-Schicht nicht von oberhalb der Dummy-Rippe 452 zu entfernen. In einigen Ausführungsformen kann dann die vierte Gate-Schicht abgeschieden werden, und eine vierte Maske, die eine Struktur einer Öffnung 462 (zum Beispiel in dem Layout-Design 438 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der vierten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 438 die vierte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 462 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 452), während sie über den aktiven Rippen 448, 450 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die vierte Gate-Schicht nicht von oberhalb der Dummy-Rippe 452 zu entfernen. Obgleich die verschiedenen Gate-Schicht-Abscheidungen, die entsprechenden Maskenstrukturierungen und die Schichtabtragung (wenn notwendig) in ihrer Ausführung gemäß einer bestimmten Reihenfolge beschrieben wurden, versteht es sich, dass auch andere Reihenfolgen verwendet werden können, und die vorliegende Offenbarung soll nicht auf irgend eine bestimmte Reihenfolge beschränkt sein. Außerdem können einige der beschriebenen Schritte weggelassen oder ersetzt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Des Weiteren wird durch Ausführen des oben in 4B beschriebenen Prozesses die Schwellenspannung an der Zellengrenze 441 durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze 441 (zum Beispiel an der Dummy-Rippe 452) umzukehren.
  • In 4C sind ein Layout-Design 464, ein Layout-Design 466, ein Layout-Design 468 und ein Layout-Design 470 veranschaulicht. Jedes der Layout-Designs 464, 466, 468, 470 enthält eine erste Zelle 472 und eine zweite Zelle 474, die entlang einer Zellengrenze 471 aneinander anliegen. In einigen Beispielen kann die erste Zelle 472 eine P-Typ-Niedrigschwellenspannungs (PLVT)-Zelle sein, und die zweite Zelle 474 kann eine P-Typ-Ultraniedrigschwellenspannungs (PULVT)-Zelle sein. Eine aktive Region 476 der ersten Zelle 472 und eine aktive Region 478 der zweiten Zelle 474 können ebenfalls entlang der Zellengrenze 471 aneinander anliegen. In einigen Beispielen enthält die erste Zelle 472 aktive Rippen 480, die zweite Zelle 474 enthält aktive Rippen 482, und eine Dummy-Rippe 484 ist zwischen der ersten Zelle 472 und der zweiten Zelle 474 entlang der Zellengrenze 471 angeordnet. Im Interesse einer besseren Übersichtlichkeit sind bestimmte Strukturelemente in den Layout-Designs 466, 468, 470, die im Wesentlichen die gleichen sind wie Strukturelemente, die in dem Layout-Design 464 gezeigt und identifiziert sind, nicht noch einmal mit einer Bezugszahl versehen, sondern können in der folgenden Besprechung unter Verwendung der oben angegebenen Bezugszahlen bezeichnet werden.
  • Wie außerdem in 4C zu sehen, kann die erste Gate-Schicht abgeschieden werden, und eine erste Maske, die eine Struktur einer Öffnung 486 (zum Beispiel in dem Layout-Design 464 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der ersten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 464 die erste Gate-Schicht von der Region entfernt werden, die durch die Öffnung 486 definiert wird (zum Beispiel von oberhalb der aktiven Rippen 482), während sie über der Dummy-Rippe 484 und über den aktiven Rippen 480 verbleibt. Danach kann die zweite Gate-Schicht abgeschieden werden, und eine zweite Maske, die eine Struktur einer Öffnung 488 (zum Beispiel in dem Layout-Design 466 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der zweiten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 466 die zweite Gate-Schicht von der Region entfernt werden, die durch die Öffnung 488 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 484), während sie über den aktiven Rippen 480, 482 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die zweite Gate-Schicht nicht von oberhalb der Dummy-Rippe 484 zu entfernen. Die dritte Gate-Schicht kann dann abgeschieden werden, und eine dritte Maske, die eine Struktur einer Öffnung 490 (zum Beispiel in dem Layout-Design 468 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der dritten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 468 die dritte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 490 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 484), während sie über den aktiven Rippen 480, 482 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die dritte Gate-Schicht nicht von oberhalb der Dummy-Rippe 484 zu entfernen. In einigen Ausführungsformen kann die vierte Gate-Schicht dann abgeschieden werden, und eine vierte Maske, die eine Struktur einer Öffnung 492 (zum Beispiel in dem Layout-Design 470 gezeigt) enthält, kann dafür verwendet werden, einen Abschnitt der vierten Gate-Schicht, der entfernt werden soll, zu strukturieren oder zu definieren. Somit kann gemäß dem Layout-Design 470 die vierte Gate-Schicht von der Region entfernt werden, die durch die Öffnung 492 definiert wird (zum Beispiel von oberhalb der Dummy-Rippe 484), während sie über den aktiven Rippen 480, 482 verbleibt. Mindestens einige Prozesse des Standes der Technik brauchen - im Gegensatz zu der vorliegenden Ausführungsform - statt dessen die vierte Gate-Schicht nicht von oberhalb der Dummy-Rippe 484 zu entfernen. Obgleich die verschiedenen Gate-Schicht-Abscheidungen, die entsprechenden Maskenstrukturierungen und die Schichtabtragung (wenn notwendig) in ihrer Ausführung gemäß einer bestimmten Reihenfolge beschrieben wurden, versteht es sich, dass auch andere Reihenfolgen verwendet werden können, und die vorliegende Offenbarung soll nicht auf irgend eine bestimmte Reihenfolge beschränkt sein. Außerdem können einige der beschriebenen Schritte weggelassen oder ersetzt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Des Weiteren wird durch Ausführen des oben in 4C beschriebenen Prozesses die Schwellenspannung an der Zellengrenze 471 durch Ändern einer Fotomasken-LOP erhöht, um einen Schwellenspannungstyp an der Zellengrenze 474 (zum Beispiel an der Dummy-Rippe 484) umzukehren.
  • 5 veranschaulicht ein Verfahren 500 zum Herstellen einer Halbleitervorrichtung, die ein FinFET-Bauelement enthält. Das Verfahren 500 kann dafür verwendet werden, eine Fotomasken-LOP zu ändern, um einen Schwellenspannungstyp an einer Zellengrenze zum Beispiel unter Verwendung einer oder mehrerer der Masken und Maskenreihenfolgen, wie oben mit Bezug auf die 3A, 3B, 3C, 4A, 4B und 4C beschrieben, umzukehren. In einigen Ausführungsformen kann das Verfahren 500 dafür verwendet werden, das Bauelement 100 oder das Bauelement 250, wie oben beschrieben, herzustellen. Somit können ein oder mehrere oben besprochene Aspekte ebenfalls für das Verfahren 500 gelten.
  • Das Verfahren 500 beginnt bei Block 502, wo ein Substrat, das Rippen und ausgesparte Isolierregionen enthält, bereitgestellt wird. In verschiedenen Beispielen können das Substrat, die Rippen und die ausgesparten Isolierregionen im Wesentlichen die gleichen sein wie oben in 1 und 2B beschrieben. Das Verfahren schreitet zu Block 504 voran, wo eine Gate-Schicht abgeschieden wird. In einigen Ausführungsformen kann die abgeschiedene Gate-Schicht eine Schicht enthalten, die während der Bildung des Gates 216 oder der Gate-Struktur 108, wie oben beschrieben, abgeschieden wird. In einigen Ausführungsformen enthält die abgeschiedene Gate-Schicht die erste Gate-Schicht, die zweite Gate-Schicht, die dritte Gate-Schicht oder die vierte Gate-Schicht, wie oben mit Bezug auf die 3A, 3B, 3C, 4A, 4B und 4C beschrieben. Das Verfahren schreitet zu Block 506 voran, wo eine Photoresistschicht über der Gate-Schicht abgeschieden wird und die Photoresistschicht unter Verwendung einer Maske strukturiert wird. In einigen Ausführungsformen kann die Photoresistschicht (zum Beispiel durch einen Fotolithografieprozess) unter Verwendung einer Maske strukturiert werden, die eine Struktur hat, die eine Öffnung (zum Beispiel in der Photoresistschicht) definiert, und wobei die Öffnung einen Abschnitt der abgeschiedenen Gate-Schicht definiert, der entfernt werden soll. Das Verfahren schreitet zu Block 508 voran, wo ein Abschnitt der abgeschiedenen Gate-Schicht von einer Region entfernt wird, die durch die strukturierte Öffnung in der Photoresistschicht freilegt wird, um eine strukturierte abgeschiedene Gate-Schicht zu bilden. In einigen Beispielen kann der Abschnitt der abgeschiedenen Gate-Schicht mittels eines Ätzprozesses (zum Beispiel eines Nassätzprozesses, eines Trockenätzprozesses oder einer Kombination davon) entfernt werden. In einigen Fällen kann, nach dem Ätzprozess, die strukturierte Photoresistschicht entfernt werden (zum Beispiel mittels eines Lösemittels). In einigen Ausführungsformen kann, nach dem Entfernen des Abschnitts der abgeschiedenen Gate-Schicht (Block 508), das Verfahren 500 bei Block 504 fortgesetzt werden, wie durch eine Strichlinie 510 angedeutet, wobei eine weitere Gate-Schicht abgeschieden wird. Der Prozess des Abscheidens einer weiteren Gate-Schicht, des Strukturierens einer Photoresistschicht, die über der Gate-Schicht unter Verwendung einer Maske gebildet wird, und des Entfernens eines Abschnitts der Schicht kann fortgesetzt werden, bis eine Zielaustrittsarbeit und somit eine Zielschwellenspannung erreicht sind. Weitere Prozessschritte können vor, während und nach dem Verfahren 500 implementiert werden, und einige oben beschriebene Prozessschritte können gemäß verschiedenen Ausführungsformen des Verfahrens 500 ausgetauscht oder weggelassen werden.
  • In einigen Ausführungsformen kann die Isolierung zwischen benachbarten Zellen durch Erhöhen einer Schwellenspannung an der Zellengrenze verbessert werden, zum Beispiel durch Durchführen einer Schwellenspannungsimplantierung (zum Beispiel einer Ionenimplantierung) an der Zellengrenze und in das Dummy-Gate, das an der Zellengrenze angeordnet ist. In 6 ist ein Verfahren 600 zum Herstellen einer Halbleitervorrichtung, die ein FinFET-Bauelement enthält, veranschaulicht. Das Verfahren 600 kann dafür verwendet werden, eine Schwellenspannung an der Zellengrenze zum Beispiel durch Durchführen einer Schwellenspannungsimplantierung an der Zellengrenze zu erhöhen. In einigen Ausführungsformen kann das Verfahren 600 dafür verwendet werden, das Bauelement 100 oder das Bauelement 250, wie oben beschrieben, herzustellen. Somit können ein oder mehrere oben besprochene Aspekte ebenfalls für das Verfahren 600 gelten. Außerdem zeigen 7-11 Querschnittsansichten eines beispielhaften Bauelements 700, das gemäß einem oder mehreren Schritten des Verfahrens 600 von 6 hergestellt wird.
  • Das Verfahren 600 beginnt bei Block 602, wo ein Substrat, das Rippen und ausgesparte Isolierregionen enthält, bereitgestellt wird. Mit Bezug auf das Beispiel von 7 enthält das Bauelement 700 in einer Ausführungsform von Block 602 aktive Rippen 710, 712, eine Dummy-Rippe 714, eine ausgesparte STI-Region 718 und ein Substrat 720. In verschiedenen Beispielen können das Substrat 720, die aktiven Rippen 710, 712, die Dummy-Rippe 714 und die ausgesparte STI-Region 718 im Wesentlichen die gleichen sein wie oben in 1 und 2B beschrieben. 7 veranschaulicht außerdem eine erste Zelle 702 und eine zweite Zelle 704, die entlang einer Zellengrenze 711 aneinander anliegen. Das Verfahren schreitet zu Block 604 voran, wo eine Photoresistschicht abgeschieden und strukturiert wird. Mit Bezug auf das Beispiel von 8 wird in einer Ausführungsform von Block 604 eine strukturierte Photoresistschicht 715 über dem Substrat 720 ausgebildet. In einigen Beispielen wird zuerst eine Photoresistschicht abgeschieden (zum Beispiel durch ein Aufschleuderverfahren, ein Aufdampfungsverfahren oder ein anderes zweckmäßiges Verfahren). Nach dem Abscheiden kann die Photoresistschicht mit einer Struktur belichtet werden, ein Brennprozess nach dem Belichten kann ausgeführt werden, und die freilegte Photoresistschicht wird entwickelt, um die strukturierte Photoresistschicht 715 zu bilden. In einigen Ausführungsformen kann die Photoresistschicht unter Verwendung eines Elektronenstrahl (E-Strahl)-Lithografieprozesses, eines EUV-Lithografieprozesses, eines Eintauch-Lithografieprozesses oder sonstigen zweckmäßigen Prozesses belichtet werden. Wie in 8 gezeigt, wurde die strukturierte Photoresistschicht 715 strukturiert, um die Dummy-Rippe 714 entlang der Zellengrenze 711 freizulegen, während die aktiven Rippen 710, 712 durch die strukturierte Photoresistschicht 715 bedeckt bleiben. Das Verfahren schreitet zu Block 606 voran, wo eine Schwellenspannungsimplantierung ausgeführt wird. Mit Bezug auf das Beispiel von 9 wird in einer Ausführungsform von Block 606 eine Schwellenspannungs (Vt)-Implantierung 722 ausgeführt, eine Ionen-implantierte Dummy-Rippe 714A bereitzustellen. In verschiedenen Ausführungsformen kann die Vt-Implantierung 722 zum Beispiel unter Verwendung eines Ionenimplantierungsprozesses und unter Einsatz eines geeigneten Dotanden vom N-Typ oder vom P-Typ ausgeführt werden. In einigen Ausführungsformen enthält der Dotand vom N-Typ Arsen, Phosphor, Antimon oder anderes Donatormaterial vom N-Typ. In einigen Ausführungsformen enthält der Dotand vom P-Typ Bor, BF2, Aluminium, Gallium, Indium oder anderes Akzeptormaterial vom P-Typ. In einigen Fällen kann ein Dotand vom N-Typ als ein P-Vt-Implantat verwendet werden, was bedeutet, dass der Dotand vom N-Typ in die Dummy-Rippe 714 implantiert werden kann, wenn die aktiven Rippen 710, 712 Rippen vom P-Typ sind. Gleichermaßen, und in einigen Fällen, kann ein Dotand vom P-Typ als ein Vt-Implantat verwendet werden, was bedeutet, dass der Dotand vom P-Typ in die Dummy-Rippe 714 implantiert werden kann, wenn die aktiven Rippen 710, 712 Rippen vom N-Typ sind. In einigen Ausführungsformen wird die Vt-Implantierung 722 unter Verwendung von BF2 mit einer Dosierung von mehr als etwa 3,3 × 1013 ausgeführt. In einigen Beispielen wird die Vt-Implantierung 722 unter Verwendung von Phosphor mit einer Dosierung von mehr als etwa 4,5 × 1013 ausgeführt. In einigen Fällen kann die Vt-Implantierung 722 die Schwellenspannung der Dummy-Rippe 714 um mehr als etwa 70 mV erhöhen. In einigen Fällen kann die Vt-Implantierung 722 den Leckstrom an der Zellengrenze 711 um mehr als eine Größenordnung reduzieren. In verschiedenen Ausführungsformen kann die Vt-Implantierung 722 bei einem Kanal-Implantierungsschritt, einem LDD-Implantierungsschritt oder einem sonstigen geeigneten Implantierungsschritt ausgeführt werden. In einigen Fällen kann, nach dem Ionenimplantierungsprozess, die Halbleitervorrichtung 700 einem Hochtemperaturausheilen unterzogen werden, um Defekte zu entfernen und Dotanden zu aktivieren (d. h. Dotanden an Substitutionsstellen zu platzieren). Das Verfahren schreitet zu Block 608 voran, wo die strukturierte Photoresistschicht entfernt wird. Mit Bezug auf das Beispiel der 9 und 10 wurde in einer Ausführungsform von Block 608 die strukturierte Photoresistschicht 715 zum Beispiel mittels eines Lösemittels entfernt. Das Verfahren schreitet zu Block 610 voran, wo ein Gate-Stapel ausgebildet wird. Mit Bezug auf das Beispiel der 10 und 11 wird in einer Ausführungsform von Block 610 ein Gate-Stapel 716 über den aktiven Rippen 710, 712 und über der ionenimplantierten Dummy-Rippe 714A ausgebildet. In einigen Ausführungsformen kann der Gate-Stapel 716 dem Gate 216 oder der Gate-Struktur 108, wie oben beschrieben, ähneln. Außerdem kann der Gate-Stapel 716 in einigen Fällen eine oder mehrere metallische und/oder dielektrische Schichten enthalten, die eine entsprechende Austrittsarbeit für den bestimmten Bauelement-Typ (zum Beispiel N-Typ oder P-Typ) bereitstellen. Somit kann das Bauelement 700 zwar aneinandergrenzende aktive Regionen des gleichen Typs (zum Beispiel N-Typ oder P-Typ) enthalten, doch aufgrund der erhöhten Schwellenspannung der ionenimplantierten Dummy-Rippe 714A wird der Leckstrom an der Zellengrenze 711 signifikant verringert. Oder anders ausgedrückt: Die ionenimplantierte Dummy-Rippe 714A dient dem Verbessern der Isolierung zwischen den benachbarten ersten und zweiten Zellen 702, 704.
  • Die Halbleitervorrichtung 700 kann eine weitere Verarbeitung durchlaufen, um verschiedene Strukturelemente und Regionen zu bilden, die im Stand der Technik bekannt sind. Zum Beispiel kann eine anschließende Verarbeitung einen Gate-Stapel, Seitenwandabstandshalter, Source/Drain-Regionen, verschiedene Kontakte, Durchkontaktierungen oder Leitungen und Mehrschicht-Interconnect-Strukturelemente (zum Beispiel Metallschichten und Zwischenschichtdielektrika) auf dem Substrat 720 bilden, die dafür konfiguriert sind, die verschiedenen Strukturelemente zu verbinden, um einen funktionalen Schaltkreis zu bilden, der ein oder mehrere FinFET-Bauelemente enthalten kann. Wir bleiben bei diesem Beispiel. Hier kann eine Mehrschicht-Zwischenverbindung vertikale Interconnect-Verbindungen, wie zum Beispiel Durchkontaktierungen oder Kontakte, und horizontale Interconnect-Verbindungen, wie zum Beispiel Metallleitungen, enthalten. Die verschiedenen Zwischenverbindungs-Strukturelemente können verschiedene leitfähige Materialien verwenden, einschließlich Kupfer, Wolfram und/oder Silicid. In einem Beispiel wird ein Damascene- und/oder Dual-Damascene-Prozess verwendet, um eine auf Kupfer basierende Mehrschicht-Zwischenverbindungsstruktur zu bilden. Darüber hinaus können weitere Prozessschritte vor, während und nach dem Verfahren 600 implementiert werden, und einige oben beschriebene Prozessschritte können gemäß verschiedenen Ausführungsformen des Verfahrens 600 ausgetauscht oder weggelassen werden.
  • In einigen Beispielen kann die Isolierung zwischen benachbarten Zellen durch Erhöhen einer Schwellenspannung an der Zellengrenze verbessert werden, indem zum Beispiel ein Silizium-Germanium (SiGe)-Kanal an der Zellengrenze verwendet wird. In einigen Fällen kann das SiGe innerhalb des Substrats an der Zellengrenze angeordnet werden, und/oder das SiGe kann Teil des Dummy-Gates sein, das an der Zellengrenze angeordnet ist. Zum Beispiel veranschaulicht 12 ein Layout-Design 1200 der zwei benachbarten FinFET-Zellen. Insbesondere liegen eine erste Zelle 1202 und eine zweite Zelle 1204 entlang einer Zellengrenze 1211 aneinander an. Das Layout-Design 1200 ähnelt dem Layout-Design 200 von 2A, wie oben besprochen. Wie jedoch in 12 gezeigt, wird eine SiGe-Region 1215 zwischen einer aktiven Region 1206 der ersten Zelle 1202 und einer aktiven Region 1208 der zweiten Zelle 1204 gebildet. Das Layout-Design 1200 enthält außerdem aktive Rippen 1210 und aktive Rippen 1212 in jeder der ersten Zelle 1202 bzw. der zweiten Zelle 1204. Außerdem wird eine Dummy-Rippe 1214 zwischen der ersten Zelle 1202 und der zweiten Zelle 1204 entlang der Zellengrenze 1211 gebildet. In einigen Ausführungsformen kann die Dummy-Rippe 1214 - oder wenigstens ein Abschnitt der Dummy-Rippe, der den FinFET-Kanal enthält - SiGe von der SiGe-Region 1215 enthalten. Alternativ kann in einigen Beispielen die Dummy-Rippe 1214 ein anderes Material enthalten als den SiGe-Substratabschnitt, über dem sie angeordnet ist. Ein Gate 1216, das sich über die erste Zelle 1202 und die zweite Zelle 1204 erstreckt, ist ebenfalls veranschaulicht. In einigen Ausführungsformen kann die SiGe-Region 1215 aus Si(1-x)Gex gebildet werden, wobei „x“ ein Prozentsatz von Ge ist und wobei „x“ größer als 0 % und weniger als 100 % ist. Beispielsweise, und in mindestens einigen Ausführungsformen, kann die SiGe-Region 1215 30 % Ge (Si0,7Ge0,3) enthalten, wodurch die Schwellenspannung der Dummy-Rippe 1214 um etwa 52 mV erhöht wird. In einigen Fällen kann das Verwenden von SiGe an der Zellengrenze den Leckstrom an der Zellengrenze 1211 um etwa 0,36X verringern. Zur Vermeidung von Missverständnissen wird angemerkt, dass die im vorliegenden Text offenbarten Ausführungsformen nicht auf einen bestimmten Prozentsatz an Ge-Gehalt in der SiGe-Region 1215 beschränkt sein sollen, und die im vorliegenden Text gegebenen Beispiele dienen lediglich dem Zweck der Veranschaulichung. In verschiedenen Beispielen kann der Ge-Gehalt in der SiGe-Region 1215 justiert werden, um eine gewünschte Schwellenspannung (zum Beispiel der Dummy-Rippe 1214) und einen gewünschten Leckstrom an der Zellengrenze 1211 erreichen. In einigen Beispielen kann die SiGe-Region 1215 an der Zellengrenze 1211 benachbarter Zellen vom N-Typ implementiert werden. In einigen Ausführungsformen hat die SiGe-Region 1215 eine Breite von etwa 48 nm, die in einigen Fällen etwa gleich einem einzelnen Poly-Mittenabstand sein können.
  • In 13 ist ein Verfahren 1300 zum Herstellen einer Halbleitervorrichtung, die ein FinFET-Bauelement enthält, veranschaulicht. Das Verfahren 1300 kann dafür verwendet werden, eine Schwellenspannung an der Zellengrenze zum Beispiel durch die Verwendung eines Silizium-Germanium (SiGe)-Kanals an der Zellengrenze zu erhöhen. In einigen Ausführungsformen kann das Verfahren 1300 dafür verwendet werden, das Bauelement 100 oder das Bauelement 250, wie oben beschrieben, herzustellen. Somit können ein oder mehrere oben besprochene Aspekte ebenfalls für das Verfahren 1300 gelten. Außerdem zeigen die 14-19 Querschnittsansichten einer beispielhaften Vorrichtung 1400, die im Wesentlichen der Schnittlinie DD' von 12 entspricht, die gemäß einem oder mehreren Schritten des Verfahrens 1300 von 13 hergestellt wird.
  • Das Verfahren 1300 beginnt bei Block 1302, wo ein Substrat bereitgestellt wird. Mit Bezug auf das Beispiel von 14 wird in einer Ausführungsform von Block 1302 ein Substrat 1402 bereitgestellt. In einigen Ausführungsformen kann das Substrat 1402 im Wesentlichen das gleiche sein, wie oben in 1 und 2B beschrieben. In verschiedenen Beispielen kann das Substrat 1402 eine erste Zellenregion 1404 und eine zweite Zellenregion 1406 enthalten, die entlang einer Zellengrenze 1411 aneinander anliegen. Das Verfahren schreitet zu Block 1304 voran, wo eine Aussparung innerhalb des Substrats an einer Zellengrenze ausgebildet wird. Mit Bezug auf das Beispiel von 15 wird in einer Ausführungsform von Block 1304 eine Aussparung 1502 innerhalb des Substrats 1402 an der Zellengrenze 1411 ausgebildet. In einigen Ausführungsformen kann die Aussparung 1502 durch einen Fotolithografie- und Ätzprozess gebildet werden. In einigen Fällen definiert die Aussparung 1502 eine SiGe-Region, wie unten noch genauer besprochen wird. Das Verfahren schreitet zu Block 1306 voran, wo eine SiGe-Schicht innerhalb der Aussparung ausgebildet wird. Mit Bezug auf das Beispiel der 15-16 wird in einer Ausführungsform von Block 1306 eine SiGe-Schicht 1602 innerhalb der Aussparung 1502 an der Zellengrenze 1411 ausgebildet. In verschiedenen Ausführungsformen kann die SiGe-Schicht 1602 epitaxial innerhalb der Aussparung 1502 gezüchtet werden. In einigen Ausführungsformen kann die SiGe-Schicht 1602 aus Si(1-x)Gex gebildet werden, wie oben beschrieben. Das Verfahren schreitet zu Block 1308 voran, wo Rippen innerhalb des Substrats gebildet werden. Mit Bezug auf das Beispiel der 16 und 17 werden in einer Ausführungsform von Block 1308 aktive Rippen 1702 innerhalb des Substrats 1402 und innerhalb der ersten Zellenregion 1404 gebildet, aktive Rippen 1704 werden innerhalb des Substrats 1402 und innerhalb der zweiten Zellenregion 1406 gebildet, und eine Dummy-Rippe 1706 wird innerhalb der SiGe-Schicht 1602 entlang der Zellengrenze 1411 ausgebildet. In einigen Ausführungsformen können die aktiven Rippen 1702, 1704 und der Dummy-Rippe 1706 wie oben mit Bezug auf die 1 beschrieben gebildet werden. In einigen Fällen kann gegebenenfalls der Ätzprozess, der dafür verwendet wird, Aussparungen in der SiGe-Schicht 1602 zu bilden, um die SiGe-Dummy-Rippe 1706 zu bilden, bis zu einem Boden 1604 der Aussparung 1502 ätzen. Das Verfahren schreitet zu Block 1310 voran, wo eine STI-Region ausgebildet wird. Mit Bezug auf das Beispiel der 17 und 18 wird in einer Ausführungsform von Block 1310 eine STI-Region 1802 ausgebildet. In einigen Fällen enthält die STI-Region 1802 eine ausgesparte STI-Region. Außerdem kann in einigen Ausführungsformen die ausgesparte STI-Region 1802 im Wesentlichen die gleiche sein, wie oben in 1 und 2B beschrieben. Das Verfahren schreitet zu Block 1312 voran, wo ein Gate-Stapel ausgebildet wird. Mit Bezug auf das Beispiel der 18 und 19 wird in einer Ausführungsform von Block 1312 ein Gate-Stapel 1902 über den aktiven Rippen 1702, 1704 und über der SiGe-Dummy-Rippe 1706 ausgebildet. In einigen Ausführungsformen kann der Gate-Stapel 1902 dem Gate 216 oder der Gate-Struktur 108 ähneln, wie oben beschrieben. Außerdem kann der Gate-Stapel 1902 in einigen Fällen eine oder mehrere metallische und/oder dielektrische Schichten enthalten, die eine zweckmäßige Austrittsarbeit für den betreffenden Bauelement-Typ (zum Beispiel N-Typ oder P-Typ) bereitstellen. Somit kann vor Vorrichtung 1400 zwar aneinandergrenzende aktive Regionen (zum Beispiel die ersten und zweiten Zellenregionen 1404, 1406) des gleichen Typs (zum Beispiel N-Typ oder P-Typ) enthalten, doch wird aufgrund der erhöhten Schwellenspannung der SiGe-Schicht 1602 und der SiGe-Dummy-Rippe 1706 der Leckstrom an der Zellengrenze 1411 signifikant verringert. Oder anders ausgedrückt: Die SiGe-Schicht 1602 und die SiGe-Dummy-Rippe 1706 dienen dem Verbessern der Isolierung zwischen den benachbarten ersten und zweiten Zellenregionen 1404, 1406.
  • Die Halbleitervorrichtung 1400 kann eine weitere Verarbeitung durchlaufen, um verschiedene Strukturelemente und Regionen, die im Stand der Technik bekannt sind, zu bilden. Zum Beispiel können in einer anschließenden Verarbeitung ein Gate-Stapel, Seitenwandabstandshalter, Source/Drain-Regionen, verschiedene Kontakte, Durchkontaktierungen oder Leitungen und Mehrschicht-Interconnect-Strukturelemente (zum Beispiel Metallschichten und Zwischenschichtdielektrika) auf dem Substrat 1402 gebildet werden, die dafür konfiguriert sind, die verschiedenen Strukturelemente zu verbinden, um einen funktionalen Schaltkreis zu bilden, der eine oder mehrere FinFET-Bauelemente enthalten kann. Wir bleiben bei diesem Beispiel. Hier kann eine Mehrschicht-Zwischenverbindung vertikale Interconnect-Verbindungen, wie zum Beispiel Durchkontaktierungen oder Kontakte, und horizontale Interconnect-Verbindungen, wie zum Beispiel Metallleitungen, enthalten. Die verschiedenen Zwischenverbindungs-Strukturelemente können verschiedene leitfähige Materialien verwenden, einschließlich Kupfer, Wolfram und/oder Silicid. In einem Beispiel wird ein Damascene- und/oder Dual-Damascene-Prozess verwendet, um eine auf Kupfer basierende Mehrschicht-Zwischenverbindungsstruktur zu bilden. Darüber hinaus können weitere Prozessschritte vor, während und nach dem Verfahren 1300 implementiert werden, und einige oben beschriebene Prozessschritte können gemäß verschiedenen Ausführungsformen des Verfahrens 1300 ausgetauscht oder weggelassen werden.
  • Die verschiedenen Ausführungsformen, die im vorliegenden Text beschrieben sind, bieten mehrere Vorteile gegenüber dem Stand der Technik. Es versteht sich, dass nicht unbedingt alle Vorteile im vorliegenden Text besprochen wurden, dass kein bestimmter Vorteil für alle Ausführungsformen erforderlich ist, und dass andere Ausführungsformen andere Vorteile bieten können. Zum Beispiel enthalten im vorliegenden Text besprochene Ausführungsformen Verfahren und Strukturen zum Mindern von Leckstrom in Bauelementen, die eine durchgehende aktive Region enthalten. In verschiedenen Ausführungsformen wird die Isolierung zwischen benachbarten Zellen und somit die Isolierung zwischen aneinandergrenzenden aktiven Regionen durch Erhöhen einer Schwellenspannung an der Zellengrenze verbessert. In einigen Ausführungsformen wird die Schwellenspannung an der Zellengrenze durch Ändern einer Fotomasken-Logikoperation (LOP) erhöht, um einen Schwellenspannungstyp an der Zellengrenze umzukehren (zum Beispiel vom N-Typ zum P-Typ oder vom P-Typ zum N-Typ). In einigen Beispielen kann eine solche Schwellenspannungsumkehr oder -justierung im Allgemeinen durch eine Justierung des Austrittsarbeitsmetalls und/oder einer Gate-Dielektrikumschicht ausgeführt werden. Alternativ wird in einigen Fällen die Schwellenspannung an der Zellengrenze durch Ausführen einer Schwellenspannungsimplantierung (zum Beispiel einer Ionenimplantierung) an der Zellengrenze und in das Dummy-Gate, das an der Zellengrenze angeordnet ist, erhöht. Des Weiteren wird in einigen Ausführungsformen die Schwellenspannung an der Zellengrenze durch die Verwendung eines Silizium-Germanium (SiGe)-Kanals an der Zellengrenze erhöht. In einigen Fällen kann das SiGe innerhalb des Substrats an der Zellengrenze angeordnet werden, und/oder das SiGe kann Teil des Dummy-Gates sein, das an der Zellengrenze angeordnet ist. Darum stellen Ausführungsformen der vorliegenden Offenbarung eine verbesserte Isolierung und somit einen verringerten Leckstrom zwischen benachbarten Zellen, die aneinandergrenzende aktive Regionen aufweisen, bereit.
  • Somit beschrieb eine der Ausführungsformen der vorliegenden Offenbarung ein Verfahren, das das Bereitstellen eines Substrats umfasst, das eine erste aktive Region und eine zweite aktive Region, die an der ersten aktiven Region an einer Grenze anliegt, enthält. In einigen Beispielen wird eine erste Rippe innerhalb der ersten aktiven Region ausgebildet, eine zweite Rippe wird innerhalb der zweiten aktiven Region ausgebildet, und eine Dummy-Rippe wird an der Grenze ausgebildet. In einigen Ausführungsformen wird eine erste Gate-Schicht aus mehreren Gate-Schichten über der ersten Rippe, der zweiten Rippe und der Dummy-Rippe abgeschieden. Beispielsweise wird eine erste Photoresistschicht über der ersten Gate-Schicht abgeschieden, und eine erste Öffnung wird innerhalb der ersten Photoresistschicht unter Verwendung einer ersten Maske strukturiert. In verschiedenen Fällen legt die erste Öffnung einen Abschnitt der ersten Gate-Schicht über mindestens einer der ersten Rippe, der zweiten Rippe und der Dummy-Rippe frei. In einigen Ausführungsformen wird der freiliegende Abschnitt der ersten Gate-Schicht unter Verwendung eines Ätzprozesses entfernt, um eine strukturierte erste Gate-Schicht zu bilden.
  • In einer anderen der Ausführungsformen wird ein Verfahren besprochen, das das Bereitstellen eines Substrats umfasst, das eine erste aktive Region und eine zweite aktive Region, die an der ersten aktiven Region an einer Grenze anliegt, enthält. In einigen Ausführungsformen wird eine erste Rippe innerhalb der ersten aktiven Region ausgebildet, eine zweite Rippe wird innerhalb der zweiten aktiven Region ausgebildet, und eine Dummy-Rippe wird an der Grenze ausgebildet. In verschiedenen Beispielen wird eine Photoresistschicht abgeschieden und strukturiert, um die Dummy-Rippe freizulegen, während die erste Rippe und die zweite Rippe durch die strukturierte Photoresistschicht bedeckt bleiben. In einigen Fällen wird eine Schwellenspannungsimplantierung in der Dummy-Rippe ausgeführt, um eine ionenimplantierte Dummy-Rippe bereitzustellen. In einigen Ausführungsformen wird ein Gate-Stapel über der ersten Rippe, der zweiten Rippe und der ionenimplantierten Dummy-Rippe ausgebildet.
  • In einer weiteren der Ausführungsformen wird ein Verfahren besprochen, das das Bereitstellen eines Substrats umfasst, das eine erste Zellenregion und eine zweite Zellenregion, die an der erste Zellenregion an einer Zellengrenze anliegt, enthält. In einigen Ausführungsformen wird eine Aussparung innerhalb des Substrats an der Zellengrenze ausgebildet. In einigen Beispielen wird eine Silizium-Germanium (SiGe)-Schicht innerhalb der Aussparung an der Zellengrenze abgeschieden. In verschiedenen Fällen wird eine erste aktive Rippe innerhalb des Substrats und innerhalb der ersten Zellenregion ausgebildet, eine zweite aktive Rippe wird innerhalb des Substrats und innerhalb der zweiten Zellenregion ausgebildet, und eine Dummy-Rippe wird innerhalb der SiGe-Schicht entlang der Zellengrenze ausgebildet. In einigen Ausführungsformen wird ein Gate-Stapel über der ersten aktiven Rippe, der zweiten aktiven Rippe und der Dummy-Rippe ausgebildet.
  • Das oben Dargelegte umreißt Merkmale mehrerer Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (21)

  1. BEANSPRUCHT WIRD:
  2. Verfahren, das Folgendes umfasst: Bereitstellen eines Substrats, das eine erste aktive Region und eine zweite aktive Region, die an der ersten aktiven Region an einer Grenze anliegt, enthält; Bilden einer ersten Rippe innerhalb der ersten aktiven Region, einer zweiten Rippe innerhalb der zweiten aktiven Region, und einer Dummy-Rippe an der Grenze; Abscheiden einer ersten Gate-Schicht aus mehreren Gate-Schichten über der ersten Rippe, der zweiten Rippe und der Dummy-Rippe; Abscheiden einer ersten Photoresistschicht über der ersten Gate-Schicht und Strukturieren einer ersten Öffnung innerhalb der ersten Photoresistschicht unter Verwendung einer ersten Maske, wobei die erste Öffnung einen Abschnitt der ersten Gate-Schicht über mindestens einem der ersten Rippe, der zweiten Rippe und der Dummy-Rippe frei legt; und Entfernen des freiliegenden Abschnitts der ersten Gate-Schicht unter Verwendung eines Ätzprozesses, um eine strukturierte erste Gate-Schicht zu bilden.
  3. Verfahren nach Anspruch 1, das des Weiteren Folgendes umfasst: Abscheiden einer zweiten Gate-Schicht der mehreren Gate-Schichten über der strukturierten ersten Gate-Schicht und über der ersten Rippe, der zweiten Rippe und der Dummy-Rippe; Abscheiden einer zweiten Photoresistschicht über der zweiten Gate-Schicht und Strukturieren einer zweiten Öffnung innerhalb der zweiten Photoresistschicht unter Verwendung einer zweiten Maske, wobei die zweite freilegt einen Abschnitt der zweiten Gate-Schicht über mindestens einer der ersten Rippe, der zweiten Rippe und der Dummy-Rippe Öffnung; und Entfernen des freiliegenden Abschnitts der zweiten Gate-Schicht unter Verwendung des Ätzprozesses, um eine strukturierte zweite Gate-Schicht zu bilden.
  4. Verfahren nach Anspruch 2, das des Weiteren Folgendes umfasst: Abscheiden einer dritten Gate-Schicht der mehreren Gate-Schichten über der strukturierten zweiten Gate-Schicht und über der ersten Rippe, der zweiten Rippe und der Dummy-Rippe; Abscheiden einer dritten Photoresistschicht über der dritten Gate-Schicht und Strukturieren einer dritten Öffnung innerhalb der dritten Photoresistschicht unter Verwendung einer dritten Maske, wobei die dritte Öffnung einen Abschnitt der dritten Gate-Schicht über mindestens einer der ersten Rippe, der zweiten Rippe und der Dummy-Rippe freilegt; und Entfernen des freiliegenden Abschnitts der dritten Gate-Schicht unter Verwendung des Ätzprozesses, um eine strukturierte dritte Gate-Schicht zu bilden.
  5. Verfahren nach Anspruch 3, das des Weiteren Folgendes umfasst: Abscheiden einer vierten Gate-Schicht der mehreren Gate-Schichten über der strukturierten dritten Gate-Schicht und über der ersten Rippe, der zweiten Rippe und der Dummy-Rippe; Abscheiden einer vierten Photoresistschicht über der vierten Gate-Schicht und Strukturieren einer vierten Öffnung innerhalb der vierten Photoresistschicht unter Verwendung einer vierten Maske, wobei die vierte Öffnung einen Abschnitt der vierten Gate-Schicht über mindestens einer der ersten Rippe, der zweiten Rippe und der Dummy-Rippe freilegt; und Entfernen des freiliegenden Abschnitts der vierten Gate-Schicht unter Verwendung des Ätzprozesses, um eine strukturierte vierte Gate-Schicht zu bilden.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste aktive Region und die zweite aktive Region beide eine aktive Region vom N-Typ enthalten oder wobei die erste aktive Region und die zweite aktive Region beide eine aktive Region vom P-Typ enthalten.
  7. Verfahren nach Anspruch 5, wobei die erste aktive Region eine N-Typ-Standardschwellenspannungs (NSVT)-Region enthält und wobei die zweite aktive Region eine N-Typ-Niedrigschwellenspannungs (NLVT)-Region enthält.
  8. Verfahren nach Anspruch 5, wobei die erste aktive Region eine N-Typ-Standardschwellenspannungs (NSVT)-Region enthält und wobei die zweite aktive Region eine N-Typ-Ultraniedrigschwellenspannungs (NULVT)-Region enthält.
  9. Verfahren nach Anspruch 5, wobei die erste aktive Region eine N-Typ-Niedrigschwellenspannungs (NLVT)-Region enthält und wobei die zweite aktive Region eine N-Typ-Ultraniedrigschwellenspannungs (NULVT)-Region enthält.
  10. Verfahren nach Anspruch 5, wobei die erste aktive Region eine P-Typ-Standardschwellenspannungs (PSVT)-Region enthält und wobei die zweite aktive Region eine P-Typ-Niedrigschwellenspannungs (PLVT)-Region enthält.
  11. Verfahren nach Anspruch 5, wobei die erste aktive Region eine P-Typ-Standardschwellenspannungs (PSVT)-Region enthält und wobei die zweite aktive Region eine P-Typ-Ultraniedrigschwellenspannungs (PULVT)-Region enthält.
  12. Verfahren nach Anspruch 5, wobei die erste aktive Region eine P-Typ-Niedrigschwellenspannungs (PLVT)-Region enthält und wobei die zweite aktive Region eine P-Typ-Ultraniedrigschwellenspannungs (PULVT)-Region enthält.
  13. Verfahren nach einem der vorangehenden Ansprüche 4 bis 11, wobei die erste Maske, die zweite Maske, die dritte Maske und die vierte Maske einen Maskensatz bilden, der dafür konfiguriert ist, eine Zielschwellenspannung der Dummy-Rippe an der Grenze bereitzustellen.
  14. Verfahren, das Folgendes umfasst: Bereitstellen eines Substrats, das eine erste aktive Region und eine zweite aktive Region, die an der ersten aktiven Region an einer Grenze anliegt, enthält; Bilden einer ersten Rippe innerhalb der ersten aktiven Region, einer zweiten Rippe innerhalb der zweiten aktiven Region, und einer Dummy-Rippe an der Grenze; Abscheiden einer Photoresistschicht und Strukturieren der Photoresistschicht, um die Dummy-Rippe freizulegen, während die erste Rippe und die zweite Rippe durch die strukturierte Photoresistschicht bedeckt bleiben; Durchführen einer Schwellenspannungsimplantierung in der Dummy-Rippe, um eine ionenimplantierte Dummy-Rippe bereitzustellen; und Bilden eines Gate-Stapels über der ersten Rippe, der zweiten Rippe und der ionenimplantierten Dummy-Rippe.
  15. Verfahren nach Anspruch 13, wobei die erste aktive Region und die zweite aktive Region beide eine aktive Region vom N-Typ enthalten, oder wobei die erste aktive Region und die zweite aktive Region beide eine aktive Region vom P-Typ enthalten.
  16. Verfahren nach Anspruch 13 oder 14, wobei das Durchführen der Schwellenspannungsimplantierung das Implantieren eines Dotanden vom N-Typ enthält, der mindestens eines von Arsen, Phosphor und Antimon enthält.
  17. Verfahren nach Anspruch 13 oder 14, wobei das Durchführen der Schwellenspannungsimplantierung das Implantieren eines Dotanden vom P-Typ enthält, der mindestens eines von Bor, BF2, Aluminium, Gallium und Indium enthält.
  18. Verfahren, das Folgendes umfasst: Bereitstellen eines Substrats, das eine erste Zellenregion und eine zweite Zellenregion, die an der erste Zellenregion an einer Zellengrenze anliegt, enthält; Bilden einer Aussparung innerhalb des Substrats an der Zellengrenze; Abscheiden einer Silizium-Germanium (SiGe)-Schicht innerhalb der Aussparung an der Zellengrenze; Bilden einer ersten aktive Rippe innerhalb des Substrats und innerhalb der ersten Zellenregion, einer zweiten aktiven Rippe innerhalb des Substrats und innerhalb der zweiten Zellenregion, und einer Dummy-Rippe innerhalb der SiGe-Schicht entlang der Zellengrenze; und Bilden eines Gate-Stapels über der ersten aktiven Rippe, der zweiten aktiven Rippe und der Dummy-Rippe.
  19. Verfahren nach Anspruch 17, wobei die SiGe-Schicht etwa 30 % Ge (Si0,7Ge0,3) enthält.
  20. Verfahren nach Anspruch 17 oder 18, wobei die erste Zellenregion und die zweite Zellenregion beide eine Region vom N-Typ enthalten.
  21. Verfahren nach einem der vorangehenden Ansprüche 17 bis 19, wobei das Bilden der Dummy-Rippe innerhalb der SiGe-Schicht entlang der Zellengrenze dem Verbessern der Isolierung zwischen der ersten Zellenregion und der zweiten Zellenregion dient.
DE102017124081.0A 2017-08-31 2017-10-17 Leckstromreduzierungsverfahren und damit verbundene Strukturen Pending DE102017124081A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/692,769 2017-08-31
US15/692,769 US10276445B2 (en) 2017-08-31 2017-08-31 Leakage reduction methods and structures thereof

Publications (1)

Publication Number Publication Date
DE102017124081A1 true DE102017124081A1 (de) 2019-02-28

Family

ID=65320943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017124081.0A Pending DE102017124081A1 (de) 2017-08-31 2017-10-17 Leckstromreduzierungsverfahren und damit verbundene Strukturen

Country Status (5)

Country Link
US (4) US10276445B2 (de)
KR (1) KR102030716B1 (de)
CN (1) CN109427897B (de)
DE (1) DE102017124081A1 (de)
TW (1) TWI653710B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device
US10971522B2 (en) * 2018-08-21 2021-04-06 International Business Machines Corporation High mobility complementary metal-oxide-semiconductor (CMOS) devices with fins on insulator
US11030381B2 (en) * 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
US10867101B1 (en) 2020-02-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
CN113675088A (zh) * 2020-05-15 2021-11-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113675090A (zh) * 2020-05-15 2021-11-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11694958B2 (en) 2020-06-03 2023-07-04 International Business Machines Corporation Layout design for threshold voltage tuning
US11233139B2 (en) * 2020-06-26 2022-01-25 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20140001564A1 (en) * 2012-06-27 2014-01-02 Tae-Joong Song Semiconductor integrated circuit, method of designing the same, and method of fabricating the same
US20150171164A1 (en) * 2012-11-26 2015-06-18 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
US20160254261A1 (en) * 2015-02-26 2016-09-01 Qualcomm Incorporated Adjacent device isolation
US20170033101A1 (en) * 2015-07-29 2017-02-02 Samsung Electronics Co., Ltd. Integrated circuit and standard cell library
US20170053996A1 (en) * 2015-08-20 2017-02-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US7247887B2 (en) * 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US8003466B2 (en) * 2008-04-08 2011-08-23 Advanced Micro Devices, Inc. Method of forming multiple fins for a semiconductor device
US8184472B2 (en) * 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US9159627B2 (en) * 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9196540B2 (en) * 2012-02-07 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with novel edge fins
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9012287B2 (en) 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9209303B2 (en) * 2013-01-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9053283B2 (en) 2013-03-12 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in finFET standard cells using filters
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9991285B2 (en) * 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
KR102208063B1 (ko) * 2014-04-22 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9257505B2 (en) 2014-05-09 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and formation methods of finFET device
US9336348B2 (en) 2014-09-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming layout design
US9281379B1 (en) * 2014-11-19 2016-03-08 International Business Machines Corporation Gate-all-around fin device
CN106298916B (zh) * 2015-05-26 2020-06-30 联华电子股份有限公司 半导体元件及其制作方法
US9455331B1 (en) * 2015-07-10 2016-09-27 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US9653466B2 (en) 2015-08-04 2017-05-16 Qualcomm Incorporated FinFET device and method of making the same
US9496363B1 (en) * 2015-10-14 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
TWI678732B (zh) * 2016-03-22 2019-12-01 聯華電子股份有限公司 一種形成半導體鰭狀結構的方法
TWI699885B (zh) * 2016-03-22 2020-07-21 聯華電子股份有限公司 半導體結構與其製作方法
US10256328B2 (en) * 2016-05-18 2019-04-09 International Business Machines Corporation Dummy dielectric fins for finFETs with silicon and silicon germanium channels
US9685440B1 (en) 2016-06-29 2017-06-20 International Business Machines Corporation Forming fins utilizing alternating pattern of spacers
US9768072B1 (en) * 2016-06-30 2017-09-19 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with reduced dimensional variations
US9853131B1 (en) * 2016-07-12 2017-12-26 International Business Machines Corporation Fabrication of an isolated dummy fin between active vertical fins with tight fin pitch
US10355110B2 (en) * 2016-08-02 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US9799570B1 (en) * 2017-02-13 2017-10-24 International Business Machines Corporation Fabrication of vertical field effect transistors with uniform structural profiles
US11264380B2 (en) * 2018-08-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20140001564A1 (en) * 2012-06-27 2014-01-02 Tae-Joong Song Semiconductor integrated circuit, method of designing the same, and method of fabricating the same
US20150171164A1 (en) * 2012-11-26 2015-06-18 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
US20160254261A1 (en) * 2015-02-26 2016-09-01 Qualcomm Incorporated Adjacent device isolation
US20170033101A1 (en) * 2015-07-29 2017-02-02 Samsung Electronics Co., Ltd. Integrated circuit and standard cell library
US20170053996A1 (en) * 2015-08-20 2017-02-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices

Also Published As

Publication number Publication date
TW201913877A (zh) 2019-04-01
TWI653710B (zh) 2019-03-11
US20190259664A1 (en) 2019-08-22
US10832958B2 (en) 2020-11-10
US20230377982A1 (en) 2023-11-23
US11742244B2 (en) 2023-08-29
CN109427897A (zh) 2019-03-05
CN109427897B (zh) 2022-05-03
US10276445B2 (en) 2019-04-30
KR20190024514A (ko) 2019-03-08
KR102030716B1 (ko) 2019-10-11
US20190067116A1 (en) 2019-02-28
US20210082769A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102015113081B4 (de) Feldeffekttransistorstruktur mit mehreren Schwellenspannungen und Herstellungsverfahren dafür
DE102017124081A1 (de) Leckstromreduzierungsverfahren und damit verbundene Strukturen
DE102019126237B4 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102014222562B4 (de) Verfahren zum bilden von austauschgatestrukturen und von fins auf finfet-vorrichtungen und die resultierenden vorrichtungen
DE102013104523B4 (de) Verfahren zur Herstellung einer FinFET-Vorrichtung einschließlich eines Fußbereichs eines Grat-Elements sowie FinFET
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102008021182B4 (de) Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung
DE102017126416A1 (de) FET mit negativer Kapazität mit verbessertem Zuverlässigkeitsverhalten
DE102014109807A1 (de) Kanal-Streckungssteuerung für nichtplanare Verbindungshalbleitervorrichtungen
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102017117863B4 (de) Integrierte Schaltung mit einer Gatestruktur und Herstellungsverfahren
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102017100394A1 (de) FinFET-Struktur und entsprechende Verfahren
DE102018126132B4 (de) Ausführen eines Ausheilungsprozesses zum Verbessern der Finnenqualität eines FinFET-Halbleiters
DE102013105449A1 (de) Vertikale Tunnel-Feldeffekttransistorzelle und Herstellung derselben
DE102019121117A1 (de) Luftspacer für eine gatestruktur eines transistors
DE102017123047B4 (de) Herstellungsverfahren für FINFETs mit unterschiedlichen Finnenkanalhöhen
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102018124814A1 (de) Metall-Gate-Struktur und Verfahren zu ihrer Herstellung
DE102020106234A1 (de) Transistoren mit verschiedenen schwellenspannungen
DE102018102685A1 (de) Kontaktbildungsverfahren und zugehörige Struktur
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102019130454A1 (de) Gate-strukturen mit neutralen zonen zur minimierung von metallischen gate-grenzeffekten und verfahren zu deren herstellung
DE102018103989B4 (de) Finnendiodenstruktur und deren Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication