CN113675088A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113675088A
CN113675088A CN202010413814.3A CN202010413814A CN113675088A CN 113675088 A CN113675088 A CN 113675088A CN 202010413814 A CN202010413814 A CN 202010413814A CN 113675088 A CN113675088 A CN 113675088A
Authority
CN
China
Prior art keywords
layer
forming
strained
wafer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010413814.3A
Other languages
English (en)
Inventor
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010413814.3A priority Critical patent/CN113675088A/zh
Publication of CN113675088A publication Critical patent/CN113675088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底晶圆，所述衬底晶圆具有相对的第一面和第二面；对所述晶圆的第一面进行刻蚀，在所述晶圆内形成凹槽；在所述晶圆的第二面形成第二应变层，所述第二应变层用于使所述晶圆内具有第二应力；在所述凹槽内形成第一应变层，所述第一应变层用于使所述晶圆具有第一应力。从而，改善了半导体结构的应力。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。
背景技术
在半导体技术领域，随着集成电路的特征尺寸不断减小，以及对集成电路更高信号传递速度的要求，晶体管需要在尺寸逐渐减小的同时具有更高的驱动电流。
为了使半导体器件在尺寸逐渐减小的同时，具有更高的驱动电流，通常，采用鳍式场效应晶体管的结构。由于鳍式场效应晶体管为位于基底上的类似立体结构，它的特征尺寸更小，更能满足高集成度的要求。为了进一步满足更高的器件性能需求，提出了一种形成应变沟道的技术，通过采用应变材料增加器件沟道中的应力，从而提高了半导体器件的驱动电流，以提高半导体器件的性能。
然而，半导体结构的性能仍然有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，减少应力对晶圆造成的变形，提高半导体结构的性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底晶圆，所述衬底晶圆具有相对的第一面和第二面；对所述晶圆的第一面进行刻蚀，在所述晶圆内形成凹槽；在所述晶圆的第二面形成第二应变层，所述第二应变层用于使所述晶圆内具有第二应力；在所述凹槽内形成第一应变层，所述第一应变层用于使所述晶圆具有第一应力。
可选的，所述第一应变层与所述第二应变层的材料不同。
可选的，所述第二应变层的材料包括氮化硅。
可选的，所述第一应变层的材料包括：硅锗、锗、砷化镓或者Ⅲ-Ⅴ族元素构成的多元半导体材料。
可选的，所述第二应变层的厚度范围为100埃至1000埃。
可选的，形成所述第二应变层的方法包括：在形成所述第一应变层前，采用炉管工艺在所述晶圆的第一面和第二面形成第二应变材料层；刻蚀所述第一面的第二应变材料层，直至去除所述第一面的第二应变材料层。
可选的，所述炉管工艺的参数包括：温度范围为400摄氏度至1200摄氏度。
可选的，刻蚀所述第一面的第二应变材料层的工艺包括：等离子体刻蚀工艺或者气体湿法刻蚀工艺。
可选的，在刻蚀所述第二应变材料层的刻蚀工艺中，对所述第二应变材料层的材料以及所述晶圆的材料的刻蚀选择比大于5:1。
可选的，还包括：在形成所述第二应变材料层前，在所述第一面形成第一氧化层。
可选的，刻蚀所述第一面的第二应变材料层的工艺，对所述第二应变材料层的材料以及所述第一氧化层的材料的刻蚀选择比大于5:1。
可选的，还包括：在形成所述第二应变层后，去除所述第一氧化层。
可选的，去除所述第一氧化层的工艺包括干法刻蚀工艺或湿法刻蚀工艺，并且，在去除所述第一氧化层的工艺中，对所述第一氧化层的材料以及晶圆的材料的刻蚀选择比大于3:1，且对所述第一氧化层的材料以及第二应变层的材料的刻蚀选择比大于3:1。
可选的，形成所述第一氧化层的工艺包括沉积工艺或氧化工艺。
可选的，形成所述第一氧化层的工艺为炉管工艺。
可选的，所述第一氧化层的厚度范围为30埃至200埃。
可选的，形成所述第二应变层的方法包括：采用沉积工艺，直接在所述晶圆的第二面形成所述第二应变层。
可选的，形成所述凹槽的方法包括：在形成所述第二应变层之前，在所述第一面形成凹槽掩膜层，所述凹槽掩膜层暴露出部分第一面；以所述凹槽掩膜层为掩膜，刻蚀所述晶圆，直至在所述晶圆内形成所述凹槽。
可选的，形成所述第一应变层的方法包括：在所述凹槽内以及第一面形成第一应变材料层；平坦化所述第一应变材料层，直至暴露出所述第一面。
可选的，形成所述第一应变材料层的工艺包括外延生长工艺。
可选的，还包括：在形成所述第二应变层前，在所述第二面形成第二氧化层。
可选的，所述第二氧化层的厚度范围为30埃至200埃。
可选的，形成所述第二氧化层的工艺包括沉积工艺或者氧化工艺。
可选的，形成所述第二氧化层的工艺为炉管工艺。
可选的，所述晶圆包括第一区和第二区，所述第一应变层位于所述第二区；所述半导体结构的形成方法还包括：在形成所述第一应变层和第二应变层后，对所述第一面的晶圆以及第一应变层进行刻蚀，以在所述第一区形成若干相互分立的第一鳍部结构，并且，在所述第二区形成若干相互分立的第二鳍部结构。
可选的，还包括：在形成所述第一鳍部结构和所述第二鳍部结构后，去除所述第二应变层。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，所述晶圆和第一应变层用于后续为形成半导体器件提供材料。由于形成了第二应变层，所述第二应变层对所述晶圆具有第二应力，所述第二应力能够抵消所述第一应变层第一应力，因此，通过第二应力对第一应力的抵消，使得第一应力和第二应力之间更为平衡、晶圆内整体所受到的应力也较为均匀，从而，能够减少第一应力对晶圆的影响，使得后续形成半导体器件之前，减少了晶圆的弯曲变形。由于减少了晶圆的弯曲变形，因此，在后续形成所述半导体器件的过程中，一方面，提高了晶圆以及第一应变层的平整度，从而，在曝光显影时，能够提高用于形成所述半导体器件的光阻层的图形精度，使得提高半导体器件的性能得到提高；另一方面，刻蚀晶圆以及第一应变层时，减少了应力的释放，从而，能够减少小尺寸结构的弯曲，并能够减少对小尺寸结构的破坏，从而，减少了半导体结构的缺陷，使得半导体器件的性能得到提高。综上，提高了半导体结构的性能。
进一步，由于第一应变层与第二应变层的材料不同，因此，能够减少第二应变层受到的来自第一应变层的影响，从而，一方面，形成第二应变层的工艺步骤或者方式较为灵活，另一方面，第二应变层的应力大小的调整方法和范围也能够较为灵活。综上，第二应变层能够针对第一应力更为灵活的进行调整，以提高第一应力和第二应力之间的平衡，从而，提高了半导体结构的性能。
进一步，由于采用炉管工艺形成第二应变材料层，炉管工艺对第二应变材料层的应力调整范围能够更大，因此，相应的，由第二应变材料层所形成的第二应变层能够具有更大的调整范围，从而，第二应力能够更好的针对第一应力进行调整，以抵消第一应力，进一步减少晶圆的弯曲变形。不仅如此，由于在形成第一应变层前，采用炉管工艺形成第二应变材料层，因此，一方面，减少了去除第二应变材料层过程中，去除第二应变材料层的工艺对第一应变层的影响，以及第一应变层对去除第二应变材料层的工艺的影响，使得去除第二应变材料层的工艺更为简单和精准，另一方面，能够减少形成第一应变层的工艺对第二面的影响，提高第二应变层的质量，以更好的对第一应力进行平衡。从而，提高了半导体结构的性能。
进一步，由于在形成第二应变材料层前，在第一面形成第一氧化层，因此，第一氧化层能够作为刻蚀第一面的第二应变材料层时的刻蚀停止层，以增加所述刻蚀工艺的精度，减少所述刻蚀工艺对晶圆表面的损伤，从而提高了半导体结构的性能。
进一步，由于在形成第二应变层前，在第二面形成第二氧化层，因此，第二氧化层能够作为第二应变层和晶圆之间的粘合层，增加第二应变层与晶圆之间的粘合性，从而，提高了半导体结构的性能。
进一步，由于在形成所述凹槽后，形成所述第二应变层，因此，减少了第二应力对形成凹槽前的晶圆的弯曲变形，使得用于形成凹槽的光阻图形的精度得到提高，从而，提高了半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成过程各步骤的结构示意图；
图4至图9是本发明实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
如背景技术所述，半导体结构的性能仍然有待提高。现结合具体的实施例进行分析说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图3是一种半导体结构的形成过程各步骤的结构示意图。
请参考图1，提供晶圆10；在所述晶圆10内形成凹槽20。
请参考图2，在所述晶圆10表面以及凹槽20内形成应变材料层30，应变材料层30用于为后续形成初始应变层提供材料。
请参考图3，平坦化所述应变材料层30，直至暴露出晶圆10表面，以形成初始应变层31。
所述初始应变层31用于为后续形成半导体器件提供材料，例如为形成鳍部结构或纳米片(GAA)的沟道提供材料，从而，提高了驱动电流，以提高半导体结构的性能。
然而，在上述方法中，由于在部分晶圆10内形成了初始应变层31，使得整个晶圆10受到的应力大小分布不均匀，导致晶圆10发生弯曲变形。由于晶圆10发生了弯曲变形，因此，后续形成所述半导体器件时，一方面，会导致曝光显影过程中，形成的光阻层的图形精度差(包括套刻精度及图形尺寸)，另一方面，刻蚀晶圆10和初始应变层31的过程中，应力被释放，导致小尺寸的结构容易弯曲变形或者被破坏，例如鳍部结构容易弯曲变形，而同时包括部分初始应变层31与部分晶圆10的鳍部结构，初始应变层31的部分和晶圆10的部分之间还可能被撕裂。综上，导致半导体结构的性能较差，仍然有待提高
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，通过在晶圆的第二面形成第二应变层，所述第二应变层对所述晶圆具有第二应力；在形成所述第二应变层后，形成第一应变层，所述第一应变层对所述晶圆具有第一应力，并且所述第二应力用于抵消所述第一应力，从而，减小了晶圆的弯曲变形，提高了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图4，提供晶圆100，所述晶圆100具有相对的第一面101和第二面102；对所述晶圆100的第一面101进行刻蚀，在所述晶圆100内形成凹槽110。
所述第一面101作为晶圆100的功能面，以用于形成半导体器件；所述第二面102作为晶圆100的晶背。
所述晶圆100的材料为半导体材料。
在本实施例中，所述晶圆100的材料为单晶硅。
在其他实施例中，所述晶圆的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述晶圆100包括第一区I和第二区II。
在本实施例中，所述凹槽110位于所述第一区I内。
在本实施例中，形成所述凹槽110的方法包括：在所述第一面101形成凹槽掩膜层111，所述凹槽掩膜层111暴露出部分第一区I的第一面101；以所述凹槽掩膜层111为掩膜，刻蚀所述晶圆100，直至在所述晶圆100内形成所述凹槽110。
所述凹槽110用于为后续形成第一应变层提供空间。
在本实施例中，所述凹槽掩膜层111包括凹槽掩膜光阻层(未图示)以及第一面101与凹槽掩膜光阻层之间的凹槽掩膜抗反射层(未图示)。
在本实施例中，在形成所述凹槽110后，去除所述凹槽掩膜层111。
在本实施例中，后续在所述晶圆100的第二面102形成第二应变层，所述第二应变层用于使所述晶圆100内具有第二应力，具体形成所述第二应变层的过程请参考图5至图6。
请参考图5，在形成所述凹槽110后，在后续形成第一应变层前，采用炉管工艺在所述晶圆100的第一面101和第二面102形成第二应变材料层120。
所述第二应变材料层120用于为后续形成第二应变层提供材料。
在本实施例中，所述第二应变材料层120的材料包括氮化硅。相应的，第二应变层的材料包括氮化硅。
所述第二应变层用于使所述晶圆100内具有第二应力，后续形成的第一应变层用于使所述晶圆100内具有第一应力，并且所述第二应力能够减小或抵消所述第一应力。
由于采用炉管工艺形成第二应变材料层120，炉管工艺对第二应变材料层120的应力调整范围能够更大，因此，相应的，由第二应变材料层120所形成的第二应变层能够具有更大的调整范围，从而，第二应力能够更好的针对第一应力进行调整，以抵消第一应力，以更好的减少晶圆100的弯曲变形。不仅如此，由于在后续形成第一应变层前，采用炉管工艺形成第二应变材料层120，因此，一方面，减少了去除第二应变材料层120过程中，去除第二应变材料层120的工艺对第一应变层的影响，以及第一应变层对去除第二应变材料层120的工艺的影响，使得去除第二应变层的工艺更为简单和精准，另一方面，能够减少形成第一应变层的工艺对第二面102的影响，提高第二应变层的质量，以更好的对第一应力进行平衡。从而，提高了半导体结构的性能。
在本实施例中，所述炉管工艺的参数包括：温度范围为400摄氏度至1200摄氏度。
通过调整所述炉管工艺的温度，能够调整所述第二应变材料层120的材料的性能，即，通过调整所述炉管工艺的温度，能够调整通过所述第二应力的大小，并且，所述温度越高，所述第二应力越大。
所述温度过低，则产生的第二应力较小，无法很好的减小或抵消第一应力，所述温度过高，则产生的第二应力过大，从而第一应力和第二应力无法平衡，导致晶圆100由于过大的第二应力的作用而弯曲变形，不利于提高半导体结构的性能。因此，选择合适的温度范围，即温度范围为400摄氏度至1200摄氏度的情况下，一方面，能够为减小或抵消第一应力而提供合适的第二应力，另一方面，避免了由于第二应力过大而引起的晶圆的弯曲变形。
在本实施例中，在形成所述第二应变材料层120前，在所述第一面101形成第一氧化层131，并且，在所述第二面102形成第二氧化层132。
由于在形成第二应变材料层120前，在第一面101形成第一氧化层131，因此，第一氧化层131能够作为后续刻蚀第一面101的第二应变材料层120时的刻蚀停止层，以增加所述刻蚀工艺的精度，减少所述刻蚀工艺对晶圆100表面、尤其是用于形成半导体器件的第一面101的损伤，从而提高了半导体结构的性能。
由于在后续形成第二应变层前，在第二面102形成第二氧化层132，因此，一方面，第二氧化层132能够作为第二应变层和晶圆100之间的粘合层，增加第二应变层与晶圆100之间的粘合性，从而，提高了半导体结构的性能；另一方面，在后续去除第二应变层的过程中，能够作为后续刻蚀第二应变层的刻蚀停止层，以增加所述刻蚀工艺的精度，减少所述刻蚀工艺对晶圆100表面的损伤。
形成所述第一氧化层131和第二氧化层132的工艺包括沉积工艺或者氧化工艺。
在本实施例中，同时形成所述第一氧化层131和第二氧化层132，并且形成所述第一氧化层131和第二氧化层132的工艺为炉管工艺。由于同时形成所述第一氧化层131和第二氧化层132，因此，减少了形成第一氧化层131和第二氧化层132的步骤，从而，减少了形成半导体结构的时间。
在其他实施例中，在形成所述第二应变材料层之前，分别单独形成第一氧化层和第二氧化层。需要说明的是，第一氧化层和第二氧化层之间的形成先后顺序，不影响所述第一氧化层的效果和所述第二氧化层的效果。
在本实施例中，所述第一氧化层131的厚度范围为30埃至200埃。
所述第一氧化层131的厚度过小，则后续去除第一面101的第二应变层的过程中，第一氧化层131容易被刻穿，不利于很好的起到刻蚀停止层的作用，导致去除第二应变层的工艺对晶圆100表面造成损伤。所述第一氧化层131的厚度过大，则需要更多时间和材料形成第一氧化层131，不利于节省形成半导体结构的成本和时间。因此，选择合适的的第一氧化层131的厚度，即所述第一氧化层131的厚度范围为30埃至200埃时，能够在使所述第一氧化层131在较好的起到刻蚀停止层的作用的同时，有效节约形成半导体结构的成本和时间。
在本实施例中，所述第二氧化层132的厚度范围为30埃至200埃。
所述第二氧化层132的厚度过小，则增加的粘合性不够，不利于第二应变层和晶圆100之间的粘合。所述第二氧化层132的厚度过大，则需要更多时间和材料形成第二氧化层132，不利于节省形成半导体结构的成本和时间。因此，选择合适的的第二氧化层132的厚度，即所述第二氧化层132的厚度范围为30埃至200埃时，能够在更好的增加第二应变层和晶圆100之间的粘合性的同时，有效节约形成半导体结构的成本和时间。
在其他实施例中，不形成所述第一氧化层和第二氧化层中的一者或全部。
请参考图6，刻蚀所述第一面101的第二应变材料层120，直至去除所述第一面101的第二应变材料层120，以在所述晶圆100的第二面102形成第二应变层121，所述第二应变层121用于使所述晶圆100内具有第二应力。
由于在形成所述凹槽110后，形成所述第二应变层121，因此，减少了由于第二应力而对形成凹槽110前的晶圆100引起的弯曲变形，使得用于形成凹槽110的光阻图形(即凹槽掩膜光阻层)的套刻精度、以及图形尺寸精度等图形精度得到提高，从而，提高了所述凹槽110的图形精度，使得半导体结构的性能得到了提高。
在其他实施例中，在形成所述凹槽之前形成第二应变层。
在本实施例中，刻蚀所述第一面101的第二应变材料层120的工艺包括：等离子体刻蚀工艺或者气体湿法刻蚀工艺。
从而，通过所述等离子体刻蚀工艺或者气体湿法刻蚀工艺能够实现对所述第二应变材料层120的单面刻蚀以及去除。
在本实施例中，刻蚀所述第一面101的第二应变材料层120的工艺，对所述第二应变材料层120的材料以及所述第一氧化层131的材料的刻蚀选择比大于5:1。
在其他实施例中，由于不形成第一氧化层，在刻蚀所述第二应变材料层的刻蚀工艺中，对所述第二应变材料层的材料以及所述晶圆的材料的刻蚀选择比大于5:1。
在本实施例中，所述第二应变层121的厚度范围为100埃至1000埃。
通过调整所述第二应变层121的厚度，能够调整第二应力大小，所述第二应变层121越厚，所述第二应力越大。
所述厚度过小，则产生的第二应力较小，无法很好的减小或抵消第一应力，所述厚度过大，一方面，产生的第二应力过大，从而第一应力和第二应力无法平衡，导致晶圆100由于过大的第二应力的作用而弯曲变形，不利于提高半导体结构的性能，另一方面，需要更长的时间和材料形成第二应力材料层120，导致形成半导体结构的时间和成本上升。因此，选择合适的厚度范围，即厚度范围为100埃至1000埃的情况下，一方面，能够为减小或抵消第一应力而提供合适的第二应力，另一方面，不仅避免了由于第二应力过大而引起的晶圆的弯曲变形，还能够有效节约形成半导体结构的时间和成本。
在其他实施例中，不采用炉管工艺在所述第一面和第二面形成第二应变材料层，而是采用沉积工艺，直接在所述晶圆的第二面形成第二应变层。从而，减少了形成第二应变层的工艺步骤，以节约形成半导体结构的时间。不仅如此，由于直接在第二面形成第二应变层，因此，减少了形成第一氧化层的时间和成本。
在本实施例中，在形成所述第二应变层121后，去除所述第一氧化层131。
在本实施例中，去除所述第一氧化层131的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在去除所述第一氧化层131的工艺中，对所述第一氧化层131的材料以及晶圆100的材料的刻蚀选择比大于3:1，且对所述第一氧化层131的材料以及第二应变层121的材料的刻蚀选择比大于3:1。从而，通过较大的刻蚀选择比，减少了所述刻蚀工艺对所述晶圆100表面以及所述第二应变层121的损伤。
后续，在所述凹槽110内形成第一应变层，所述第一应变层用于使所述晶圆100具有第一应力，并且所述第二应力用于减小或抵消所述第一应力，具体形成所述第一应变层的过程请参考图7至图8。
在本实施例中，可以通过预测第一应力的大小和方向的方式，控制形成第二应变层121的工艺参数，以调整所述第二应力的大小和方向，从而，使所述第二应力能与所述第一应力平衡。
预测第一应力的大小和方向的方式例如可以是：提供测试晶圆；在所述测试晶圆内形成第一应变层；形成所述第一应变层后，检测所述测试晶圆的弯曲方向以及曲率；根据所述弯曲方向以及曲率获取所述第一应变层对所述测试晶圆的形成的第一应力的方向和大小。从而，根据所述第一应变层对所述测试晶圆形成的第一应力的方向和大小，控制形成第二应变层121的工艺参数，以调整第二应力的大小和方向。
请参考图7，在形成所述第二应变层121后，在所述凹槽110内以及第一面101形成第一应变材料层140。
所述第一应变材料层140为后续形成第一应变层提供材料。
在本实施例中，所述第一应变材料层140的材料和所述第二应变层121的材料不同。
所述第一应变材料层140的材料包括硅锗、锗、砷化镓或者Ⅲ-Ⅴ族元素构成的多元半导体材料。相应的，所述第一应变层的材料包括硅锗、锗、砷化镓或者Ⅲ-Ⅴ族元素构成的多元半导体材料。
在本实施例中，所述第一应变层的材料为硅锗。
在本实施例中，形成所述第一应变材料层140的工艺包括外延生长工艺。
在本实施例中，由于所述晶圆100的材料为单晶硅，所述第二应变层121的材料包括氮化硅，因此，通过所述外延生长工艺，能够实现所述第一应变材料层140的单面生长，即，使所述第一应变材料层140只形成于所述晶圆100的第一面101。
请参考图8，平坦化所述第一应变材料层140，直至暴露出所述第一面101，以在所述凹槽110内形成第一应变层141，所述第一应变层141用于使所述晶圆100具有第一应力，并且所述第二应力用于减小或抵消所述第一应力。
所述晶圆100和第一应变层141用于后续为形成半导体器件提供材料。由于形成了第二应变层121，所述第二应变层121对所述晶圆100具有第二应力，并且所述第二应力用于抵消所述第一应变层第一应力，因此，通过第二应力对第一应力的抵消，使得第一应力和第二应力之间更为平衡，晶圆100内整体所受到的应力也较为均匀，从而，能够减少第一应力对晶圆100的影响，使得后续形成半导体器件之前，能够减少晶圆100的弯曲变形。
由于在后续形成半导体器件之前，减少了晶圆100的弯曲变形，因此，在后续形成所述半导体器件的过程中，一方面，提高了晶圆100以及第一应变层141的平整度，从而，在曝光显影时，能够提高用于形成所述半导体器件的光阻层的图形精度，使得提高半导体器件的性能得到提高；另一方面，刻蚀晶圆100以及第一应变层141时，减少了应力的释放，从而，能够减少小尺寸结构的弯曲，并能够减少对小尺寸结构的破坏，以减少半导体结构的缺陷，使得半导体器件的性能得到提高。综上，提高了半导体结构的性能。
在本实施例中，由于了所述凹槽110位于所述第一区I内，因此，所述第一应变层141位于所述第一区I内。
在本实施例中，由于所述第一应变材料层140的材料和所述第二应变材料层120的材料不同。相应的，第一应变层141的材料和第二应变层121的材料不同。
由于第一应变层141与第二应变层121的材料不同，因此，能够减少第二应变层121受到的来自第一应变层141的影响。从而，一方面，形成第二应变层121的工艺步骤或者方式较为灵活，另一方面，第二应变层121的应力大小的调整方法和范围也能够较为灵活。综上，第二应变层121能够针对第一应力更为灵活的进行调整，以提高第一应力和第二应力之间的平衡，从而，提高了半导体结构的性能。
在本实施例中，平坦化所述第一应变材料层140的工艺包括化学机械平坦化工艺。
请参考图9，在形成所述第一应变层141和第二应变层121后，对所述第一面101的晶圆100以及第一应变层141进行刻蚀，以在所述第一区I形成若干相互分立的第一鳍部结构310，并且，在所述第二区II形成若干相互分立的第二鳍部结构320。
在本实施例中，所述第一鳍部结构310包括第一鳍结构311，以及位于所述第一鳍结构311表面的第一应变结构312。
所述第一应变结构312由所述第一应变层141提供材料。
所述第一鳍结构311由所述第一区I的晶圆100提供材料。
在本实施例中，形成所述第一鳍部结构310和第二鳍部结构320的方法包括：在所述第一面101以及第一应变层141表面，形成若干相互分立的第一掩膜结构(未图示)；以所述第一掩膜结构为掩膜，对所述第一面101的晶圆100以及第一应变层141进行刻蚀，直至形成所述第一鳍部结构310和第二鳍部结构320。
在本实施例中，形成所述第一掩膜结构的工艺包括自对准多重图案成形工艺。
在其他实施例中，形成所述第一掩膜结构的方法包括：在所述第一面和第一应变层表面形成第一掩膜结构材料层；在所述第一掩膜结构材料层表面形成第一掩膜结构光阻层，所述第一掩膜光阻层暴露出部分所述第一掩膜结构材料层；以所述第一掩膜结构光阻层为掩膜，刻蚀所述第一掩膜结构材料层，直至暴露出所第一应变层表面和第一面。
在本实施例中，在形成所述第一鳍部结构310和第二鳍部结构320后，去除所述第一掩膜结构。
在本实施例中，在形成所述第一鳍部结构310和第二鳍部结构320后，在所述第一面101、所述第一鳍部结构310以及第二鳍部结构320表面形成介质层330。
在本实施例中，在形成所述第一鳍部结构310和第二鳍部结构320后，去除所述第二应变层121。去除所述第二应变层121的工艺包括平坦化工艺、干法刻蚀工艺或者湿法刻蚀工艺。
在本实施例中，在形成所述第一鳍部结构310和第二鳍部结构320后，在去除所述第二氧化层132。
在其他实施例中，在形成所述第一应变层后，后续不限于形成第一鳍部结构和第二鳍部结构，即，后续不限于形成鳍部结构，也可以是其他的半导体器件的结构，例如是垂直纳米线结构或纳米片结构等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底晶圆，所述衬底晶圆具有相对的第一面和第二面；
对所述晶圆的第一面进行刻蚀，在所述晶圆内形成凹槽；
在所述晶圆的第二面形成第二应变层，所述第二应变层用于使所述晶圆内具有第二应力；
在所述凹槽内形成第一应变层，所述第一应变层用于使所述晶圆具有第一应力。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一应变层与所述第二应变层的材料不同。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二应变层的材料包括氮化硅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一应变层的材料包括：硅锗、锗、砷化镓或者Ⅲ-Ⅴ族元素构成的多元半导体材料。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二应变层的厚度范围为100埃至1000埃。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二应变层的方法包括：在形成所述第一应变层前，采用炉管工艺在所述晶圆的第一面和第二面形成第二应变材料层；刻蚀所述第一面的第二应变材料层，直至去除所述第一面的第二应变材料层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述炉管工艺的参数包括：温度范围为400摄氏度至1200摄氏度。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，刻蚀所述第一面的第二应变材料层的工艺包括：等离子体刻蚀工艺或者气体湿法刻蚀工艺。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，在刻蚀所述第二应变材料层的刻蚀工艺中，对所述第二应变材料层的材料以及所述晶圆的材料的刻蚀选择比大于5:1。
10.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第二应变材料层前，在所述第一面形成第一氧化层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，刻蚀所述第一面的第二应变材料层的工艺，对所述第二应变材料层的材料以及所述第一氧化层的材料的刻蚀选择比大于5:1。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第二应变层后，去除所述第一氧化层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述第一氧化层的工艺包括干法刻蚀工艺或湿法刻蚀工艺，并且，在去除所述第一氧化层的工艺中，对所述第一氧化层的材料以及晶圆的材料的刻蚀选择比大于3:1，且对所述第一氧化层的材料以及第二应变层的材料的刻蚀选择比大于3:1。
14.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第一氧化层的工艺包括沉积工艺或氧化工艺。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，形成所述第一氧化层的工艺为炉管工艺。
16.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一氧化层的厚度范围为30埃至200埃。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二应变层的方法包括：采用沉积工艺，直接在所述晶圆的第二面形成所述第二应变层。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述凹槽的方法包括：在形成所述第二应变层之前，在所述第一面形成凹槽掩膜层，所述凹槽掩膜层暴露出部分第一面；以所述凹槽掩膜层为掩膜，刻蚀所述晶圆，直至在所述晶圆内形成所述凹槽。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一应变层的方法包括：在所述凹槽内以及第一面形成第一应变材料层；平坦化所述第一应变材料层，直至暴露出所述第一面。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，形成所述第一应变材料层的工艺包括外延生长工艺。
21.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第二应变层前，在所述第二面形成第二氧化层。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，所述第二氧化层的厚度范围为30埃至200埃。
23.如权利要求21所述的半导体结构的形成方法，其特征在于，形成所述第二氧化层的工艺包括沉积工艺或者氧化工艺。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，形成所述第二氧化层的工艺为炉管工艺。
25.如权利要求1所述的半导体结构的形成方法，其特征在于，所述晶圆包括第一区和第二区，所述第一应变层位于所述第二区；所述半导体结构的形成方法还包括：在形成所述第一应变层和第二应变层后，对所述第一面的晶圆以及第一应变层进行刻蚀，以在所述第一区形成若干相互分立的第一鳍部结构，并且，在所述第二区形成若干相互分立的第二鳍部结构。
26.如权利要求25所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一鳍部结构和所述第二鳍部结构后，去除所述第二应变层。
CN202010413814.3A 2020-05-15 2020-05-15 半导体结构的形成方法 Pending CN113675088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010413814.3A CN113675088A (zh) 2020-05-15 2020-05-15 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010413814.3A CN113675088A (zh) 2020-05-15 2020-05-15 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113675088A true CN113675088A (zh) 2021-11-19

Family

ID=78537731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010413814.3A Pending CN113675088A (zh) 2020-05-15 2020-05-15 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113675088A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367153A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US20150097270A1 (en) * 2013-10-07 2015-04-09 International Business Machines Corporation Finfet with relaxed silicon-germanium fins
CN105826203A (zh) * 2015-01-28 2016-08-03 国际商业机器公司 形成FinFET晶体管器件的方法和FinFET晶体管器件
CN107634008A (zh) * 2017-07-07 2018-01-26 成都迈斯派尔半导体有限公司 一种高压功率器件的终端结构的制作方法
CN109427897A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 用于制造半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367153A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US20150097270A1 (en) * 2013-10-07 2015-04-09 International Business Machines Corporation Finfet with relaxed silicon-germanium fins
CN105826203A (zh) * 2015-01-28 2016-08-03 国际商业机器公司 形成FinFET晶体管器件的方法和FinFET晶体管器件
CN107634008A (zh) * 2017-07-07 2018-01-26 成都迈斯派尔半导体有限公司 一种高压功率器件的终端结构的制作方法
CN109427897A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 用于制造半导体器件的方法

Similar Documents

Publication Publication Date Title
KR101988707B1 (ko) 트랜치-구속 에피택셜 성장 디바이스 층(들)
US20110012224A1 (en) Semiconductor device and method of producing the same
US8497198B2 (en) Semiconductor process
EP2041781A1 (en) Subresolution silicon features and methods for forming the same
US7556992B2 (en) Method for forming vertical structures in a semiconductor device
US12002856B2 (en) Vertical field effect transistor with crosslink fin arrangement
CN113675088A (zh) 半导体结构的形成方法
US10748900B2 (en) Fin-based III-V/SI or GE CMOS SAGE integration
US10096697B2 (en) III-V FIN generation by lateral growth on silicon sidewall
US20190386113A1 (en) Nanosheet fet device with epitaxial nucleation
US6979651B1 (en) Method for forming alignment features and back-side contacts with fewer lithography and etch steps
US20090104776A1 (en) Methods for forming nested and isolated lines in semiconductor devices
CN112309977B (zh) 半导体结构及其形成方法
TWI518792B (zh) 半導體製程
CN111986983A (zh) 半导体结构及其形成方法
US10147636B2 (en) Methods for fabricating trench isolation structure
CN113496874B (zh) 半导体结构及半导体结构的形成方法
US9337104B1 (en) Method for chemical mechanical polishing of high-K metal gate structures
US6395619B2 (en) Process for fabricating a semiconductor device
US7071085B1 (en) Predefined critical spaces in IC patterning to reduce line end pull back
US6833295B2 (en) Method of manufacturing a semiconductor device
CN114156233A (zh) 半导体结构及其形成方法
CN113675090A (zh) 半导体结构的形成方法
CN117080168A (zh) 半导体结构的形成方法
CN114496981A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination