JP5270094B2 - 細型化されたボディを有する、狭いボディのダマシン・トライゲートＦｉｎＦＥＴ - Google Patents
細型化されたボディを有する、狭いボディのダマシン・トライゲートＦｉｎＦＥＴ Download PDFInfo
- Publication number
- JP5270094B2 JP5270094B2 JP2006549311A JP2006549311A JP5270094B2 JP 5270094 B2 JP5270094 B2 JP 5270094B2 JP 2006549311 A JP2006549311 A JP 2006549311A JP 2006549311 A JP2006549311 A JP 2006549311A JP 5270094 B2 JP5270094 B2 JP 5270094B2
- Authority
- JP
- Japan
- Prior art keywords
- fin
- gate
- forming
- layer
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- 229910004541 SiN Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、トランジスタ、より詳しくは、電界効果トランジスタ（ＦｉｎＦＥＴ）に関する。
超々大規模集積回路の半導体デバイスに関する密度の高さ、性能の高さに対する拡大する要求は、１００ナノメータ（nm）未満のゲート長のような構造的要素、高い信頼性、および製造処理能力の増加を要求する。構造的要素を１００ｎｍ未満に減少させることは、従来の方法の限界に挑むこととなる。
例えば、従来のプレーナ型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート長を１００ｎｍ未満にスケーリングした場合、ソースおよびドレイン間の過度の漏れ電流のような短チャネル効果に関連する問題を克服することがますます困難になる。さらに、移動度低下および多くのプロセス問題によって、さらに小さなデバイス構造を含めるように従来のＭＯＳＦＥＴをスケーリングすることが困難になる。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
ダブルゲートＭＯＳＦＥＴは、既存のプレーナ型のＭＯＳＦＥＴに代わる候補となっている新規なデバイスである。
このダブルゲートＭＯＳＦＥＴでは、短チャネル効果をコントロールするのに２つのゲートが使用される。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のダブルゲート構造である。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
このダブルゲートＭＯＳＦＥＴでは、短チャネル効果をコントロールするのに２つのゲートが使用される。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のダブルゲート構造である。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
本発明の実施形態は、例えばダマシンプロセスを使用して形成される、狭いボディのトライゲートＦｉｎＦＥＴを提供する。トライゲートＦｉｎＦＥＴは、ダブルゲートおよびシングルゲートのデバイスよりも短チャネルを制御することができ、ダブルゲートＦｉｎＦＥＴよりも、同じ領域における駆動電流が高い。
フィンチャネルを局所的に細型化すること（thinning）は、短チャネル効果を制御したままで、ソース／ドレイン間の直列抵抗を最小にする。
本発明によるダマシンプロセスで形成される金属トライゲートは、ゲート抵抗を低下させ、かつ、ポリシリコン空乏効果（poly depletion effect）をなくすのに使用することができる。
フィンチャネルを局所的に細型化すること（thinning）は、短チャネル効果を制御したままで、ソース／ドレイン間の直列抵抗を最小にする。
本発明によるダマシンプロセスで形成される金属トライゲートは、ゲート抵抗を低下させ、かつ、ポリシリコン空乏効果（poly depletion effect）をなくすのに使用することができる。
本発明のさらなる利点および他の構造は、以下の詳細な説明で記載される。そしてその一部は、以下の検討に基づいて当業者に明白になるであろう。または本発明を実行することによって認識することができる。本発明の効果および構造は、添付した請求項で特に指摘されるように理解され、達成される。
本発明によれば、上述およびその他の利点の一部は、フィンを形成するステップと、このフィンの一端上にソース領域、他端上にドレイン領域を形成するステップとを含む、フィン電界効果トランジスタを形成する方法によって達成される。
この方法は、フィン上の第１パターンで、第１結晶質でダミーゲートを形成するステップと、このダミーゲートの周りに絶縁層を形成するステップをさらに含んでいる。
この方法はまた、第１パターンに対応する絶縁層中にトレンチを残すように、第１結晶質を除去するステップと、トレンチ内に露出したフィンの部分を細型化するするステップと、トレンチ内に金属ゲートを形成するステップと、を含んでいる。
この方法は、フィン上の第１パターンで、第１結晶質でダミーゲートを形成するステップと、このダミーゲートの周りに絶縁層を形成するステップをさらに含んでいる。
この方法はまた、第１パターンに対応する絶縁層中にトレンチを残すように、第１結晶質を除去するステップと、トレンチ内に露出したフィンの部分を細型化するするステップと、トレンチ内に金属ゲートを形成するステップと、を含んでいる。
本発明の他の態様によれば、トライゲートフィン電界効果トランジスタが提供される。このトライゲートフィン電界効果トランジスタは、複数の表面を含んでおり、かつ、その各端部に隣接して形成されるソース領域およびドレイン領域を有するフィンを含んでいる。このトライゲートフィン電界効果トランジスタはさらに、複数の表面のうち３つの表面上に形成された金属ゲートを含んでおり、フィンは、ゲートが形成される前に、局所的に細型化されている。
本発明の他の利点および構成は、以下の詳細な説明から、当業者に容易に明白になるであろう。図示および記載した実施形態は、本発明を実行するために熟考された最良のモードの例として、記載されている。本発明は、この発明内のすべての様々な明白な点における修正例ができる。このように、図面は、本来例示的なものであって、制限的なものではないとみなされる。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
以下、添付の図面に言及して本発明の趣旨に沿った実装を詳細に記載する。異なる図面における同一の参照符号は、同一または類似の要素を示す。また、以下の詳細な記載は本発明を制限するものではない。代わりに、本発明の範囲は添付の請求項および均等物によって定義される。
本発明の実施形態は、狭いボディのトライゲートＦｉｎＦＥＴを形成するための例示的なダマシンプロセスを提供する。この例示的なダマシンプロセスにおいては、ダミーゲートは、フィン上に形成されており、例えばポリシリコンのような結晶質の層から形成することができる。
その後、ダミーゲートの周辺と、ＦｉｎＦＥＴフィン、ソースおよびドレイン領域上とに、絶縁層を形成する。その後、ソース／ドレイン領域間の直列抵抗を減少させるべく、ゲートトレンチ内のＦｉｎＦＥＴフィンの露出部分を局所的に細型化する。その後、ダマシンプロセスを完了すべく、フィンの３つの表面と接続する金属ゲートを、形成したゲートトレンチ中に形成することができる。
その後、ダミーゲートの周辺と、ＦｉｎＦＥＴフィン、ソースおよびドレイン領域上とに、絶縁層を形成する。その後、ソース／ドレイン領域間の直列抵抗を減少させるべく、ゲートトレンチ内のＦｉｎＦＥＴフィンの露出部分を局所的に細型化する。その後、ダマシンプロセスを完了すべく、フィンの３つの表面と接続する金属ゲートを、形成したゲートトレンチ中に形成することができる。
図１は、本発明の実施形態に従って形成された、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ１００の断面図である。
本発明の実施形態のＳＯＩウェーハ１００は、基板１１５上に形成される埋込酸化膜１１０を含み得る。埋込酸化膜１１０上にさらにフィン・チャネル層１０５を形成することができる。フィン・チャネル層１０５の厚さは、例えば約５００Åから約２０００Åとすることができ、埋込酸化膜１１０の厚さは、例えば約１０００Åから約３０００Åとすることができる。
フィン・チャネル層１０５および基板１１５は、ゲルマニウムのような他の半導体材料を使用してもよいが、例えばシリコンを含んでいてもよい。
本発明の実施形態のＳＯＩウェーハ１００は、基板１１５上に形成される埋込酸化膜１１０を含み得る。埋込酸化膜１１０上にさらにフィン・チャネル層１０５を形成することができる。フィン・チャネル層１０５の厚さは、例えば約５００Åから約２０００Åとすることができ、埋込酸化膜１１０の厚さは、例えば約１０００Åから約３０００Åとすることができる。
フィン・チャネル層１０５および基板１１５は、ゲルマニウムのような他の半導体材料を使用してもよいが、例えばシリコンを含んでいてもよい。
図２Ａおよび図２Ｄに示すように、バーティカルフィン２０５は、フィン・チャネル層１０５から形成することができる。フィン２０５は、例えば１０〜１００ｎｍにわたる幅（ｗ）となるように形成することができる。フィン２０５は、既存のフォトリソグラフィ技術やエッチングプロセスを含んだ従来のプロセスを使用して形成することができるが、これに限られない。
図２Ｂおよび２Ｃに示すように、フィン２０５の形成に続いて、フィン２０５の各端部に隣接してソース２１０およびドレイン２１５領域が形成され得る。
ソース２１０およびドレイン２１５領域は、例えば、フィン２０５上に半導体材料層をたい積することによって形成することができる。このソース２１０およびドレイン２１５領域は、例えば、既存のフォトリソグラフィおよびエッチングプロセスを使用して半導体材料層から形成され得る。しかしながら、ソース２１０およびドレイン２１５領域を形成するため、他の既存の技術が利用可能であることが、当業者であれば認識されよう。
ソース２１０およびドレイン２１５領域は、例えば、シリコン、ゲルマニウム、またはシリコンゲルマニウム（Si-Ge）のような材料を含み得る。ある実施形態の一例においては、例えば、ｘは約0.7である、SixGe(1-x)を使用することができる。
その後、図２Ｄに示すように、フィン２０５、ソース２１０、およびドレイン２１５の上面に、キャップ２２０が形成され得る。
キャップ２２０は、例えば酸化シリコンのような酸化物を含んでいてよく、例えば、約１５０Åから約７００Åの厚さにすることができる。
ソース２１０およびドレイン２１５領域は、例えば、フィン２０５上に半導体材料層をたい積することによって形成することができる。このソース２１０およびドレイン２１５領域は、例えば、既存のフォトリソグラフィおよびエッチングプロセスを使用して半導体材料層から形成され得る。しかしながら、ソース２１０およびドレイン２１５領域を形成するため、他の既存の技術が利用可能であることが、当業者であれば認識されよう。
ソース２１０およびドレイン２１５領域は、例えば、シリコン、ゲルマニウム、またはシリコンゲルマニウム（Si-Ge）のような材料を含み得る。ある実施形態の一例においては、例えば、ｘは約0.7である、SixGe(1-x)を使用することができる。
その後、図２Ｄに示すように、フィン２０５、ソース２１０、およびドレイン２１５の上面に、キャップ２２０が形成され得る。
キャップ２２０は、例えば酸化シリコンのような酸化物を含んでいてよく、例えば、約１５０Åから約７００Åの厚さにすることができる。
ソース２１０およびドレイン２１５領域を形成した後、図３Ａに示すように、フィン２０５、ソース２１０（図示しない）およびドレイン２１５（図示しない）上に、犠牲酸化層３０５を形成することができる。犠牲酸化層３０５は、既存の適切なプロセスを使用して、フィン２０５、ソース２１０およびドレイン２１５上に形成することができる。例示的な実施形態のいくつかにおいては、犠牲酸化層３０５は、例えば、フィン２０５、ソース２１０及びドレイン２１５上に熱成長させることができる。
フィン２０５の側壁から損傷部を除去すべく、図３Ｂに示すように、キャップ２２０および犠牲酸化層３０５は、例えば従来のエッチングプロセスのような従来のプロセスを使用して除去することができる。
フィン２０５の側壁から損傷部を除去すべく、図３Ｂに示すように、キャップ２２０および犠牲酸化層３０５は、例えば従来のエッチングプロセスのような従来のプロセスを使用して除去することができる。
図４Ａに示すように、従来のプロセスを使用して、フィン２０５、ソース２１０およびドレイン２１５上にダミー酸化膜４０５が形成される。
ダミー酸化膜４０５は、例えば、フィン２０５、ソース２１０およびドレイン２１５上に熱成長させることができる。ダミー酸化膜４０５は、例えばシリコン酸化物のような酸化物を含んでいてよく、例えば約５０Åから約１５０Åの厚みとすることができる。
さらに図４Ｂに示すように、フィン２０５、ソース２１０およびドレイン２１５上にポリシリコン層４１０を形成することができる。このポリシリコン層４１０の厚みは、例えば約７００Åから約２０００Åの厚みとすることができる。
ポリシリコン層４１０は、続いて行われるゲートリソグラフィを改善するために平坦な表面にするように、例えば化学的機械的研磨（ＣＭＰ）を使用して研磨される。
図５Ａおよび図５Ｂに示すように、従来のパターニングおよびエッチングプロセスのような従来のプロセスを使用して、ダミーゲート５０５は、ポリシリコン層４１０に定義される。
ダミー酸化膜４０５は、例えば、フィン２０５、ソース２１０およびドレイン２１５上に熱成長させることができる。ダミー酸化膜４０５は、例えばシリコン酸化物のような酸化物を含んでいてよく、例えば約５０Åから約１５０Åの厚みとすることができる。
さらに図４Ｂに示すように、フィン２０５、ソース２１０およびドレイン２１５上にポリシリコン層４１０を形成することができる。このポリシリコン層４１０の厚みは、例えば約７００Åから約２０００Åの厚みとすることができる。
ポリシリコン層４１０は、続いて行われるゲートリソグラフィを改善するために平坦な表面にするように、例えば化学的機械的研磨（ＣＭＰ）を使用して研磨される。
図５Ａおよび図５Ｂに示すように、従来のパターニングおよびエッチングプロセスのような従来のプロセスを使用して、ダミーゲート５０５は、ポリシリコン層４１０に定義される。
図６に示すように、例えば従来のたい積技術を使用して、ダミーゲート５０５上に絶縁層６０５を形成する。絶縁層６０５は、例えば、テトラエチルオルトシリケート（ＴＥＯＳ；TetraEthylOrthSilicate）を含んでいてよい。絶縁層６０５は、例えば約１０００Åから約２５００Åの厚みとすることができる。
図６に示すように、絶縁層６０５はその後、ダミーゲート５０５の上面を露出させるべく、例えば化学的機械的研磨（ＣＭＰ）を使用して研磨される。
図６に示すように、絶縁層６０５はその後、ダミーゲート５０５の上面を露出させるべく、例えば化学的機械的研磨（ＣＭＰ）を使用して研磨される。
その後、図７に示すように、ゲートトレンチ７０５を残すように、ダミーゲート５０５およびダミー酸化膜４０５を除去することができる。例えば従来のエッチングプロセスを使用して、ダミーゲート５０５およびダミー酸化膜４０５を除去してよい。
図８に示すように、局所的に細型化されたフィン領域８０５を形成するように、ゲートトレンチ７０５内に露出したフィン・チャネルの部分を細型化することができる。例えばフィン・チャネルの選択エッチングによって、ゲートトレンチ７０５内に露出したフィン・チャネルの部分を細型化してよい。
その後、図９に示すように、ゲート絶縁膜９１０をゲートトレンチ７０５中に形成することができる。ゲート絶縁膜９１０は、従来のプロセスを使用して、熱成長またはたい積することができる。
ゲート絶縁膜９１０は、SiO、SiO2、SiN、SiON、HFO2、ZrO2、A12O3、HFSiO (x)、ZnS、MgF2、または他の高誘電率（high-k）の誘電材料を含み得る。
図８に示すように、局所的に細型化されたフィン領域８０５を形成するように、ゲートトレンチ７０５内に露出したフィン・チャネルの部分を細型化することができる。例えばフィン・チャネルの選択エッチングによって、ゲートトレンチ７０５内に露出したフィン・チャネルの部分を細型化してよい。
その後、図９に示すように、ゲート絶縁膜９１０をゲートトレンチ７０５中に形成することができる。ゲート絶縁膜９１０は、従来のプロセスを使用して、熱成長またはたい積することができる。
ゲート絶縁膜９１０は、SiO、SiO2、SiN、SiON、HFO2、ZrO2、A12O3、HFSiO (x)、ZnS、MgF2、または他の高誘電率（high-k）の誘電材料を含み得る。
図１０Ａ、図１０Ｂ、および図１０Ｃに示すように、ゲート絶縁膜９１０上のゲートトレンチ７０５中に、金属ゲート１００５を形成する。
金属ゲート１００５は、例えば従来の金属たい積プロセスを使用して、ゲートトレンチ７０５中に形成され、絶縁層６０５の上面まで研磨される。
金属ゲート１００５は、例えばTaNまたはTiNのような金属材料を含んでいてよいが、他の材料を使用することもできる。
図１０Ｃに示すように、生成された金属ゲート１００５はフィン２０５の３つの側面に配置され、したがって、トライゲートＦｉｎＦＥＴが製造される。
本発明の実施形態によるトライゲートＦｉｎＦＥＴは、ダブルゲートやシングルゲート・デバイスよりも、短チャネルをより制御することができる。トライゲートＦｉｎＦＥＴは、同じ領域における駆動電流が、ダブルゲートＦｉｎＦＥＴよりも高い。トライゲートＦｉｎＦＥＴの金属ゲート９０５はまた、ポリシリコン空乏効果およびゲート抵抗を低下させる。
金属ゲート１００５は、例えば従来の金属たい積プロセスを使用して、ゲートトレンチ７０５中に形成され、絶縁層６０５の上面まで研磨される。
金属ゲート１００５は、例えばTaNまたはTiNのような金属材料を含んでいてよいが、他の材料を使用することもできる。
図１０Ｃに示すように、生成された金属ゲート１００５はフィン２０５の３つの側面に配置され、したがって、トライゲートＦｉｎＦＥＴが製造される。
本発明の実施形態によるトライゲートＦｉｎＦＥＴは、ダブルゲートやシングルゲート・デバイスよりも、短チャネルをより制御することができる。トライゲートＦｉｎＦＥＴは、同じ領域における駆動電流が、ダブルゲートＦｉｎＦＥＴよりも高い。トライゲートＦｉｎＦＥＴの金属ゲート９０５はまた、ポリシリコン空乏効果およびゲート抵抗を低下させる。
［例示的な、異なる濃度でドープされた（differentially doped）モリブデンＦｉｎＦＥＴゲート］
図１１および図１２は、非対称のモリブデンＦｉｎＦＥＴゲートを形成する例示的なプロセスを示している。図１１に示すように、例示的なプロセスは、モリブデン・スペーサ１１１０、１１１５を製造すべく、フィン１１０５上にモリブデンをたい積することから開始する。フィン１１０５は、図１および図２について上述した例示的なプロセスにより形成することができる。
モリブデン・スペーサ１１１０、１１１５の厚みは、例えば約２００Åから約１５００Åとすることができる。
図１１および図１２は、非対称のモリブデンＦｉｎＦＥＴゲートを形成する例示的なプロセスを示している。図１１に示すように、例示的なプロセスは、モリブデン・スペーサ１１１０、１１１５を製造すべく、フィン１１０５上にモリブデンをたい積することから開始する。フィン１１０５は、図１および図２について上述した例示的なプロセスにより形成することができる。
モリブデン・スペーサ１１１０、１１１５の厚みは、例えば約２００Åから約１５００Åとすることができる。
モリブデンのたい積に続いて、スペーサ１１１０、１１１５は、異なる濃度の窒素の注入により、非対称にドープされ得る。
スペーサ１１１０、１１１５における窒素の注入は、各スペーサに関連する仕事関数を変化させる。したがって、このスペーサ１１１０、１１１５の非対称ドーピングにより２つの仕事関数（dual work function）を有することとなり、形成されるＦｉｎＦＥＴにおける非対称ゲートを製造する。
スペーサ１１１０、１１１５における窒素の注入は、各スペーサに関連する仕事関数を変化させる。したがって、このスペーサ１１１０、１１１５の非対称ドーピングにより２つの仕事関数（dual work function）を有することとなり、形成されるＦｉｎＦＥＴにおける非対称ゲートを製造する。
前述の明細書において、特定的な材料、構造、化学、プロセス等のような多くの特定的な詳細が記載されたが、本発明の完全な理解を与えるためである。しかし、本発明は本文に具体的に記載された詳細に頼ることなく実施可能である。他の例において、周知のプロセッシング構造は、本発明の趣旨を無駄にあいまいにしないために詳細が記載されていない。本発明を実施する際に従来のフォトリソグラフィおよびエッチング技術が利用され得、したがって、そのような技術の詳細は明細書に詳細に記載されていない。
本発明の好適な実施形態および本発明の多様な例のいくつかのみが示され、本開示に記載されている。本発明は多様な他の組み合わせおよび環境において使用可能であり、本文に表された進歩性の趣旨の範囲内で改変が可能である。
Claims (10)
- フィンを形成するステップと、
前記フィンの第１端部上にソース領域、前記フィンの第２端部上にドレイン領域を形成するステップと、
前記フィン、前記ソース領域、および前記ドレイン領域の上面に、酸化物キャップを形成するステップと、
前記酸化物キャップの形成後に、前記フィン、前記ソース領域および前記ドレイン領域上に犠牲酸化層を形成するステップと、
前記フィンの表面から損傷部を除去すべく、前記犠牲酸化層を除去するステップと、
前記犠牲酸化層を除去した後に、前記フィン、前記ソース領域および前記ドレイン領域上にダミー酸化膜を形成し、前記フィン、前記ソース領域、前記ドレイン領域および前記ダミー酸化膜上にポリシリコン層を形成して該ポリシリコン層を研磨した後、前記ダミー酸化膜上に、第１パターンで、前記研磨されたポリシリコン層にエッチングされた第１半導体材料のダミーゲートを形成するステップと、
前記ダミーゲートの周りに絶縁層を形成するステップと、
前記第１パターンに対応する前記絶縁層中にトレンチを残すように、前記ダミー酸化膜および前記第１半導体材料を除去するステップと、
前記トレンチ内に露出した前記フィンの一部分を細型化するステップと、
前記トレンチ内に露出した前記フィンの前記表面にゲート絶縁層を形成するステップと、
前記ゲート絶縁層上の前記トレンチ内に金属ゲートを形成するステップと、を含む、
フィン電界効果トランジスタを形成する方法。 - 前記金属ゲートは、前記フィンの少なくとも３つの側面に配置される、請求項１記載の方法。
- 前記フィン電界効果トランジスタは、トライゲートフィン電界効果トランジスタを含む、請求項２記載の方法。
- 前記絶縁層は、テトラエチルオルトシリケートを含む、請求項１記載の方法。
- 前記ゲート絶縁膜は、SiO、SiO2、SiN、SiON、HFO2、ZrO2、A12O3、HFSiO(x)ZnS、およびMgF2のうちの少なくとも１つを含む、請求項１記載の方法。
- 前記第１半導体材料はポリシリコンを含む、請求項１記載の方法。
- 前記ソース領域及び前記ドレイン領域上から前記絶縁層の第２の部分を除去することなく、前記ダミーゲート上から前記絶縁層の第１の部分を除去すべく前記絶縁層を研磨するステップをさらに含む、請求項１記載の方法。
- 前記ダミーゲートを形成するステップは、 前記フィン上に前記第１半導体材料の層をたい積するステップと、
前記第１パターンで前記ダミーゲートを形成するように、前記第１半導体材料の層をエッチングするステップと、を含む請求項７記載の方法。 - 前記金属ゲートを形成するステップは、前記トレンチ内に金属材料をたい積するステップを含む、請求項１記載の方法。
- 前記犠牲酸化層を形成するステップは、
前記犠牲酸化層を熱成長させるステップを含み、
前記犠牲酸化層を除去するステップは、前記フィンの表面から損傷部を除去するように、前記犠牲酸化層をエッチングするステップを含む、請求項１記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/754,540 | 2004-01-12 | ||
| US10/754,540 US7186599B2 (en) | 2004-01-12 | 2004-01-12 | Narrow-body damascene tri-gate FinFET |
| PCT/US2004/043105 WO2005071727A1 (en) | 2004-01-12 | 2004-12-21 | Narrow-body damascene tri-gate finfet having thinned body |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007518271A JP2007518271A (ja) | 2007-07-05 |
| JP2007518271A5 JP2007518271A5 (ja) | 2008-02-14 |
| JP5270094B2 true JP5270094B2 (ja) | 2013-08-21 |
Family
ID=34739407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006549311A Active JP5270094B2 (ja) | 2004-01-12 | 2004-12-21 | 細型化されたボディを有する、狭いボディのダマシン・トライゲートＦｉｎＦＥＴ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7186599B2 (ja) |
| JP (1) | JP5270094B2 (ja) |
| KR (1) | KR101066271B1 (ja) |
| CN (1) | CN100505183C (ja) |
| DE (1) | DE112004002633B4 (ja) |
| GB (1) | GB2426124B (ja) |
| TW (1) | TWI350002B (ja) |
| WO (1) | WO2005071727A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574971B1 (ko) * | 2004-02-17 | 2006-05-02 | 삼성전자주식회사 | 멀티-게이트 구조의 반도체 소자 및 그 제조 방법 |
| US8259286B2 (en) * | 2004-12-21 | 2012-09-04 | Carnegie Mellon University | Lithography and associated methods, devices, and systems |
| US7323374B2 (en) * | 2005-09-19 | 2008-01-29 | International Business Machines Corporation | Dense chevron finFET and method of manufacturing same |
| KR100696197B1 (ko) * | 2005-09-27 | 2007-03-20 | 한국전자통신연구원 | 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법 |
| US7326976B2 (en) * | 2005-11-15 | 2008-02-05 | International Business Machines Corporation | Corner dominated trigate field effect transistor |
| US20070152266A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers |
| EP1987541A1 (en) * | 2006-02-13 | 2008-11-05 | Nxp B.V. | Double-gate semiconductor devices having gates with different work functions and methods of manufacture thereof |
| US20090321830A1 (en) * | 2006-05-15 | 2009-12-31 | Carnegie Mellon University | Integrated circuit device, system, and method of fabrication |
| US7923337B2 (en) | 2007-06-20 | 2011-04-12 | International Business Machines Corporation | Fin field effect transistor devices with self-aligned source and drain regions |
| US20110147804A1 (en) * | 2009-12-23 | 2011-06-23 | Rishabh Mehandru | Drive current enhancement in tri-gate MOSFETS by introduction of compressive metal gate stress using ion implantation |
| TWI627756B (zh) * | 2011-03-25 | 2018-06-21 | 半導體能源研究所股份有限公司 | 場效電晶體及包含該場效電晶體之記憶體與半導體電路 |
| CN102810476B (zh) | 2011-05-31 | 2016-08-03 | 中国科学院微电子研究所 | 鳍式场效应晶体管的制造方法 |
| CN103123899B (zh) * | 2011-11-21 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件制造方法 |
| CN103123900B (zh) * | 2011-11-21 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件制造方法 |
| CN103295899B (zh) * | 2012-02-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件制造方法 |
| CN103456638B (zh) * | 2012-06-05 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 自对准GaAs FinFET结构及其制造方法 |
| CN103579315B (zh) * | 2012-07-25 | 2017-03-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8652891B1 (en) * | 2012-07-25 | 2014-02-18 | The Institute of Microelectronics Chinese Academy of Science | Semiconductor device and method of manufacturing the same |
| US8847281B2 (en) * | 2012-07-27 | 2014-09-30 | Intel Corporation | High mobility strained channels for fin-based transistors |
| CN103681329B (zh) * | 2012-09-10 | 2017-07-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| KR101395026B1 (ko) * | 2012-10-16 | 2014-05-15 | 경북대학교 산학협력단 | 질화물 반도체 소자 및 그 소자의 제조 방법 |
| CN103854982B (zh) | 2012-11-30 | 2016-09-28 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| US9263554B2 (en) | 2013-06-04 | 2016-02-16 | International Business Machines Corporation | Localized fin width scaling using a hydrogen anneal |
| KR102072410B1 (ko) | 2013-08-07 | 2020-02-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9564445B2 (en) | 2014-01-20 | 2017-02-07 | International Business Machines Corporation | Dummy gate structure for electrical isolation of a fin DRAM |
| CN105632936B (zh) * | 2016-03-22 | 2018-10-16 | 上海华力微电子有限公司 | 一种双栅极鳍式场效应晶体管的制备方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225173B1 (en) | 1998-11-06 | 2001-05-01 | Advanced Micro Devices, Inc. | Recessed channel structure for manufacturing shallow source/drain extensions |
| US6365465B1 (en) | 1999-03-19 | 2002-04-02 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques |
| US6483156B1 (en) | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| FR2810157B1 (fr) * | 2000-06-09 | 2002-08-16 | Commissariat Energie Atomique | Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene |
| JP4058751B2 (ja) * | 2000-06-20 | 2008-03-12 | 日本電気株式会社 | 電界効果型トランジスタの製造方法 |
| US6413802B1 (en) | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
| US6472258B1 (en) | 2000-11-13 | 2002-10-29 | International Business Machines Corporation | Double gate trench transistor |
| US6475890B1 (en) | 2001-02-12 | 2002-11-05 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| FR2822293B1 (fr) | 2001-03-13 | 2007-03-23 | Nat Inst Of Advanced Ind Scien | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier |
| JP3543117B2 (ja) * | 2001-03-13 | 2004-07-14 | 独立行政法人産業技術総合研究所 | 二重ゲート電界効果トランジスタ |
| US6635923B2 (en) | 2001-05-24 | 2003-10-21 | International Business Machines Corporation | Damascene double-gate MOSFET with vertical channel regions |
| US20030025167A1 (en) * | 2001-07-31 | 2003-02-06 | International Business Machines Corporation | Activating in-situ doped gate on high dielectric constant materials |
| US6583469B1 (en) * | 2002-01-28 | 2003-06-24 | International Business Machines Corporation | Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same |
| US6642090B1 (en) | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| US6762483B1 (en) | 2003-01-23 | 2004-07-13 | Advanced Micro Devices, Inc. | Narrow fin FinFET |
| US6787854B1 (en) | 2003-03-12 | 2004-09-07 | Advanced Micro Devices, Inc. | Method for forming a fin in a finFET device |
| US6764884B1 (en) | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device |
| US6855989B1 (en) * | 2003-10-01 | 2005-02-15 | Advanced Micro Devices, Inc. | Damascene finfet gate with selective metal interdiffusion |
-
2004
- 2004-01-12 US US10/754,540 patent/US7186599B2/en not_active Expired - Lifetime
- 2004-12-21 KR KR1020067013974A patent/KR101066271B1/ko active IP Right Grant
- 2004-12-21 WO PCT/US2004/043105 patent/WO2005071727A1/en active Application Filing
- 2004-12-21 JP JP2006549311A patent/JP5270094B2/ja active Active
- 2004-12-21 CN CNB2004800403026A patent/CN100505183C/zh active Active
- 2004-12-21 DE DE112004002633T patent/DE112004002633B4/de active Active
- 2004-12-21 GB GB0615126A patent/GB2426124B/en active Active
-
2005
- 2005-01-11 TW TW094100703A patent/TWI350002B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| GB2426124B (en) | 2007-12-12 |
| WO2005071727A1 (en) | 2005-08-04 |
| US7186599B2 (en) | 2007-03-06 |
| DE112004002633T5 (de) | 2007-01-04 |
| KR101066271B1 (ko) | 2011-09-21 |
| US20050153485A1 (en) | 2005-07-14 |
| GB0615126D0 (en) | 2006-09-06 |
| JP2007518271A (ja) | 2007-07-05 |
| CN100505183C (zh) | 2009-06-24 |
| KR20060123480A (ko) | 2006-12-01 |
| CN1902741A (zh) | 2007-01-24 |
| TWI350002B (en) | 2011-10-01 |
| DE112004002633B4 (de) | 2008-12-24 |
| TW200529433A (en) | 2005-09-01 |
| GB2426124A (en) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5270094B2 (ja) | 細型化されたボディを有する、狭いボディのダマシン・トライゲートＦｉｎＦＥＴ | |
| US9978870B2 (en) | FinFET with buried insulator layer and method for forming | |
| US7541267B1 (en) | Reversed T-shaped finfet | |
| JP5009611B2 (ja) | Ｆｉｎｆｅｔデバイス中の構造を形成する方法 | |
| JP5409997B2 (ja) | ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法 | |
| US6645797B1 (en) | Method for forming fins in a FinFET device using sacrificial carbon layer | |
| US6855583B1 (en) | Method for forming tri-gate FinFET with mesa isolation | |
| US6872647B1 (en) | Method for forming multiple fins in a semiconductor device | |
| US7084018B1 (en) | Sacrificial oxide for minimizing box undercut in damascene FinFET | |
| US6686231B1 (en) | Damascene gate process with sacrificial oxide in semiconductor devices | |
| JP4745663B2 (ja) | ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 | |
| US6709982B1 (en) | Double spacer FinFET formation | |
| US6812119B1 (en) | Narrow fins by oxidation in double-gate finfet | |
| US6998301B1 (en) | Method for forming a tri-gate MOSFET | |
| US6855989B1 (en) | Damascene finfet gate with selective metal interdiffusion | |
| US20170229452A1 (en) | Fin field effect transistor and method for fabricating the same | |
| JP2006516821A (ja) | 歪みチャネルフィンｆｅｔの形成方法 | |
| JP2006505950A (ja) | 分離した複数のゲートを有するダブルゲート半導体デバイス | |
| JP2006505949A (ja) | 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 | |
| JP2007500456A (ja) | Ｆｉｎｆｅｔ中のゲート領域のマルチステップ化学機械研磨 | |
| KR20140099212A (ko) | 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법 | |
| JP5270093B2 (ja) | ダマシンプロセスにより形成されるトライゲートＦｉｎＦＥＴ | |
| US6876042B1 (en) | Additional gate control for a double-gate MOSFET | |
| US6967175B1 (en) | Damascene gate semiconductor processing with local thinning of channel region | |
| CN110233108B (zh) | 一种围栅器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120123 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130501 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |