JP5057649B2 - ダブルおよびトリプルゲートmosfetデバイス、およびこれらのmosfetデバイスを製造する方法 - Google Patents
ダブルおよびトリプルゲートmosfetデバイス、およびこれらのmosfetデバイスを製造する方法 Download PDFInfo
- Publication number
- JP5057649B2 JP5057649B2 JP2004546872A JP2004546872A JP5057649B2 JP 5057649 B2 JP5057649 B2 JP 5057649B2 JP 2004546872 A JP2004546872 A JP 2004546872A JP 2004546872 A JP2004546872 A JP 2004546872A JP 5057649 B2 JP5057649 B2 JP 5057649B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- fin
- forming
- mosfet
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- -1 structures Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
FinFETは最近のダブルゲート構造であり、セルフアラインのダブルゲートによって制御されるバーティカルフィン(vertical fin)中に形成されたチャネルを含んでいる。このフィンは、充分に薄く形成することができるので、2つのゲートは共に、完全空乏チャネル(fully depleted channel)全体を制御することができる。
しかしながら、ダブルゲート構造であるFinFETは、レイアウトや製造技術において既存のプレーナ型のMOFETと類似する。このFinFETはまた、他のダブルゲート構造と比較して、一連のチャネル長、CMOS互換性、および高い記録密度を有する。
ゲート酸化膜230は、約5Åから50Åにわたる厚みで形成することができる。代替的に、高誘電率材料( high-K dielectric materials)のような他のゲート絶縁材料を使用してもよい。ある実装においては、ゲート絶縁材料として窒化酸化物を使用してもよい。
第1ゲートを形成すべく、ゲート酸化膜230上にゲート電極層240をたい積することができる(ステップ110)。
ゲート電極240は、多くの材料を使用して形成することができる。ゲート電極240は、例えば金属(例えばタングステン、タンタル、アルミニウム、ニッケル、ルテニウム、ロジウム、パラジウム、プラチナ、チタン、モリブデンなど)、化合物を含む金属(例えば窒化チタン、タンタル窒化物、酸化ルテニウムなど)、またははドープされた半導体(例えば多結晶シリコン、多結晶シリコンゲルマニウムなど)から形成されてもよい。
パターン最適化またはCMP(chemical-mechanical polishing)を促進すべく、任意にカバー層250(またはハードマスク)をゲート電極240上に形成してもよい(ステップ115)。
カバー層250は例えば、窒化ケイ素(SiN)材料または製造プロセス中にゲート電極を保護することができる他の同様の種類の材料を含んでいてもよい。カバー層250は例えば、約30Åから200Åから1000Åにおよぶ厚みで化学蒸着法(CVD)によってたい積してもよい。
ゲート酸化膜410は、約5Åから50Åの厚みになるようにたい積または成長させてもよい。
代替的に、他のゲート絶縁材料を使用してもよい。例えば高誘電率材料( high-K dielectric materials)のいずれをゲート絶縁材料として使用してもよい。
第2ゲートを形成すべく、ゲート酸化膜410上に第2ゲート電極層420をたい積することができる(ステップ130)。
第1ゲート電極240と同様、多くの材料を使用して第2ゲート電極を形成することができる。
その結果、この構造400においては、2つのゲート(すなわちゲート240、420)がそれぞれフィン・チャネルを制御できるようになる。
トランジスタ(例えば、ソースおよびドレイン領域を形成する)、コンタクト、相互接続、およびダブルゲートMOSFETについての層間絶縁膜(inter-level dielectrics)を形成するために、従来のMOSFET製造プロセスを使用してもよい。
ゲート電極層420をたい積した後、図6に示すように、層間絶縁膜(ILD)610を、第2ゲート電極層410上にたい積してもよい(ステップ505)。
ILD610は例えば、テトラエトキシシラン(TEOS)または他の同様の種類の材料を含んでいてもよい。
ILD610の厚みは、第2ゲート電極420の高さより上に伸びるようになっていてもよい。
この構成に基づいて、トリプルゲートMOSFETを形成することができる。このトリプルゲートMOSFETにおいては、第1ゲート電極240が第3ゲート710として機能する。ゲート710ないし730は各々独立してフィン220を制御できる。
図8に示すように、ゲート710に対する容量結合を減少すべく、既知の技術を使用して、ゲート720および730をエッチバック(etched back)してもよい(ステップ515)。
トランジスタ(例えば、ソースおよびドレイン領域を形成する)、コンタクト、相互接続、およびトリプルゲートMOSFETについての層間絶縁膜(inter-level dielectrics)を形成するために、従来のMOSFET製造プロセスを使用してもよい。
本発明における実装の一例においては、半導体基板は、埋込酸化膜のような、100Åから2000Åにおよぶ厚みで形成された絶縁層を含むSOI構造であり得る。埋込酸化膜を有する半導体基板を形成するための処理は、集積回路製造技術において周知である。
ある実装の一例においては、キャップ層920は、約100Åから1000Åの厚みで、例えば窒化物ベースの材料から形成することができる。代替的に他の材料を使用してもよい。
フィン910が移動度を改善すべく歪みを与えるように、フィン910がエッチングされた後もキャップ層920は残っている。
図10に示すように、ソース領域1010、ドレイン領域1020、およびフィン構造1030は、従来の製造技術によって形成することができる。
例えば、SOI構造は、半導体基板上に形成された絶縁層(例えば埋込酸化膜)を含んでいてもよい。シリコンフィルムを、SOI構造上に形成してもよい。ハードマスク(例えば二酸化ケイ素)をシリコンフィルム上にたい積してもよい。
その後、フィン構造1030は、例えば電子ビームリソグラフィおよびエッチングによって形成することができる。その後、ソースおよびドレイン領域1010、1020を同様の方法で形成することができる。
このようにフィン構造1030を薄くするために、エッチングまたは他の著名な技術を使用することができる。
例えば、上記記載においては、本発明についてよく理解できるように、特定の材料、構造、化学薬品、プロセス等のような多数の特定の詳細を記載している。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
明示がない場合には、本出願の詳細な説明の中で使用されるどの要素、行為またステップも本発明に重要または本質的なものとして解釈すべきではない。
さらにここに使用される、「1つの(a)」と言う言葉は、1つ以上のものを含むように意図される。1つのものを示すような場合には「1つの(one)」又はこれに類する言葉を使用している。本発明の範囲は、請求の範囲およびこれらの均等物によって定義される。
Claims (9)
- フィン構造と、前記フィン構造の上に、その幅が前記フィン構造の幅と実質的に同一である第1ゲート構造とを形成するステップと、
前記フィン構造および前記第1ゲート構造を囲む、第2ゲート構造を形成し、もって前記第1ゲート構造および前記第2ゲート構造が前記フィン構造を独立して制御することができるようにするステップと、を含む、
MOS電界効果トランジスタ(MOSFET)中のゲートを形成する方法。 - 前記フィン構造と前記第1ゲート構造とを形成するステップは、
半導体基板上に形成される絶縁層上にシリコン層を形成するステップを含む、請求項1記載の方法。 - 前記フィン構造と前記第1ゲート構造とを形成するステップは、
前記半導体基板上に形成される絶縁層上に形成された前記シリコン層上に絶縁層を形成するステップと、
この絶縁層上にゲート電極層をたい積するステップと、
前記ゲート電極層をパターン化するステップと、を更に含む、請求項2記載の方法。 - 前記第2ゲート構造を形成するステップは、
前記フィン構造および前記第1ゲート構造を囲むように第2絶縁層を形成するステップと、
前記第2絶縁層上に第2ゲート電極層をたい積するステップと、
前記第2ゲート電極層をパターン化するステップと、を含む、請求項1記載の方法。 - 前記第1ゲート構造および前記第2ゲート構造は、前記フィン構造に隣接するように位置する、請求項1記載の方法。
- フィンと、前記フィンの上に、その幅が前記フィン構造の幅と実質的に同一である第1ゲートとを形成するステップと、
前記フィンおよび前記第1ゲートを囲む、第2ゲートを形成するステップと、
前記第1ゲートを露出させるべく、前記第2ゲートの一部を除去し、これにより前記第2ゲートを分離したゲート構造である第3ゲート及び第4ゲートとして分割し、もって前記第1ゲート、前記第3ゲートおよび前記第4ゲートが前記フィンを独立して制御することができるようにするステップと、を含む、
MOS電界効果トランジスタ(MOSFET)中のゲートを形成する方法。 - 前記フィンと前記第1ゲートとを形成するステップは、
半導体基板上に形成される絶縁層上にシリコン層を形成するステップを含む、請求項6記載の方法。 - 前記フィンと前記第1ゲートとを形成するステップは、
前記半導体基板上に形成される絶縁層上に形成された前記シリコン層上に絶縁材料を形成するステップと、
この絶縁材料上にゲート電極層をたい積するステップと、を更に含む、請求項7記載の方法。 - 前記第2ゲートを形成するステップは、
前記フィンおよび前記第1ゲートを囲むように第2絶縁材料を形成するステップと、
前記第2絶縁材料上に第2ゲート電極層をたい積するステップと、を含む、請求項6記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/274,961 US8222680B2 (en) | 2002-10-22 | 2002-10-22 | Double and triple gate MOSFET devices and methods for making same |
US10/274,961 | 2002-10-22 | ||
PCT/US2003/032660 WO2004038808A2 (en) | 2002-10-22 | 2003-10-14 | Double and triple gate mosfet devices and methods for making same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006504267A JP2006504267A (ja) | 2006-02-02 |
JP5057649B2 true JP5057649B2 (ja) | 2012-10-24 |
Family
ID=32093187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004546872A Expired - Lifetime JP5057649B2 (ja) | 2002-10-22 | 2003-10-14 | ダブルおよびトリプルゲートmosfetデバイス、およびこれらのmosfetデバイスを製造する方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US8222680B2 (ja) |
EP (1) | EP1554758B1 (ja) |
JP (1) | JP5057649B2 (ja) |
KR (1) | KR101060279B1 (ja) |
CN (1) | CN100472810C (ja) |
AU (1) | AU2003282848A1 (ja) |
DE (1) | DE60336492D1 (ja) |
TW (1) | TWI315911B (ja) |
WO (1) | WO2004038808A2 (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8222680B2 (en) | 2002-10-22 | 2012-07-17 | Advanced Micro Devices, Inc. | Double and triple gate MOSFET devices and methods for making same |
US7388259B2 (en) * | 2002-11-25 | 2008-06-17 | International Business Machines Corporation | Strained finFET CMOS device structures |
US6855990B2 (en) * | 2002-11-26 | 2005-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Strained-channel multiple-gate transistor |
US7148526B1 (en) | 2003-01-23 | 2006-12-12 | Advanced Micro Devices, Inc. | Germanium MOSFET devices and methods for making same |
US6855606B2 (en) * | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
WO2004090992A1 (ja) * | 2003-04-09 | 2004-10-21 | Nec Corporation | 高移動度シリコンチャネルを有する縦型misfet半導体装置 |
US7074656B2 (en) * | 2003-04-29 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping of semiconductor fin devices |
US20040266115A1 (en) * | 2003-06-25 | 2004-12-30 | Bor-Wen Chan | Method of making a gate electrode on a semiconductor device |
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
US7005330B2 (en) * | 2003-06-27 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for forming the gate electrode in a multiple-gate transistor |
US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
US7301206B2 (en) * | 2003-08-01 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
US6835618B1 (en) * | 2003-08-05 | 2004-12-28 | Advanced Micro Devices, Inc. | Epitaxially grown fin for FinFET |
US7196374B1 (en) * | 2003-09-03 | 2007-03-27 | Advanced Micro Devices, Inc. | Doped structure for FinFET devices |
JP4216676B2 (ja) * | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
US7888201B2 (en) * | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
KR100552058B1 (ko) * | 2004-01-06 | 2006-02-20 | 삼성전자주식회사 | 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
US7056773B2 (en) * | 2004-04-28 | 2006-06-06 | International Business Machines Corporation | Backgated FinFET having different oxide thicknesses |
US7452778B2 (en) * | 2004-06-10 | 2008-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-wire devices and methods of fabrication |
KR100541657B1 (ko) * | 2004-06-29 | 2006-01-11 | 삼성전자주식회사 | 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터 |
US8669145B2 (en) * | 2004-06-30 | 2014-03-11 | International Business Machines Corporation | Method and structure for strained FinFET devices |
US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7388257B2 (en) * | 2004-09-01 | 2008-06-17 | International Business Machines Corporation | Multi-gate device with high k dielectric for channel top surface |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US7170772B1 (en) | 2005-07-29 | 2007-01-30 | International Business Machines Corporation | Apparatus and method for dynamic control of double gate devices |
US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
US7341916B2 (en) * | 2005-11-10 | 2008-03-11 | Atmel Corporation | Self-aligned nanometer-level transistor defined without lithography |
US7326976B2 (en) * | 2005-11-15 | 2008-02-05 | International Business Machines Corporation | Corner dominated trigate field effect transistor |
US20080054361A1 (en) * | 2006-08-30 | 2008-03-06 | Infineon Technologies Ag | Method and apparatus for reducing flicker noise in a semiconductor device |
US8217435B2 (en) | 2006-12-22 | 2012-07-10 | Intel Corporation | Floating body memory cell having gates favoring different conductivity type regions |
US8173532B2 (en) | 2007-07-30 | 2012-05-08 | International Business Machines Corporation | Semiconductor transistors having reduced distances between gate electrode regions |
JP5285947B2 (ja) * | 2008-04-11 | 2013-09-11 | 株式会社東芝 | 半導体装置、およびその製造方法 |
CN102361011B (zh) * | 2008-06-11 | 2016-06-22 | 美格纳半导体有限会社 | 形成半导体器件的栅极的方法 |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US8796777B2 (en) * | 2009-09-02 | 2014-08-05 | Qualcomm Incorporated | Fin-type device system and method |
KR101056229B1 (ko) | 2009-10-12 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
US8729627B2 (en) | 2010-05-14 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel integrated circuit devices |
US8368146B2 (en) * | 2010-06-15 | 2013-02-05 | International Business Machines Corporation | FinFET devices |
US8021950B1 (en) * | 2010-10-26 | 2011-09-20 | International Business Machines Corporation | Semiconductor wafer processing method that allows device regions to be selectively annealed following back end of the line (BEOL) metal wiring layer formation |
US8889494B2 (en) | 2010-12-29 | 2014-11-18 | Globalfoundries Singapore Pte. Ltd. | Finfet |
US9214529B2 (en) * | 2011-03-14 | 2015-12-15 | Globalfoundries Inc. | Fin Fet device with independent control gate |
US9293584B2 (en) * | 2011-11-02 | 2016-03-22 | Broadcom Corporation | FinFET devices |
US8604518B2 (en) | 2011-11-30 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Split-channel transistor and methods for forming the same |
US8723223B2 (en) | 2011-11-30 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid Fin field-effect transistors |
US8907431B2 (en) * | 2011-12-16 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with multiple threshold voltages |
CN107039281B (zh) | 2011-12-22 | 2021-06-18 | 英特尔公司 | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 |
KR101878744B1 (ko) | 2012-01-03 | 2018-07-16 | 삼성전자주식회사 | 고 전압 산화물 트랜지스터 및 그 제조방법 |
US9029863B2 (en) * | 2012-04-20 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN103383965B (zh) * | 2012-05-04 | 2016-01-20 | 台湾积体电路制造股份有限公司 | 混合鳍式场效应晶体管 |
US9817928B2 (en) | 2012-08-31 | 2017-11-14 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
US9190346B2 (en) | 2012-08-31 | 2015-11-17 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
CN103839810B (zh) * | 2012-11-21 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管芯片及其制造方法 |
US9379018B2 (en) | 2012-12-17 | 2016-06-28 | Synopsys, Inc. | Increasing Ion/Ioff ratio in FinFETs and nano-wires |
US8847324B2 (en) | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
US9634000B2 (en) * | 2013-03-14 | 2017-04-25 | International Business Machines Corporation | Partially isolated fin-shaped field effect transistors |
US9257536B2 (en) | 2013-04-22 | 2016-02-09 | Globalfoundries Inc. | FinFET with crystalline insulator |
KR102066848B1 (ko) | 2013-06-24 | 2020-01-16 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
KR20150020848A (ko) * | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 동작 전류가 개선된 수직 채널 pmos 트랜지스터, 이를 포함하는 저항 변화 메모리 장치 및 pmos 트랜지스터의 제조방법 |
CN105845725B (zh) | 2015-01-12 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
KR102251061B1 (ko) | 2015-05-04 | 2021-05-14 | 삼성전자주식회사 | 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법 |
TWI574402B (zh) | 2016-04-28 | 2017-03-11 | 國立交通大學 | 場效電晶體結構 |
US9953876B1 (en) | 2016-09-30 | 2018-04-24 | Globalfoundries Inc. | Method of forming a semiconductor device structure and semiconductor device structure |
CN106952959B (zh) * | 2017-03-16 | 2020-04-03 | 北京大学 | 一种锗硅沟道鳍式场效应晶体管及其制备方法 |
CN106898553A (zh) * | 2017-03-16 | 2017-06-27 | 北京大学 | 一种鳍式场效应晶体管及其制备方法 |
US10297672B2 (en) | 2017-07-13 | 2019-05-21 | Globalfoundries Inc. | Triple gate technology for 14 nanometer and onwards |
DE102018126911A1 (de) | 2017-11-30 | 2019-06-06 | Intel Corporation | Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung |
KR20230006054A (ko) | 2017-11-30 | 2023-01-10 | 인텔 코포레이션 | 진보된 집적 회로 구조체 제조를 위한 핀 패터닝 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582794B2 (ja) | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH03250770A (ja) | 1990-02-28 | 1991-11-08 | Sony Corp | 半導体装置 |
JPH0750421A (ja) | 1993-05-06 | 1995-02-21 | Siemens Ag | Mos形電界効果トランジスタ |
JPH08204191A (ja) | 1995-01-20 | 1996-08-09 | Sony Corp | 電界効果トランジスタ及びその製造方法 |
JP3261306B2 (ja) | 1996-04-04 | 2002-02-25 | シャープ株式会社 | 半導体記憶装置及びその製造方法 |
US6288431B1 (en) * | 1997-04-04 | 2001-09-11 | Nippon Steel Corporation | Semiconductor device and a method of manufacturing the same |
DE10012112C2 (de) * | 2000-03-13 | 2002-01-10 | Infineon Technologies Ag | Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors |
US6483156B1 (en) | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
AU2001240395A1 (en) | 2000-03-16 | 2001-09-24 | Max Roth | Energy element with photovoltaic layer |
JP4443008B2 (ja) * | 2000-06-30 | 2010-03-31 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6342410B1 (en) * | 2000-07-10 | 2002-01-29 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with three sided gate structure on semiconductor on insulator |
JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
US6359311B1 (en) | 2001-01-17 | 2002-03-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Quasi-surrounding gate and a method of fabricating a silicon-on-insulator semiconductor device with the same |
US6635923B2 (en) | 2001-05-24 | 2003-10-21 | International Business Machines Corporation | Damascene double-gate MOSFET with vertical channel regions |
KR100431489B1 (ko) * | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
US6433609B1 (en) | 2001-11-19 | 2002-08-13 | International Business Machines Corporation | Double-gate low power SOI active clamp network for single power supply and multiple power supply applications |
US6800905B2 (en) | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
US6657252B2 (en) | 2002-03-19 | 2003-12-02 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
US6974729B2 (en) * | 2002-07-16 | 2005-12-13 | Interuniversitair Microelektronica Centrum (Imec) | Integrated semiconductor fin device and a method for manufacturing such device |
US6770516B2 (en) * | 2002-09-05 | 2004-08-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an N channel and P channel FINFET device on the same semiconductor substrate |
US6833588B2 (en) | 2002-10-22 | 2004-12-21 | Advanced Micro Devices, Inc. | Semiconductor device having a U-shaped gate structure |
US8222680B2 (en) | 2002-10-22 | 2012-07-17 | Advanced Micro Devices, Inc. | Double and triple gate MOSFET devices and methods for making same |
US7214991B2 (en) | 2002-12-06 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS inverters configured using multiple-gate transistors |
US7148526B1 (en) | 2003-01-23 | 2006-12-12 | Advanced Micro Devices, Inc. | Germanium MOSFET devices and methods for making same |
US7259425B2 (en) | 2003-01-23 | 2007-08-21 | Advanced Micro Devices, Inc. | Tri-gate and gate around MOSFET devices and methods for making same |
US6812119B1 (en) | 2003-07-08 | 2004-11-02 | Advanced Micro Devices, Inc. | Narrow fins by oxidation in double-gate finfet |
US6876042B1 (en) | 2003-09-03 | 2005-04-05 | Advanced Micro Devices, Inc. | Additional gate control for a double-gate MOSFET |
-
2002
- 2002-10-22 US US10/274,961 patent/US8222680B2/en active Active
-
2003
- 2003-10-14 CN CNB200380101958XA patent/CN100472810C/zh not_active Expired - Lifetime
- 2003-10-14 JP JP2004546872A patent/JP5057649B2/ja not_active Expired - Lifetime
- 2003-10-14 WO PCT/US2003/032660 patent/WO2004038808A2/en active Application Filing
- 2003-10-14 DE DE60336492T patent/DE60336492D1/de not_active Expired - Lifetime
- 2003-10-14 AU AU2003282848A patent/AU2003282848A1/en not_active Abandoned
- 2003-10-14 EP EP03774843A patent/EP1554758B1/en not_active Expired - Lifetime
- 2003-10-14 KR KR1020057006904A patent/KR101060279B1/ko active IP Right Grant
- 2003-10-21 TW TW092129118A patent/TWI315911B/zh not_active IP Right Cessation
-
2012
- 2012-06-14 US US13/523,603 patent/US8580660B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2004038808A3 (en) | 2004-06-10 |
JP2006504267A (ja) | 2006-02-02 |
US8222680B2 (en) | 2012-07-17 |
CN100472810C (zh) | 2009-03-25 |
EP1554758A2 (en) | 2005-07-20 |
US8580660B2 (en) | 2013-11-12 |
EP1554758B1 (en) | 2011-03-23 |
KR20050047556A (ko) | 2005-05-20 |
TW200414539A (en) | 2004-08-01 |
AU2003282848A1 (en) | 2004-05-13 |
DE60336492D1 (de) | 2011-05-05 |
US20040075122A1 (en) | 2004-04-22 |
TWI315911B (en) | 2009-10-11 |
CN1708858A (zh) | 2005-12-14 |
US20120252193A1 (en) | 2012-10-04 |
WO2004038808A2 (en) | 2004-05-06 |
KR101060279B1 (ko) | 2011-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5057649B2 (ja) | ダブルおよびトリプルゲートmosfetデバイス、およびこれらのmosfetデバイスを製造する方法 | |
JP4795932B2 (ja) | トライゲート(tri−gate)およびゲートアラウンドMOSFETデバイス、およびこれらのMOSFETデバイスを製造する方法 | |
US7781810B1 (en) | Germanium MOSFET devices and methods for making same | |
JP5009611B2 (ja) | Finfetデバイス中の構造を形成する方法 | |
US7388259B2 (en) | Strained finFET CMOS device structures | |
EP1565931B1 (en) | Strained finfet cmos device structures | |
JP5409997B2 (ja) | FinFETデバイス中にゲートを形成する方法、および半導体デバイスの製造方法 | |
US8716074B2 (en) | Methods for forming isolated fin structures on bulk semiconductor material | |
KR101112046B1 (ko) | 자기 정렬된 다마신 게이트 | |
US8008136B2 (en) | Fully silicided gate structure for FinFET devices | |
US20150021694A1 (en) | Integrated circuits having replacement metal gates with improved threshold voltage performance and methods for fabricating the same | |
JP2006505950A (ja) | 分離した複数のゲートを有するダブルゲート半導体デバイス | |
US7041601B1 (en) | Method of manufacturing metal gate MOSFET with strained channel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110808 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5057649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |