JP4443008B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4443008B2 JP4443008B2 JP2000198390A JP2000198390A JP4443008B2 JP 4443008 B2 JP4443008 B2 JP 4443008B2 JP 2000198390 A JP2000198390 A JP 2000198390A JP 2000198390 A JP2000198390 A JP 2000198390A JP 4443008 B2 JP4443008 B2 JP 4443008B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- semiconductor device
- floating gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 148
- 238000004519 manufacturing process Methods 0.000 title description 36
- 239000000758 substrate Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 239000010408 film Substances 0.000 description 271
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 94
- 229920005591 polysilicon Polymers 0.000 description 94
- 239000012535 impurity Substances 0.000 description 90
- 230000004048 modification Effects 0.000 description 53
- 238000012986 modification Methods 0.000 description 53
- 238000000034 method Methods 0.000 description 46
- 238000009792 diffusion process Methods 0.000 description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000000969 carrier Substances 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 238000005215 recombination Methods 0.000 description 11
- 230000006798 recombination Effects 0.000 description 11
- 230000002265 prevention Effects 0.000 description 8
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、フローティングゲート電極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
代表的な半導体記憶装置として、ＤＲＡＭ（Dynamic Random Access Memory）が知られている。ＤＲＡＭは、１つのＭＩＳＦＥＴと１つのキャパシタとから成る１メモリセルに、１ビットの情報を記憶する半導体記憶装置である。ＤＲＡＭにおいては、メモリセルの微細化及び大容量化が進んでいるが、更なる大容量化を図ることが可能な半導体記憶装置が待望されている。
【０００３】
更なる大容量化を図ることが可能な半導体記憶装置として、フラッシュメモリが注目されている。フラッシュメモリは、１つのＭＩＳＦＥＴのみにより１つのメモリセルを構成するため、大容量化に適している。
【０００４】
フラッシュメモリでは、フローティングゲート形ＦＥＴのフローティングゲート電極にキャリアを注入することにより、情報を記憶する。フローティングゲート電極に注入されたキャリアを保持するため、フローティングゲート電極とチャネル領域との間の絶縁膜の厚さは８ｎｍ程度以上必要とされる。
【０００５】
フローティングゲート電極にキャリアを注入する際には、チャネルとフローティングゲート電極との間に高電圧を印加する。チャネル領域とフローティングゲート電極との間に高電圧を印加すると、ＦＮ（Fowler-Nordheim）トンネル現象により、キャリアがフローティングゲート電極に注入される。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＦＮトンネル現象を用いてキャリアをフローティングゲート電極に注入するためには、１０〜２０Ｖ程度の電圧が必要とされる。このため、従来のフラッシュメモリでは高電圧の印加が必要であり、消費電力が大きくなってしまっていた。
【０００７】
低電圧での書き込みを可能とするためには、チャネル領域とフローティングゲート電極との間のトンネル絶縁膜の厚さを薄くすることが有効であると考えられる。しかし、トンネル絶縁膜の厚さを単に薄くしたのでは、フローティングゲート電極に注入された電子がチャネル領域に容易に移動してしまい、フローティングゲート電極に情報を長時間保持することが困難となる。
【０００８】
本発明の目的は、トンネル絶縁膜の厚さを薄くした場合であっても、情報を長時間保持することができる半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成されたコントロールゲート電極とを有する半導体装置であって、前記フローティングゲート電極は、前記第１の絶縁膜上に形成された半導体膜と、前記半導体膜上に形成された金属膜又はシリサイド膜とを有し、前記第２の絶縁膜は、前記金属膜上又は前記シリサイド膜上に直接形成されており、前記コントロールゲート電極と前記半導体基板との間に電圧を印加しない状態で、前記フローティングゲート電極の前記第１の絶縁膜の近傍に空乏層が形成されていることを特徴とする半導体装置により達成される。これにより、薄いトンネル絶縁膜を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極内に情報を長時間保持し得る半導体装置を提供することができる。
【００１０】
また、上記目的は、半導体基板上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、フローティングゲート電極を形成する工程と、前記フローティングゲート電極上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、コントロールゲート電極を形成する工程とを有し、前記フローティングゲート電極を形成する工程では、前記コントロールゲート電極と前記半導体基板との間に電圧を印加しない状態で、前記フローティングゲート電極の前記第１の絶縁膜の近傍に空乏層が形成されるように前記フローティングゲート電極を形成し、前記フローティングゲート電極を形成する工程は、前記第１の絶縁膜上に半導体膜を形成する工程と、前記半導体膜上に金属膜又はシリサイド膜を形成する工程とを有し、前記第２の絶縁膜を形成する工程では、前記金属膜上又は前記シリサイド膜上に前記第２の絶縁膜を直接形成することを特徴とする半導体装置の製造方法により達成される。これにより、薄いトンネル絶縁膜を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極内に情報を長時間保持し得る半導体装置を提供することができる。
【００１１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図５を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。図２は、本実施形態による半導体装置のエネルギーバンド構造を示す図である。図３乃至図５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１２】
図１に示すように、ｐ-形のシリコン基板１０上には、素子領域を画定する素子分離膜１２が形成されている。
【００１３】
シリコン基板１０の表面近傍領域には、ｐ形不純物が導入されている。これにより、シリコン基板１０の表面近傍領域における不純物濃度は、シリコン基板１０の深部における不純物濃度より高くなっている。シリコン基板１０の表面近傍領域においてｐ形不純物の濃度を高くしているのは、コントロールゲート電極２２に情報を長時間保持できるようにするためである。なお、詳細なメカニズムについては、本出願人による特願平１０−３２２０３４号明細書を参照されたい。
【００１４】
シリコン基板１０上には、シリコン酸化膜より成る膜厚約３ｎｍのトンネル絶縁膜１４が形成されている。トンネル絶縁膜１４の膜厚を３ｎｍ程度と薄くしているのは、低い電圧での情報の書き込みや消去を可能とするためである。
【００１５】
トンネル絶縁膜１４上には、ｎ形不純物が低濃度に導入された膜厚約２０ｎｍのポリシリコン膜１６が形成されている。ポリシリコン膜１６の不純物濃度は、例えば約１×１０18ｃｍ-3となっている。
【００１６】
ポリシリコン膜１６上には、シリコン酸化膜より成る膜厚約１ｎｍの拡散防止膜１８が形成されている。
【００１７】
拡散防止膜１８上には、ｎ形不純物が高濃度に導入された膜厚約１３０ｎｍのポリシリコン膜２０が形成されている。ポリシリコン膜２０の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【００１８】
拡散防止膜１８は、ポリシリコン膜２０中に導入されたｎ形不純物を拡散及び活性化する際に、ポリシリコン膜１６中にｎ形不純物が拡散するのを抑制するためのものである。なお、拡散防止膜１８の膜厚は１ｎｍ程度と極めて薄いため、ポリシリコン膜１６とポリシリコン膜２０とは電気的には接続されている。
【００１９】
ポリシリコン膜１６、拡散防止膜１８、及びポリシリコン膜２０より成る積層体により、フローティングゲート電極２２が構成されている。
【００２０】
フローティングゲート電極２２上には、シリコン酸化膜より成る誘電体膜２４が形成されている。誘電体膜２４の膜厚は、例えば５〜１０ｎｍ程度になっている。
【００２１】
誘電体膜２４上には、ｎ形不純物が高濃度に導入された膜厚１００ｎｍのポリシリコン膜より成る上部コントロールゲート電極２６が形成されている。上部コントロールゲート電極２６の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【００２２】
トンネル絶縁膜１４、フローティングゲート電極２２、誘電体膜２４、及び上部コントロールゲート電極２６により、積層メサ２８が構成されている。
【００２３】
積層メサ２８の側面、及び積層メサ２８の周辺のシリコン基板１０上には、シリコン酸化膜より成るゲート絶縁膜３０が形成されている。ゲート絶縁膜３０の膜厚は、例えば５〜１０ｎｍ程度になっている。
【００２４】
積層メサ２８の側部には、ゲート絶縁膜３０を介して、ｎ形不純物が高濃度に導入されたポリシリコン膜により成る側部コントロールゲート電極３２が形成されている。側部コントロールゲート電極３２に導入された不純物の濃度は、例えば約１×１０20ｃｍ-3になっている。また、側部コントロールゲート電極３２の横方向の膜厚は、約１００ｎｍ程度になっている。
【００２５】
側部コントロールゲート電極３２の側面には、シリコン酸化膜より成るサイドウォール絶縁膜３４が形成されている。
【００２６】
側部コントロールゲート電極３２の外側のシリコン基板１０中には、エクステンションソースドレインの浅い領域を構成する不純物拡散領域３６ａが形成されている。サイドウォール絶縁膜３４の外側のシリコン基板１０中には、エクステンションソースドレインの深い領域を構成する不純物拡散領域３６ｂが形成されている。
【００２７】
不純物拡散領域３６ａと不純物拡散領域３６ｂとによりエクステンションソースドレイン構造のソース／ドレイン拡散層３６が構成されている。なお、エクステンション構造のソース／ドレイン拡散層３６を形成するのは、ショートチャネル効果によるパンチスルーを防止するためである。
【００２８】
フローティングゲート電極２２の両端とソース／ドレイン拡散層３６との間には、キャリアがトンネルできない程度の間隔、例えば３０ｎｍ程度の間隔が確保されている。これにより、フローティングゲート電極２２に蓄積された電子が、トンネル現象によりソース／ドレイン拡散層３６に移動することが抑制される。なお、詳細な内容については、本出願人による特願平１１−３４５４３７号明細書を参照されたい。
【００２９】
ソース／ドレイン拡散層３６上には、コバルトシリサイド膜３８ａが形成されている。上部コントロールゲート電極２６上及び側部コントロールゲート電極３２上には、コバルトシリサイド膜３８ｂが形成されている。
【００３０】
上部コントロールゲート電極２６と側部コントロールゲート電極３２とは、コバルトシリサイド膜３８ｂにより電気的に接続されている。上部コントロールゲート電極２６及び側部コントロールゲート電極３２により、コントロールゲート電極３５が構成されている。
【００３１】
このように本実施形態による半導体装置は、フローティングゲート電極２２中の不純物濃度が、トンネル絶縁膜１４の近傍において低くなっていることに主な特徴がある。
【００３２】
即ち、単に、不純物が高濃度に導入されたポリシリコン膜２０によりフローティングゲート電極を構成した場合には、図２（ｂ）に示すように、フローティングゲート電極の伝導帯と半導体基板の価電子帯とが薄いトンネル絶縁膜を介して隣接するため、フローティングゲート電極に蓄えられたキャリアは容易にトンネル絶縁膜をトンネルすることができる。従って、薄いトンネル絶縁膜を介してキャリアの再結合が生じやすく、フローティングゲート電極内に情報を長時間保持することが困難となる。
【００３３】
これに対し、本実施形態では、フローティングゲート電極２２中の不純物濃度がトンネル絶縁膜１４の近傍において低くなっているので、図２（ａ）に示すように、トンネル絶縁膜１４の近傍において、フローティングゲート電極２２内に厚い空乏層が形成される。フローティングゲート２２内に厚い空乏層が形成されると、フローティングゲート電極の伝導帯と半導体基板の価電子帯とはトンネル絶縁膜及び厚い空乏層によって隔てられているので、フローティングゲート電極に蓄えられたキャリアは半導体基板方向に容易にトンネルすることはできない。従って、本実施形態によれば、薄いトンネル絶縁膜１４を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極２２内に情報を長時間保持し得る半導体装置を提供することができる。
【００３４】
なお、上記では、トンネル絶縁膜１４の厚さを３ｎｍ程度としたが、トンネル絶縁膜１４の厚さは３ｎｍに限定されるものではない。本実施形態では、キャリアの再結合を抑制し得る空乏層をトンネル絶縁膜１４の近傍のフローティングゲート２２内に形成するため、従来の構造では不可能であった８ｎｍ以下のトンネル絶縁膜を用いてメモリセルトランジスタを構成することができる。
【００３５】
また、上記では、ポリシリコン膜１６中の不純物濃度を１×１０18ｃｍ-3程度としたが、ポリシリコン膜１６中の不純物濃度は１×１０18ｃｍ-3程度に限定されるものではない。ポリシリコン膜１６中の不純物濃度は、例えば１×１０17〜１×１０20ｃｍ-3の範囲で適宜設定することができる。
【００３６】
また、上記では、ポリシリコン膜２０の不純物濃度を１×１０20ｃｍ-3程度としたが、ポリシリコン膜２０の不純物濃度は１×１０20ｃｍ-3程度に限定されるものではない。ポリシリコン膜２０中の不純物濃度は、例えば１×１０18〜１×１０21ｃｍ-3の範囲で適宜設定することができる。但し、ポリシリコン膜２０の不純物濃度を、ポリシリコン膜１６の不純物濃度より高く設定する。
【００３７】
また、上記では、上部コントロールゲート電極２６の不純物濃度を１×１０20ｃｍ-3程度としたが、上部コントロールゲート電極２６の不純物濃度は１×１０20ｃｍ-3程度に限定されるものではない。上部コントロールゲート電極２６の不純物濃度は、例えば１×１０19〜１×１０21ｃｍ-3の範囲で適宜設定することができる。
【００３８】
また、上記では、側部コントロールゲート電極３２の不純物濃度を１×１０20ｃｍ-3程度としたが、側部コントロールゲート電極３２の不純物濃度は１×１０20ｃｍ-3程度に限定されるものではない。側部コントロールゲート電極３２の不純物濃度は、例えば１×１０19〜１×１０21ｃｍ-3の範囲で適宜設定することができる。
【００３９】
次に、本実施形態による半導体装置の製造方法を図３乃至図５を用いて説明する。
【００４０】
まず、図３（ａ）に示すように、熱酸化法により、ｐ-形のシリコン基板１０の表面に、素子領域を画定する素子分離膜１２を形成する。
【００４１】
次に、全面に、イオン注入法により、シリコン基板１０の表面近傍領域に、Ｂイオンを導入する。イオン注入条件は、例えば、加速エネルギー１０ｋｅＶ、ドーズ量２×１０13ｃｍ-2とする。これにより、シリコン基板１０の表面近傍領域における不純物濃度を、シリコン基板１０の深部における不純物濃度より高くする。
【００４２】
次に、全面に、熱酸化法により、膜厚３ｎｍのシリコン酸化膜より成るトンネル絶縁膜１４を形成する（図３（ｂ）参照）。
【００４３】
次に、全面に、ＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、不純物が導入されていない膜厚２０ｎｍのポリシリコン膜１６を形成する。
【００４４】
次に、硝酸を用いて、ポリシリコン膜１６の表面を酸化する。これにより、ポリシリコン膜１６の表面に、膜厚１ｎｍ程度のシリコン酸化膜より成る拡散防止膜１８が形成される。
【００４５】
次に、全面に、ＣＶＤ法により、膜厚１３０ｎｍのポリシリコン膜２０を形成する。
【００４６】
次に、イオン注入法により、ポリシリコン膜２０にｎ形不純物を導入する。この際、ポリシリコン膜２０にのみｎ形不純物を導入し、ポリシリコン膜１６にはｎ形不純物を導入しないようにすることが望ましい。
【００４７】
ポリシリコン膜１６にｎ形不純物を導入することなく、ポリシリコン膜２０にのみｎ形不純物を導入するためには、質量が比較的大きい不純物を用いればよい。具体的には、Ａｓイオンを用いることができる。ＡｓイオンはＰイオンに比べて質量が大きいため、ポリシリコン膜２０の表面から浅い領域に不純物を導入することが可能である。
【００４８】
Ａｓイオンを注入する場合、イオン注入条件は、例えば、加速エネルギー４０ｋｅＶ、ドーズ量２×１０15ｃｍ-2とする。このような条件でイオン注入を行えば、ポリシリコン膜２０の表面から浅い領域に不純物を導入することができる。
【００４９】
なお、イオン注入条件は、これに限定されるものではなく、適宜設定すればよい。また、ドーパント不純物はＡｓイオンに限定されるものではなく、他のドーパント不純物を適宜用いることができる。
【００５０】
次に、熱処理を行うことにより、ポリシリコン膜２０中に導入された不純物を拡散及び活性化する。この際、拡散防止膜１８は、ポリシリコン膜２０中の不純物がポリシリコン膜１６中に拡散するのを抑制する。ポリシリコン膜２０中におけるｎ形不純物の濃度は１×１０20ｃｍ-3程度となり、ポリシリコン膜１６中におけるｎ形不純物の濃度は１×１０18ｃｍ-3程度と低く抑えられる（図３（ｃ）参照）。
【００５１】
次に、全面に、熱酸化法により、膜厚５〜１０ｎｍのシリコン酸化膜より成る誘電体膜２４を形成する。
【００５２】
次に、全面に、ＣＶＤ法により、約１×１０20ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜２５を形成する（図４（ａ）参照）。
【００５３】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜２５、誘電体膜２４、ポリシリコン膜２０、拡散防止膜１８、ポリシリコン膜１６及びトンネル酸化膜１４をパターニングし、これにより積層メサ２８を形成する（図４（ｂ）参照）。
【００５４】
次に、全面に、熱酸化法により、膜厚５〜１０ｎｍのシリコン酸化膜より成るゲート絶縁膜３０を形成する。
【００５５】
次に、全面に、ＣＶＤ法により、約１×１０20ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜３１を形成する（図４（ｃ）参照）。
【００５６】
次に、ポリシリコン膜３１を異方性エッチングする。これにより、積層メサの２８側面に、ポリシリコン膜３１より成る側部コントロールゲート電極３２が形成される。
【００５７】
次に、イオン注入法により、Ａｓイオンを注入し、これによりエクステンションソースドレイン構造の浅い領域を構成する不純物拡散領域３６ａを形成する。イオン注入条件は、例えば加速エネルギー５ｋｅＶ、ドーズ量１×１０13ｃｍ-2とする。側部コントロールゲート電極３２を形成した後に不純物を導入することにより、不純物拡散領域３６ａを形成するので、フローティングゲート電極２２から離間して不純物拡散領域３６ａが形成される（図５（ａ）参照）。
【００５８】
次に、全面に、ＣＶＤ法により、膜厚５０ｎｍのシリコン酸化膜を形成する。この後、シリコン酸化膜を異方性エッチングする。これにより、側部コントロールゲート電極３２の側面に、シリコン酸化膜より成るサイドウォール絶縁膜３４が形成される。
【００５９】
次に、イオン注入法により、Ａｓイオンを注入し、これによりエクステンションソースドレイン構造の深い領域を構成する不純物拡散領域３６ｂを形成する。イオン注入条件は、例えば加速エネルギー４０ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする（図５（ｂ）参照）。
【００６０】
次に、サリサイドプロセスにより、ソース／ドレイン領域３６上、上部コントロールゲート電極２６上、及び側部コントロールゲート電極３２上に、コバルトシリサイド膜３８ａ、３８ｂを形成する（図５（ｃ）参照）。
【００６１】
こうして、本実施形態による半導体装置が製造される。
【００６２】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体装置及びその製造方法を図６乃至図８を用いて説明する。図６は、本変形例による半導体装置を示す断面図である。図７は、本変形例による半導体装置のエネルギーバンド構造を示す図である。図８は、本変形例による半導体装置の製造方法を示す工程断面図である。
【００６３】
図６に示すように、トンネル絶縁膜１４上には、真性半導体膜、具体的には、不純物が導入されていないポリシリコン膜４０が形成されている。ポリシリコン膜４０の膜厚は、例えば約２０ｎｍとなっている。
【００６４】
ポリシリコン膜４０上には、金属膜４２が形成されている。金属膜４２は、膜厚１０ｎｍのＴｉＮ膜と、膜厚１００ｎｍのタングステン膜とを、順次積層することにより構成されている。
【００６５】
ポリシリコン膜４０と金属膜４２とにより、フローティングゲート２２ａが構成されている。
【００６６】
本変形例による半導体装置は、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されていることに主な特徴がある。
【００６７】
本変形例では、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されているため、図７（ａ）に示すようなエネルギーバンド構造となる。即ち、真性半導体であるポリシリコン膜４０により厚い空乏層が構成される。従って、本変形例によれば、図１に示す第１実施形態による半導体装置と同様に、キャリアの再結合を抑制することができ、ひいては、フローティングゲート電極２２ａ内に情報を長時間保持することができる。
【００６８】
なお、金属膜は、上記のような材料に限定されるものではなく、例えば、ＭＯＳトランジスタの金属ゲート電極に用いられている金属材料、具体的には、Ａｌ等を適宜用いることができる。Ａｌより成る金属膜４２ａをポリシリコン膜４０上に形成した場合には、図７（ｂ）に示すようなエネルギーバンド構造となる。
【００６９】
次に、本変形例による半導体装置の製造方法を図８を用いて説明する。
【００７０】
まず、トンネル絶縁膜１４を形成する工程までは、図３（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【００７１】
次に、全面に、ＣＶＤ法により、不純物を導入せずに、膜厚２０ｎｍのポリシリコン膜４０を形成する。
【００７２】
次に、全面に、スパッタ法により、膜厚１０ｎｍのＴｉＮ膜を形成する。次に、全面に、スパッタ法により、膜厚１００ｎｍのタングステン膜を形成する。こうして、ＴｉＮ膜及びタングステン膜より成る金属膜４２が形成される（図８（ａ）参照）。
【００７３】
この後の半導体装置の製造方法は、図４（ａ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【００７４】
こうして、本変形例による半導体装置が製造される（図８（ｂ）参照）。
【００７５】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体装置及びその製造方法を図９及び図１０を用いて説明する。図９は、本変形例による半導体装置を示す断面図である。図１０は、本変形例による半導体装置の製造方法を示す工程断面図である。
【００７６】
図９に示すように、トンネル絶縁膜１４上には、低濃度にｎ形不純物が導入されたポリシリコン膜４４より成るフローティングゲート電極２２ｂが形成されている。ポリシリコン膜４４の膜厚は例えば約１００ｎｍとなっており、ポリシリコン膜４４の不純物濃度は例えば約１×１０18ｃｍ-3となっている。
【００７７】
本変形例による半導体装置は、低濃度に不純物が導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂが構成されていることに主な特徴がある。
【００７８】
本変形例では、不純物が低濃度に導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂが構成されているため、トンネル絶縁膜１４の近傍においてフローティングゲート電極２２ｂに厚い空乏層が形成される。従って、本変形例によれば、図１に示す第１実施形態による半導体装置と同様に、キャリアの再結合を抑制することができ、フローティングゲート電極２２ｂ内に情報を長時間保持することができる。
【００７９】
なお、上記では、ポリシリコン膜４４の不純物濃度を約１×１０18ｃｍ-3としたが、ポリシリコン膜４４の不純物濃度は約１×１０18ｃｍ-3に限定されるものではない。ポリシリコン膜４４の不純物濃度を例えば１×１０17〜１×１０20ｃｍ-3の範囲で適宜設定すれば、キャリアの再結合を抑制しうる厚さの空乏層を、トンネル絶縁膜の近傍のフローティングゲート電極中に形成することが可能である。
【００８０】
次に、本変形例による半導体装置の製造方法を図１０を用いて説明する。
【００８１】
まず、トンネル絶縁膜１４を形成する工程までは、図３（ａ）及び図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【００８２】
次に、全面に、ＣＶＤ法により、約１×１０18ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜４４を形成する。
【００８３】
この後の半導体装置の製造方法は、図４（ａ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【００８４】
こうして、本変形例による半導体装置が製造される（図１０（ｂ）参照）。
【００８５】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図１１乃至図１２を用いて説明する。図１１は、本実施形態による半導体装置を示す断面図である。図１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図１０に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８６】
図１１に示すように、シリコン基板１０上には、シリコン酸化膜より成る膜厚約３ｎｍのトンネル絶縁膜１４が形成されている。
【００８７】
トンネル絶縁膜１４上には、図１に示す第１実施形態による半導体装置と同様のフローティングゲート電極２２が形成されている。
【００８８】
トンネル絶縁膜１４上、及びフローティングゲート電極２２の上面及び側面には、シリコン酸化膜より成る膜厚５〜１０ｎｍのゲート絶縁膜４６が形成されている。
【００８９】
ゲート絶縁膜４６上には、ｎ形不純物が高濃度に導入された膜厚１００ｎｍのポリシリコン膜より成るコントロールゲート電極４８が形成されている。コントロールゲート電極４８の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【００９０】
コントロールゲート電極４８の両側のシリコン基板１０中には、ｎ形不純物が導入されており、これによりソース／ドレイン拡散層３６が形成されている。
【００９１】
本実施形態による半導体装置は、フローティングゲート電極２２の幅よりも十分に大きな幅で、コントロールゲート電極４８が形成されていることに主な特徴がある。このように構成することによっても、フローティングゲート電極２２の両端とソース／ドレイン拡散層３６との間に、キャリアがトンネルできない程度の間隔を確保することができるので、フローティングゲート電極２２に蓄積された電子が、トンネル現象によりソース／ドレイン拡散層３６に移動するのを防止することができる。なお、詳細な内容については、本出願人による特願平１０−３２２０３４号明細書を参照されたい。
【００９２】
また、本実施形態による半導体装置では、図１に示す第１実施形態による半導体装置のフローティングゲート電極２２と同様のフローティングゲート電極２２が用いられている。
【００９３】
従って、本実施形態によれば、第１実施形態による半導体装置と同様に、フローティングゲート電極２２内に情報を長時間保持することができる。
【００９４】
次に、本実施形態による半導体装置の製造方法を図１２を用いて説明する。図は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９５】
まず、熱処理を行うことにより、ポリシリコン膜２０中に導入された不純物を拡散及び活性化する工程までは、図３（ａ）乃至図３（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【００９６】
次に、フォトリソグラフィ技術を用いて、ポリシリコン膜２０、拡散防止膜１８、及びポリシリコン膜１６をパターニングし、これによりフローティングゲート電極２２を形成する（図１２（ａ）参照）。
【００９７】
次に、全面に、熱酸化法により、膜厚５〜１０ｎｍのシリコン酸化膜より成るゲート絶縁膜４６を形成する。
【００９８】
次に、全面に、ＣＶＤ法により、約１×１０20ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜４７を形成する（図１２（ｂ）参照）。
【００９９】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜４７、ゲート絶縁膜４６、トンネル酸化膜１４をパターニングする。
【０１００】
次に、イオン注入法により、コントロールゲート電極４８をマスクとしてＡｓイオンを注入し、これによりソース／ドレイン拡散層３６を形成する。フローティングゲート電極２２より十分に幅の広いコントロールゲート電極４８に自己整合でソース／ドレイン拡散層３６を形成するので、フローティングゲート電極２２から離間して不純物拡散領域３６が形成される（図１２（ｃ）参照）。
【０１０１】
こうして、本実施形態による半導体装置が製造される。
【０１０２】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体装置を図１３を用いて説明する。図１３は、本変形例による半導体装置を示す断面図である。
【０１０３】
本変形例による半導体装置は、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その１）による半導体装置に用いられているフローティングゲート電極２２ａと同様のフローティングゲート電極２２ａが用いられている。
【０１０４】
このように、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａを構成した場合であっても、図１１に示す第２実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１０５】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体装置を図１４を用いて説明する。図１４は、本変形例による半導体装置を示す断面図である。
【０１０６】
本変形例による半導体装置は、低濃度に不純物が導入されたポリシリコン膜４４によりフローティングゲート電極２２ｃが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その２）による半導体装置に用いられているフローティングゲート２２ｂと同様のフローティングゲート２２ｂが用いられている。
【０１０７】
このように、不純物が低濃度に導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂを構成した場合であっても、図１１に示す第２実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１０８】
なお、ポリシリコン膜４４の不純物濃度を１×１０17〜１×１０20ｃｍ-3とすれば、キャリアの再結合を抑制しうる厚さの空乏層、トンネル絶縁膜の近傍のフローティングゲート電極中に形成することが可能である。
【０１０９】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法を図１５及び図１６を用いて説明する。図１５は、本実施形態による半導体装置を示す断面図である。図１６は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図１４に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１１０】
図１５に示すように、シリコン基板１０上には、シリコン酸化膜より成る膜厚４ｎｍのトンネル絶縁膜１４が形成されている。
【０１１１】
トンネル絶縁膜１４上には、図１に示す第１実施形態による半導体装置に用いられているフローティングゲート電極２２と同様のフローティングゲート電極２２が形成されている。
【０１１２】
フローティングゲート電極２２上には、シリコン酸化膜より成る膜厚５〜１０ｎｍのゲート絶縁膜２４が形成されている。
【０１１３】
ゲート絶縁膜２４上には、ｎ形不純物が高濃度に導入された膜厚１００ｎｍのポリシリコン膜より成るコントロールゲート電極２６が形成されている。コントロールゲート電極２６の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【０１１４】
トンネル絶縁膜１４、フローティングゲート電極２２、ゲート絶縁膜２４、及びコントロールゲート電極２６により、積層メサ２８が構成されている。
【０１１５】
積層メサ２８の側面には、シリコン酸化膜より成るサイドウォール絶縁膜５０が形成されている。
【０１１６】
サイドウォール絶縁膜５０が形成された積層メサ２８の両側のシリコン基板１０中には、ｎ形不純物が導入されており、これによりソース／ドレイン拡散層３６が形成されている。
【０１１７】
本実施形態による半導体装置は、フローティングゲート電極２２の両端とソース／ドレイン拡散層３６とが近接しているが、トンネル酸化膜１４の膜厚を４ｎｍと厚めに設定すれば、フローティングゲート２２に蓄積されたキャリアがソース／ドレイン拡散層３６に移動するのを抑制することは可能である。
【０１１８】
また、本実施形態によれば、図１に示す第１実施形態による半導体装置に用いられているフローティングゲート電極２２と同様のフローティングゲート電極２２が用いられているので、第１実施形態による半導体装置と同様に、フローティングゲート電極２２内に情報を長時間保持することができる。
【０１１９】
次に、本実施形態による半導体装置の製造方法を図１６を用いて説明する。
【０１２０】
まず、シリコン基板１０の表面近傍領域に、Ｂイオンを導入する工程までは、図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【０１２１】
次に、全面に、熱酸化法により、膜厚４ｎｍのシリコン酸化膜より成るトンネル絶縁膜１４を形成する（図１６（ａ）参照）。
【０１２２】
この後、積層メサ２８を形成する工程までは、図３（ｃ）乃至図４（ｂ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１２３】
次に、全面に、ＣＶＤ法により、膜厚５０ｎｍのシリコン酸化膜を形成する。この後、シリコン酸化膜を異方性エッチングする。これにより、積層メサ２８の側面に、シリコン酸化膜より成るサイドウォール絶縁膜５０が形成される（図１６（ｂ）参照）。
【０１２４】
次に、イオン注入法により、側面にサイドウォール絶縁膜５０が形成された積層メサ２８をマスクとして、シリコン基板１０にＡｓイオンを注入し、これによりソース／ドレイン拡散層３６を形成する（図１６（ｃ）参照）。
【０１２５】
こうして、本実施形態による半導体装置が製造される。
【０１２６】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体装置を図１７を用いて説明する。図１７は、本変形例による半導体装置を示す断面図である。
【０１２７】
本変形例による半導体装置は、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その１）による半導体装置に用いられているフローティングゲート電極２２ａと同様のフローティングゲート電極２２ａが用いられている。
【０１２８】
このように、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａを構成した場合であっても、図１５に示す第３実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１２９】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体装置を図１８を用いて説明する。図１８は、本変形例による半導体装置を示す断面図である。
【０１３０】
本変形例による半導体装置は、低濃度に不純物が導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その２）による半導体装置に用いられているフローティングゲート２２ｂと同様のフローティングゲート２２ｂが用いられている。
【０１３１】
このように、不純物が低濃度に導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂを構成した場合であっても、図１５に示す第３実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１３２】
なお、ポリシリコン膜４４の不純物濃度を１×１０17〜１×１０20ｃｍ-3の範囲で適宜設定すれば、キャリアの再結合を抑制しうる厚さの空乏層を、トンネル絶縁膜の近傍のフローティングゲート電極中に形成することが可能である。
【０１３３】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１３４】
例えば、第１乃至第３実施形態では、拡散防止膜１８としてシリコン酸化膜を用いたが、拡散防止膜１８はシリコン酸化膜に限定されるものではない。例えば、シリコン窒化膜により拡散防止膜を構成してもよい。かかる拡散防止膜は、ＮＯアニールにより形成することができる。
【０１３５】
また、第１乃至第３実施形態では、イオン注入法によりポリシリコン膜２０に不純物を導入したが、ＣＶＤ法等により、不純物が高濃度に導入されたポリシリコン膜２０を形成してもよい。
【０１３６】
また、第１乃至第３実施形態では、不純物濃度の低いポリシリコン膜１６と不純物濃度の高いポリシリコン膜２０とを用いてフローティングゲート電極を構成したが、必ずしも複数のポリシリコン膜を用いてフローティングゲート電極を構成しなくてもよい。例えば、不純物濃度を分布させたポリシリコン膜、即ち、トンネル絶縁膜の近傍における不純物濃度が低く、トンネル絶縁膜から離間した領域における不純物濃度が高いポリシリコン膜を用いて、フローティングゲート電極を構成してもよい。
【０１３７】
また、第２及び第３実施形態による半導体装置において、エクステンションソースドレイン構造のソース／ドレイン拡散層を形成してもよい。
【０１３８】
また、第１乃至第３実施形態の変形例では、金属膜４２を用いる場合を例に説明したが、金属膜のみならず、シリサイド膜を用いてもよい。
【０１３９】
また、本発明の原理は、本出願人による特願平１１−３４５４３７号明細書に記載された他の構成の半導体装置にも適用可能である。
【０１４０】
【発明の効果】
以上の通り、本発明によれば、フローティングゲート電極中の不純物濃度がトンネル絶縁膜の近傍において低くなっているので、トンネル絶縁膜の近傍において、フローティングゲート電極内に厚い空乏層が形成される。フローティングゲート内に厚い空乏層が形成されると、フローティングゲート電極の伝導帯と半導体基板の価電子帯とはトンネル絶縁膜及び厚い空乏層によって隔てられているので、フローティングゲート電極に蓄えられたキャリアは半導体基板方向に容易にトンネルすることはできない。従って、本発明によれば、薄いトンネル絶縁膜を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極内に情報を長時間保持し得る半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置を示す断面図である。
【図２】本発明の第１実施形態による半導体装置のエネルギーバンド構造を示す図である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】本発明の第１実施形態の変形例（その１）による半導体装置を示す断面図である。
【図７】本発明の第１実施形態の変形例（その１）による半導体装置のエネルギーバンド構造を示す図である。
【図８】本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図である。
【図９】本発明の第１実施形態の変形例（その２）による半導体装置を示す断面図である。
【図１０】本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図である。
【図１１】本発明の第２実施形態による半導体装置を示す断面図である。
【図１２】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図１３】本発明の第２実施形態の変形例（その１）による半導体装置を示す断面図である。
【図１４】本発明の第２実施形態の変形例（その２）による半導体装置を示す断面図である。
【図１５】本発明の第３実施形態による半導体装置を示す断面図である。
【図１６】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図である。
【図１７】本発明の第３実施形態の変形例（その１）による半導体装置を示す断面図である。
【図１８】本発明の第３実施形態の変形例（その２）による半導体装置を示す断面図である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…トンネル絶縁膜
１６…ポリシリコン膜
１８…拡散防止膜
２０…ポリシリコン膜
２２…フローティングゲート電極
２２ａ…フローティングゲート電極
２２ｂ…フローティングゲート電極
２４…誘電体膜
２５…ポリシリコン膜
２６…上部コントロールゲート電極
２８…積層メサ
３０…ゲート絶縁膜
３１…ポリシリコン膜
３２…側部コントロールゲート電極
３４…サイドウォール絶縁膜
３５…コントロールゲート電極
３６…ソース／ドレイン拡散層
３６ａ…不純物拡散領域
３６ｂ…不純物拡散領域
３８ａ、３８ｂ…コバルトシリサイド膜
４０…ポリシリコン膜
４２…金属膜
４２ａ…金属膜
４４…ポリシリコン膜
４６…ゲート絶縁膜
４７…ポリシリコン膜
４８…コントロールゲート電極
５０…サイドウォール絶縁膜
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、フローティングゲート電極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
代表的な半導体記憶装置として、ＤＲＡＭ（Dynamic Random Access Memory）が知られている。ＤＲＡＭは、１つのＭＩＳＦＥＴと１つのキャパシタとから成る１メモリセルに、１ビットの情報を記憶する半導体記憶装置である。ＤＲＡＭにおいては、メモリセルの微細化及び大容量化が進んでいるが、更なる大容量化を図ることが可能な半導体記憶装置が待望されている。
【０００３】
更なる大容量化を図ることが可能な半導体記憶装置として、フラッシュメモリが注目されている。フラッシュメモリは、１つのＭＩＳＦＥＴのみにより１つのメモリセルを構成するため、大容量化に適している。
【０００４】
フラッシュメモリでは、フローティングゲート形ＦＥＴのフローティングゲート電極にキャリアを注入することにより、情報を記憶する。フローティングゲート電極に注入されたキャリアを保持するため、フローティングゲート電極とチャネル領域との間の絶縁膜の厚さは８ｎｍ程度以上必要とされる。
【０００５】
フローティングゲート電極にキャリアを注入する際には、チャネルとフローティングゲート電極との間に高電圧を印加する。チャネル領域とフローティングゲート電極との間に高電圧を印加すると、ＦＮ（Fowler-Nordheim）トンネル現象により、キャリアがフローティングゲート電極に注入される。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＦＮトンネル現象を用いてキャリアをフローティングゲート電極に注入するためには、１０〜２０Ｖ程度の電圧が必要とされる。このため、従来のフラッシュメモリでは高電圧の印加が必要であり、消費電力が大きくなってしまっていた。
【０００７】
低電圧での書き込みを可能とするためには、チャネル領域とフローティングゲート電極との間のトンネル絶縁膜の厚さを薄くすることが有効であると考えられる。しかし、トンネル絶縁膜の厚さを単に薄くしたのでは、フローティングゲート電極に注入された電子がチャネル領域に容易に移動してしまい、フローティングゲート電極に情報を長時間保持することが困難となる。
【０００８】
本発明の目的は、トンネル絶縁膜の厚さを薄くした場合であっても、情報を長時間保持することができる半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成されたコントロールゲート電極とを有する半導体装置であって、前記フローティングゲート電極は、前記第１の絶縁膜上に形成された半導体膜と、前記半導体膜上に形成された金属膜又はシリサイド膜とを有し、前記第２の絶縁膜は、前記金属膜上又は前記シリサイド膜上に直接形成されており、前記コントロールゲート電極と前記半導体基板との間に電圧を印加しない状態で、前記フローティングゲート電極の前記第１の絶縁膜の近傍に空乏層が形成されていることを特徴とする半導体装置により達成される。これにより、薄いトンネル絶縁膜を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極内に情報を長時間保持し得る半導体装置を提供することができる。
【００１０】
また、上記目的は、半導体基板上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、フローティングゲート電極を形成する工程と、前記フローティングゲート電極上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、コントロールゲート電極を形成する工程とを有し、前記フローティングゲート電極を形成する工程では、前記コントロールゲート電極と前記半導体基板との間に電圧を印加しない状態で、前記フローティングゲート電極の前記第１の絶縁膜の近傍に空乏層が形成されるように前記フローティングゲート電極を形成し、前記フローティングゲート電極を形成する工程は、前記第１の絶縁膜上に半導体膜を形成する工程と、前記半導体膜上に金属膜又はシリサイド膜を形成する工程とを有し、前記第２の絶縁膜を形成する工程では、前記金属膜上又は前記シリサイド膜上に前記第２の絶縁膜を直接形成することを特徴とする半導体装置の製造方法により達成される。これにより、薄いトンネル絶縁膜を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極内に情報を長時間保持し得る半導体装置を提供することができる。
【００１１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図５を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。図２は、本実施形態による半導体装置のエネルギーバンド構造を示す図である。図３乃至図５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１２】
図１に示すように、ｐ-形のシリコン基板１０上には、素子領域を画定する素子分離膜１２が形成されている。
【００１３】
シリコン基板１０の表面近傍領域には、ｐ形不純物が導入されている。これにより、シリコン基板１０の表面近傍領域における不純物濃度は、シリコン基板１０の深部における不純物濃度より高くなっている。シリコン基板１０の表面近傍領域においてｐ形不純物の濃度を高くしているのは、コントロールゲート電極２２に情報を長時間保持できるようにするためである。なお、詳細なメカニズムについては、本出願人による特願平１０−３２２０３４号明細書を参照されたい。
【００１４】
シリコン基板１０上には、シリコン酸化膜より成る膜厚約３ｎｍのトンネル絶縁膜１４が形成されている。トンネル絶縁膜１４の膜厚を３ｎｍ程度と薄くしているのは、低い電圧での情報の書き込みや消去を可能とするためである。
【００１５】
トンネル絶縁膜１４上には、ｎ形不純物が低濃度に導入された膜厚約２０ｎｍのポリシリコン膜１６が形成されている。ポリシリコン膜１６の不純物濃度は、例えば約１×１０18ｃｍ-3となっている。
【００１６】
ポリシリコン膜１６上には、シリコン酸化膜より成る膜厚約１ｎｍの拡散防止膜１８が形成されている。
【００１７】
拡散防止膜１８上には、ｎ形不純物が高濃度に導入された膜厚約１３０ｎｍのポリシリコン膜２０が形成されている。ポリシリコン膜２０の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【００１８】
拡散防止膜１８は、ポリシリコン膜２０中に導入されたｎ形不純物を拡散及び活性化する際に、ポリシリコン膜１６中にｎ形不純物が拡散するのを抑制するためのものである。なお、拡散防止膜１８の膜厚は１ｎｍ程度と極めて薄いため、ポリシリコン膜１６とポリシリコン膜２０とは電気的には接続されている。
【００１９】
ポリシリコン膜１６、拡散防止膜１８、及びポリシリコン膜２０より成る積層体により、フローティングゲート電極２２が構成されている。
【００２０】
フローティングゲート電極２２上には、シリコン酸化膜より成る誘電体膜２４が形成されている。誘電体膜２４の膜厚は、例えば５〜１０ｎｍ程度になっている。
【００２１】
誘電体膜２４上には、ｎ形不純物が高濃度に導入された膜厚１００ｎｍのポリシリコン膜より成る上部コントロールゲート電極２６が形成されている。上部コントロールゲート電極２６の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【００２２】
トンネル絶縁膜１４、フローティングゲート電極２２、誘電体膜２４、及び上部コントロールゲート電極２６により、積層メサ２８が構成されている。
【００２３】
積層メサ２８の側面、及び積層メサ２８の周辺のシリコン基板１０上には、シリコン酸化膜より成るゲート絶縁膜３０が形成されている。ゲート絶縁膜３０の膜厚は、例えば５〜１０ｎｍ程度になっている。
【００２４】
積層メサ２８の側部には、ゲート絶縁膜３０を介して、ｎ形不純物が高濃度に導入されたポリシリコン膜により成る側部コントロールゲート電極３２が形成されている。側部コントロールゲート電極３２に導入された不純物の濃度は、例えば約１×１０20ｃｍ-3になっている。また、側部コントロールゲート電極３２の横方向の膜厚は、約１００ｎｍ程度になっている。
【００２５】
側部コントロールゲート電極３２の側面には、シリコン酸化膜より成るサイドウォール絶縁膜３４が形成されている。
【００２６】
側部コントロールゲート電極３２の外側のシリコン基板１０中には、エクステンションソースドレインの浅い領域を構成する不純物拡散領域３６ａが形成されている。サイドウォール絶縁膜３４の外側のシリコン基板１０中には、エクステンションソースドレインの深い領域を構成する不純物拡散領域３６ｂが形成されている。
【００２７】
不純物拡散領域３６ａと不純物拡散領域３６ｂとによりエクステンションソースドレイン構造のソース／ドレイン拡散層３６が構成されている。なお、エクステンション構造のソース／ドレイン拡散層３６を形成するのは、ショートチャネル効果によるパンチスルーを防止するためである。
【００２８】
フローティングゲート電極２２の両端とソース／ドレイン拡散層３６との間には、キャリアがトンネルできない程度の間隔、例えば３０ｎｍ程度の間隔が確保されている。これにより、フローティングゲート電極２２に蓄積された電子が、トンネル現象によりソース／ドレイン拡散層３６に移動することが抑制される。なお、詳細な内容については、本出願人による特願平１１−３４５４３７号明細書を参照されたい。
【００２９】
ソース／ドレイン拡散層３６上には、コバルトシリサイド膜３８ａが形成されている。上部コントロールゲート電極２６上及び側部コントロールゲート電極３２上には、コバルトシリサイド膜３８ｂが形成されている。
【００３０】
上部コントロールゲート電極２６と側部コントロールゲート電極３２とは、コバルトシリサイド膜３８ｂにより電気的に接続されている。上部コントロールゲート電極２６及び側部コントロールゲート電極３２により、コントロールゲート電極３５が構成されている。
【００３１】
このように本実施形態による半導体装置は、フローティングゲート電極２２中の不純物濃度が、トンネル絶縁膜１４の近傍において低くなっていることに主な特徴がある。
【００３２】
即ち、単に、不純物が高濃度に導入されたポリシリコン膜２０によりフローティングゲート電極を構成した場合には、図２（ｂ）に示すように、フローティングゲート電極の伝導帯と半導体基板の価電子帯とが薄いトンネル絶縁膜を介して隣接するため、フローティングゲート電極に蓄えられたキャリアは容易にトンネル絶縁膜をトンネルすることができる。従って、薄いトンネル絶縁膜を介してキャリアの再結合が生じやすく、フローティングゲート電極内に情報を長時間保持することが困難となる。
【００３３】
これに対し、本実施形態では、フローティングゲート電極２２中の不純物濃度がトンネル絶縁膜１４の近傍において低くなっているので、図２（ａ）に示すように、トンネル絶縁膜１４の近傍において、フローティングゲート電極２２内に厚い空乏層が形成される。フローティングゲート２２内に厚い空乏層が形成されると、フローティングゲート電極の伝導帯と半導体基板の価電子帯とはトンネル絶縁膜及び厚い空乏層によって隔てられているので、フローティングゲート電極に蓄えられたキャリアは半導体基板方向に容易にトンネルすることはできない。従って、本実施形態によれば、薄いトンネル絶縁膜１４を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極２２内に情報を長時間保持し得る半導体装置を提供することができる。
【００３４】
なお、上記では、トンネル絶縁膜１４の厚さを３ｎｍ程度としたが、トンネル絶縁膜１４の厚さは３ｎｍに限定されるものではない。本実施形態では、キャリアの再結合を抑制し得る空乏層をトンネル絶縁膜１４の近傍のフローティングゲート２２内に形成するため、従来の構造では不可能であった８ｎｍ以下のトンネル絶縁膜を用いてメモリセルトランジスタを構成することができる。
【００３５】
また、上記では、ポリシリコン膜１６中の不純物濃度を１×１０18ｃｍ-3程度としたが、ポリシリコン膜１６中の不純物濃度は１×１０18ｃｍ-3程度に限定されるものではない。ポリシリコン膜１６中の不純物濃度は、例えば１×１０17〜１×１０20ｃｍ-3の範囲で適宜設定することができる。
【００３６】
また、上記では、ポリシリコン膜２０の不純物濃度を１×１０20ｃｍ-3程度としたが、ポリシリコン膜２０の不純物濃度は１×１０20ｃｍ-3程度に限定されるものではない。ポリシリコン膜２０中の不純物濃度は、例えば１×１０18〜１×１０21ｃｍ-3の範囲で適宜設定することができる。但し、ポリシリコン膜２０の不純物濃度を、ポリシリコン膜１６の不純物濃度より高く設定する。
【００３７】
また、上記では、上部コントロールゲート電極２６の不純物濃度を１×１０20ｃｍ-3程度としたが、上部コントロールゲート電極２６の不純物濃度は１×１０20ｃｍ-3程度に限定されるものではない。上部コントロールゲート電極２６の不純物濃度は、例えば１×１０19〜１×１０21ｃｍ-3の範囲で適宜設定することができる。
【００３８】
また、上記では、側部コントロールゲート電極３２の不純物濃度を１×１０20ｃｍ-3程度としたが、側部コントロールゲート電極３２の不純物濃度は１×１０20ｃｍ-3程度に限定されるものではない。側部コントロールゲート電極３２の不純物濃度は、例えば１×１０19〜１×１０21ｃｍ-3の範囲で適宜設定することができる。
【００３９】
次に、本実施形態による半導体装置の製造方法を図３乃至図５を用いて説明する。
【００４０】
まず、図３（ａ）に示すように、熱酸化法により、ｐ-形のシリコン基板１０の表面に、素子領域を画定する素子分離膜１２を形成する。
【００４１】
次に、全面に、イオン注入法により、シリコン基板１０の表面近傍領域に、Ｂイオンを導入する。イオン注入条件は、例えば、加速エネルギー１０ｋｅＶ、ドーズ量２×１０13ｃｍ-2とする。これにより、シリコン基板１０の表面近傍領域における不純物濃度を、シリコン基板１０の深部における不純物濃度より高くする。
【００４２】
次に、全面に、熱酸化法により、膜厚３ｎｍのシリコン酸化膜より成るトンネル絶縁膜１４を形成する（図３（ｂ）参照）。
【００４３】
次に、全面に、ＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、不純物が導入されていない膜厚２０ｎｍのポリシリコン膜１６を形成する。
【００４４】
次に、硝酸を用いて、ポリシリコン膜１６の表面を酸化する。これにより、ポリシリコン膜１６の表面に、膜厚１ｎｍ程度のシリコン酸化膜より成る拡散防止膜１８が形成される。
【００４５】
次に、全面に、ＣＶＤ法により、膜厚１３０ｎｍのポリシリコン膜２０を形成する。
【００４６】
次に、イオン注入法により、ポリシリコン膜２０にｎ形不純物を導入する。この際、ポリシリコン膜２０にのみｎ形不純物を導入し、ポリシリコン膜１６にはｎ形不純物を導入しないようにすることが望ましい。
【００４７】
ポリシリコン膜１６にｎ形不純物を導入することなく、ポリシリコン膜２０にのみｎ形不純物を導入するためには、質量が比較的大きい不純物を用いればよい。具体的には、Ａｓイオンを用いることができる。ＡｓイオンはＰイオンに比べて質量が大きいため、ポリシリコン膜２０の表面から浅い領域に不純物を導入することが可能である。
【００４８】
Ａｓイオンを注入する場合、イオン注入条件は、例えば、加速エネルギー４０ｋｅＶ、ドーズ量２×１０15ｃｍ-2とする。このような条件でイオン注入を行えば、ポリシリコン膜２０の表面から浅い領域に不純物を導入することができる。
【００４９】
なお、イオン注入条件は、これに限定されるものではなく、適宜設定すればよい。また、ドーパント不純物はＡｓイオンに限定されるものではなく、他のドーパント不純物を適宜用いることができる。
【００５０】
次に、熱処理を行うことにより、ポリシリコン膜２０中に導入された不純物を拡散及び活性化する。この際、拡散防止膜１８は、ポリシリコン膜２０中の不純物がポリシリコン膜１６中に拡散するのを抑制する。ポリシリコン膜２０中におけるｎ形不純物の濃度は１×１０20ｃｍ-3程度となり、ポリシリコン膜１６中におけるｎ形不純物の濃度は１×１０18ｃｍ-3程度と低く抑えられる（図３（ｃ）参照）。
【００５１】
次に、全面に、熱酸化法により、膜厚５〜１０ｎｍのシリコン酸化膜より成る誘電体膜２４を形成する。
【００５２】
次に、全面に、ＣＶＤ法により、約１×１０20ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜２５を形成する（図４（ａ）参照）。
【００５３】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜２５、誘電体膜２４、ポリシリコン膜２０、拡散防止膜１８、ポリシリコン膜１６及びトンネル酸化膜１４をパターニングし、これにより積層メサ２８を形成する（図４（ｂ）参照）。
【００５４】
次に、全面に、熱酸化法により、膜厚５〜１０ｎｍのシリコン酸化膜より成るゲート絶縁膜３０を形成する。
【００５５】
次に、全面に、ＣＶＤ法により、約１×１０20ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜３１を形成する（図４（ｃ）参照）。
【００５６】
次に、ポリシリコン膜３１を異方性エッチングする。これにより、積層メサの２８側面に、ポリシリコン膜３１より成る側部コントロールゲート電極３２が形成される。
【００５７】
次に、イオン注入法により、Ａｓイオンを注入し、これによりエクステンションソースドレイン構造の浅い領域を構成する不純物拡散領域３６ａを形成する。イオン注入条件は、例えば加速エネルギー５ｋｅＶ、ドーズ量１×１０13ｃｍ-2とする。側部コントロールゲート電極３２を形成した後に不純物を導入することにより、不純物拡散領域３６ａを形成するので、フローティングゲート電極２２から離間して不純物拡散領域３６ａが形成される（図５（ａ）参照）。
【００５８】
次に、全面に、ＣＶＤ法により、膜厚５０ｎｍのシリコン酸化膜を形成する。この後、シリコン酸化膜を異方性エッチングする。これにより、側部コントロールゲート電極３２の側面に、シリコン酸化膜より成るサイドウォール絶縁膜３４が形成される。
【００５９】
次に、イオン注入法により、Ａｓイオンを注入し、これによりエクステンションソースドレイン構造の深い領域を構成する不純物拡散領域３６ｂを形成する。イオン注入条件は、例えば加速エネルギー４０ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする（図５（ｂ）参照）。
【００６０】
次に、サリサイドプロセスにより、ソース／ドレイン領域３６上、上部コントロールゲート電極２６上、及び側部コントロールゲート電極３２上に、コバルトシリサイド膜３８ａ、３８ｂを形成する（図５（ｃ）参照）。
【００６１】
こうして、本実施形態による半導体装置が製造される。
【００６２】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体装置及びその製造方法を図６乃至図８を用いて説明する。図６は、本変形例による半導体装置を示す断面図である。図７は、本変形例による半導体装置のエネルギーバンド構造を示す図である。図８は、本変形例による半導体装置の製造方法を示す工程断面図である。
【００６３】
図６に示すように、トンネル絶縁膜１４上には、真性半導体膜、具体的には、不純物が導入されていないポリシリコン膜４０が形成されている。ポリシリコン膜４０の膜厚は、例えば約２０ｎｍとなっている。
【００６４】
ポリシリコン膜４０上には、金属膜４２が形成されている。金属膜４２は、膜厚１０ｎｍのＴｉＮ膜と、膜厚１００ｎｍのタングステン膜とを、順次積層することにより構成されている。
【００６５】
ポリシリコン膜４０と金属膜４２とにより、フローティングゲート２２ａが構成されている。
【００６６】
本変形例による半導体装置は、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されていることに主な特徴がある。
【００６７】
本変形例では、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されているため、図７（ａ）に示すようなエネルギーバンド構造となる。即ち、真性半導体であるポリシリコン膜４０により厚い空乏層が構成される。従って、本変形例によれば、図１に示す第１実施形態による半導体装置と同様に、キャリアの再結合を抑制することができ、ひいては、フローティングゲート電極２２ａ内に情報を長時間保持することができる。
【００６８】
なお、金属膜は、上記のような材料に限定されるものではなく、例えば、ＭＯＳトランジスタの金属ゲート電極に用いられている金属材料、具体的には、Ａｌ等を適宜用いることができる。Ａｌより成る金属膜４２ａをポリシリコン膜４０上に形成した場合には、図７（ｂ）に示すようなエネルギーバンド構造となる。
【００６９】
次に、本変形例による半導体装置の製造方法を図８を用いて説明する。
【００７０】
まず、トンネル絶縁膜１４を形成する工程までは、図３（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【００７１】
次に、全面に、ＣＶＤ法により、不純物を導入せずに、膜厚２０ｎｍのポリシリコン膜４０を形成する。
【００７２】
次に、全面に、スパッタ法により、膜厚１０ｎｍのＴｉＮ膜を形成する。次に、全面に、スパッタ法により、膜厚１００ｎｍのタングステン膜を形成する。こうして、ＴｉＮ膜及びタングステン膜より成る金属膜４２が形成される（図８（ａ）参照）。
【００７３】
この後の半導体装置の製造方法は、図４（ａ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【００７４】
こうして、本変形例による半導体装置が製造される（図８（ｂ）参照）。
【００７５】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体装置及びその製造方法を図９及び図１０を用いて説明する。図９は、本変形例による半導体装置を示す断面図である。図１０は、本変形例による半導体装置の製造方法を示す工程断面図である。
【００７６】
図９に示すように、トンネル絶縁膜１４上には、低濃度にｎ形不純物が導入されたポリシリコン膜４４より成るフローティングゲート電極２２ｂが形成されている。ポリシリコン膜４４の膜厚は例えば約１００ｎｍとなっており、ポリシリコン膜４４の不純物濃度は例えば約１×１０18ｃｍ-3となっている。
【００７７】
本変形例による半導体装置は、低濃度に不純物が導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂが構成されていることに主な特徴がある。
【００７８】
本変形例では、不純物が低濃度に導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂが構成されているため、トンネル絶縁膜１４の近傍においてフローティングゲート電極２２ｂに厚い空乏層が形成される。従って、本変形例によれば、図１に示す第１実施形態による半導体装置と同様に、キャリアの再結合を抑制することができ、フローティングゲート電極２２ｂ内に情報を長時間保持することができる。
【００７９】
なお、上記では、ポリシリコン膜４４の不純物濃度を約１×１０18ｃｍ-3としたが、ポリシリコン膜４４の不純物濃度は約１×１０18ｃｍ-3に限定されるものではない。ポリシリコン膜４４の不純物濃度を例えば１×１０17〜１×１０20ｃｍ-3の範囲で適宜設定すれば、キャリアの再結合を抑制しうる厚さの空乏層を、トンネル絶縁膜の近傍のフローティングゲート電極中に形成することが可能である。
【００８０】
次に、本変形例による半導体装置の製造方法を図１０を用いて説明する。
【００８１】
まず、トンネル絶縁膜１４を形成する工程までは、図３（ａ）及び図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【００８２】
次に、全面に、ＣＶＤ法により、約１×１０18ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜４４を形成する。
【００８３】
この後の半導体装置の製造方法は、図４（ａ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【００８４】
こうして、本変形例による半導体装置が製造される（図１０（ｂ）参照）。
【００８５】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図１１乃至図１２を用いて説明する。図１１は、本実施形態による半導体装置を示す断面図である。図１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図１０に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８６】
図１１に示すように、シリコン基板１０上には、シリコン酸化膜より成る膜厚約３ｎｍのトンネル絶縁膜１４が形成されている。
【００８７】
トンネル絶縁膜１４上には、図１に示す第１実施形態による半導体装置と同様のフローティングゲート電極２２が形成されている。
【００８８】
トンネル絶縁膜１４上、及びフローティングゲート電極２２の上面及び側面には、シリコン酸化膜より成る膜厚５〜１０ｎｍのゲート絶縁膜４６が形成されている。
【００８９】
ゲート絶縁膜４６上には、ｎ形不純物が高濃度に導入された膜厚１００ｎｍのポリシリコン膜より成るコントロールゲート電極４８が形成されている。コントロールゲート電極４８の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【００９０】
コントロールゲート電極４８の両側のシリコン基板１０中には、ｎ形不純物が導入されており、これによりソース／ドレイン拡散層３６が形成されている。
【００９１】
本実施形態による半導体装置は、フローティングゲート電極２２の幅よりも十分に大きな幅で、コントロールゲート電極４８が形成されていることに主な特徴がある。このように構成することによっても、フローティングゲート電極２２の両端とソース／ドレイン拡散層３６との間に、キャリアがトンネルできない程度の間隔を確保することができるので、フローティングゲート電極２２に蓄積された電子が、トンネル現象によりソース／ドレイン拡散層３６に移動するのを防止することができる。なお、詳細な内容については、本出願人による特願平１０−３２２０３４号明細書を参照されたい。
【００９２】
また、本実施形態による半導体装置では、図１に示す第１実施形態による半導体装置のフローティングゲート電極２２と同様のフローティングゲート電極２２が用いられている。
【００９３】
従って、本実施形態によれば、第１実施形態による半導体装置と同様に、フローティングゲート電極２２内に情報を長時間保持することができる。
【００９４】
次に、本実施形態による半導体装置の製造方法を図１２を用いて説明する。図は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９５】
まず、熱処理を行うことにより、ポリシリコン膜２０中に導入された不純物を拡散及び活性化する工程までは、図３（ａ）乃至図３（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【００９６】
次に、フォトリソグラフィ技術を用いて、ポリシリコン膜２０、拡散防止膜１８、及びポリシリコン膜１６をパターニングし、これによりフローティングゲート電極２２を形成する（図１２（ａ）参照）。
【００９７】
次に、全面に、熱酸化法により、膜厚５〜１０ｎｍのシリコン酸化膜より成るゲート絶縁膜４６を形成する。
【００９８】
次に、全面に、ＣＶＤ法により、約１×１０20ｃｍ-3の濃度でＡｓが導入された膜厚１００ｎｍのポリシリコン膜４７を形成する（図１２（ｂ）参照）。
【００９９】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜４７、ゲート絶縁膜４６、トンネル酸化膜１４をパターニングする。
【０１００】
次に、イオン注入法により、コントロールゲート電極４８をマスクとしてＡｓイオンを注入し、これによりソース／ドレイン拡散層３６を形成する。フローティングゲート電極２２より十分に幅の広いコントロールゲート電極４８に自己整合でソース／ドレイン拡散層３６を形成するので、フローティングゲート電極２２から離間して不純物拡散領域３６が形成される（図１２（ｃ）参照）。
【０１０１】
こうして、本実施形態による半導体装置が製造される。
【０１０２】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体装置を図１３を用いて説明する。図１３は、本変形例による半導体装置を示す断面図である。
【０１０３】
本変形例による半導体装置は、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その１）による半導体装置に用いられているフローティングゲート電極２２ａと同様のフローティングゲート電極２２ａが用いられている。
【０１０４】
このように、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａを構成した場合であっても、図１１に示す第２実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１０５】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体装置を図１４を用いて説明する。図１４は、本変形例による半導体装置を示す断面図である。
【０１０６】
本変形例による半導体装置は、低濃度に不純物が導入されたポリシリコン膜４４によりフローティングゲート電極２２ｃが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その２）による半導体装置に用いられているフローティングゲート２２ｂと同様のフローティングゲート２２ｂが用いられている。
【０１０７】
このように、不純物が低濃度に導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂを構成した場合であっても、図１１に示す第２実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１０８】
なお、ポリシリコン膜４４の不純物濃度を１×１０17〜１×１０20ｃｍ-3とすれば、キャリアの再結合を抑制しうる厚さの空乏層、トンネル絶縁膜の近傍のフローティングゲート電極中に形成することが可能である。
【０１０９】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法を図１５及び図１６を用いて説明する。図１５は、本実施形態による半導体装置を示す断面図である。図１６は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図１４に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１１０】
図１５に示すように、シリコン基板１０上には、シリコン酸化膜より成る膜厚４ｎｍのトンネル絶縁膜１４が形成されている。
【０１１１】
トンネル絶縁膜１４上には、図１に示す第１実施形態による半導体装置に用いられているフローティングゲート電極２２と同様のフローティングゲート電極２２が形成されている。
【０１１２】
フローティングゲート電極２２上には、シリコン酸化膜より成る膜厚５〜１０ｎｍのゲート絶縁膜２４が形成されている。
【０１１３】
ゲート絶縁膜２４上には、ｎ形不純物が高濃度に導入された膜厚１００ｎｍのポリシリコン膜より成るコントロールゲート電極２６が形成されている。コントロールゲート電極２６の不純物濃度は、例えば約１×１０20ｃｍ-3になっている。
【０１１４】
トンネル絶縁膜１４、フローティングゲート電極２２、ゲート絶縁膜２４、及びコントロールゲート電極２６により、積層メサ２８が構成されている。
【０１１５】
積層メサ２８の側面には、シリコン酸化膜より成るサイドウォール絶縁膜５０が形成されている。
【０１１６】
サイドウォール絶縁膜５０が形成された積層メサ２８の両側のシリコン基板１０中には、ｎ形不純物が導入されており、これによりソース／ドレイン拡散層３６が形成されている。
【０１１７】
本実施形態による半導体装置は、フローティングゲート電極２２の両端とソース／ドレイン拡散層３６とが近接しているが、トンネル酸化膜１４の膜厚を４ｎｍと厚めに設定すれば、フローティングゲート２２に蓄積されたキャリアがソース／ドレイン拡散層３６に移動するのを抑制することは可能である。
【０１１８】
また、本実施形態によれば、図１に示す第１実施形態による半導体装置に用いられているフローティングゲート電極２２と同様のフローティングゲート電極２２が用いられているので、第１実施形態による半導体装置と同様に、フローティングゲート電極２２内に情報を長時間保持することができる。
【０１１９】
次に、本実施形態による半導体装置の製造方法を図１６を用いて説明する。
【０１２０】
まず、シリコン基板１０の表面近傍領域に、Ｂイオンを導入する工程までは、図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【０１２１】
次に、全面に、熱酸化法により、膜厚４ｎｍのシリコン酸化膜より成るトンネル絶縁膜１４を形成する（図１６（ａ）参照）。
【０１２２】
この後、積層メサ２８を形成する工程までは、図３（ｃ）乃至図４（ｂ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１２３】
次に、全面に、ＣＶＤ法により、膜厚５０ｎｍのシリコン酸化膜を形成する。この後、シリコン酸化膜を異方性エッチングする。これにより、積層メサ２８の側面に、シリコン酸化膜より成るサイドウォール絶縁膜５０が形成される（図１６（ｂ）参照）。
【０１２４】
次に、イオン注入法により、側面にサイドウォール絶縁膜５０が形成された積層メサ２８をマスクとして、シリコン基板１０にＡｓイオンを注入し、これによりソース／ドレイン拡散層３６を形成する（図１６（ｃ）参照）。
【０１２５】
こうして、本実施形態による半導体装置が製造される。
【０１２６】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体装置を図１７を用いて説明する。図１７は、本変形例による半導体装置を示す断面図である。
【０１２７】
本変形例による半導体装置は、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その１）による半導体装置に用いられているフローティングゲート電極２２ａと同様のフローティングゲート電極２２ａが用いられている。
【０１２８】
このように、真性半導体であるポリシリコン膜４０と金属膜４２とによりフローティングゲート電極２２ａを構成した場合であっても、図１５に示す第３実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１２９】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体装置を図１８を用いて説明する。図１８は、本変形例による半導体装置を示す断面図である。
【０１３０】
本変形例による半導体装置は、低濃度に不純物が導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂが構成されていることに主な特徴がある。即ち、本変形例による半導体装置では、第１実施形態の変形例（その２）による半導体装置に用いられているフローティングゲート２２ｂと同様のフローティングゲート２２ｂが用いられている。
【０１３１】
このように、不純物が低濃度に導入されたポリシリコン膜４４によりフローティングゲート電極２２ｂを構成した場合であっても、図１５に示す第３実施形態による半導体装置と同様の半導体装置を提供することができる。
【０１３２】
なお、ポリシリコン膜４４の不純物濃度を１×１０17〜１×１０20ｃｍ-3の範囲で適宜設定すれば、キャリアの再結合を抑制しうる厚さの空乏層を、トンネル絶縁膜の近傍のフローティングゲート電極中に形成することが可能である。
【０１３３】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１３４】
例えば、第１乃至第３実施形態では、拡散防止膜１８としてシリコン酸化膜を用いたが、拡散防止膜１８はシリコン酸化膜に限定されるものではない。例えば、シリコン窒化膜により拡散防止膜を構成してもよい。かかる拡散防止膜は、ＮＯアニールにより形成することができる。
【０１３５】
また、第１乃至第３実施形態では、イオン注入法によりポリシリコン膜２０に不純物を導入したが、ＣＶＤ法等により、不純物が高濃度に導入されたポリシリコン膜２０を形成してもよい。
【０１３６】
また、第１乃至第３実施形態では、不純物濃度の低いポリシリコン膜１６と不純物濃度の高いポリシリコン膜２０とを用いてフローティングゲート電極を構成したが、必ずしも複数のポリシリコン膜を用いてフローティングゲート電極を構成しなくてもよい。例えば、不純物濃度を分布させたポリシリコン膜、即ち、トンネル絶縁膜の近傍における不純物濃度が低く、トンネル絶縁膜から離間した領域における不純物濃度が高いポリシリコン膜を用いて、フローティングゲート電極を構成してもよい。
【０１３７】
また、第２及び第３実施形態による半導体装置において、エクステンションソースドレイン構造のソース／ドレイン拡散層を形成してもよい。
【０１３８】
また、第１乃至第３実施形態の変形例では、金属膜４２を用いる場合を例に説明したが、金属膜のみならず、シリサイド膜を用いてもよい。
【０１３９】
また、本発明の原理は、本出願人による特願平１１−３４５４３７号明細書に記載された他の構成の半導体装置にも適用可能である。
【０１４０】
【発明の効果】
以上の通り、本発明によれば、フローティングゲート電極中の不純物濃度がトンネル絶縁膜の近傍において低くなっているので、トンネル絶縁膜の近傍において、フローティングゲート電極内に厚い空乏層が形成される。フローティングゲート内に厚い空乏層が形成されると、フローティングゲート電極の伝導帯と半導体基板の価電子帯とはトンネル絶縁膜及び厚い空乏層によって隔てられているので、フローティングゲート電極に蓄えられたキャリアは半導体基板方向に容易にトンネルすることはできない。従って、本発明によれば、薄いトンネル絶縁膜を用いた場合であっても、キャリアの再結合を抑制することができ、フローティングゲート電極内に情報を長時間保持し得る半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置を示す断面図である。
【図２】本発明の第１実施形態による半導体装置のエネルギーバンド構造を示す図である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】本発明の第１実施形態の変形例（その１）による半導体装置を示す断面図である。
【図７】本発明の第１実施形態の変形例（その１）による半導体装置のエネルギーバンド構造を示す図である。
【図８】本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図である。
【図９】本発明の第１実施形態の変形例（その２）による半導体装置を示す断面図である。
【図１０】本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図である。
【図１１】本発明の第２実施形態による半導体装置を示す断面図である。
【図１２】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図１３】本発明の第２実施形態の変形例（その１）による半導体装置を示す断面図である。
【図１４】本発明の第２実施形態の変形例（その２）による半導体装置を示す断面図である。
【図１５】本発明の第３実施形態による半導体装置を示す断面図である。
【図１６】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図である。
【図１７】本発明の第３実施形態の変形例（その１）による半導体装置を示す断面図である。
【図１８】本発明の第３実施形態の変形例（その２）による半導体装置を示す断面図である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…トンネル絶縁膜
１６…ポリシリコン膜
１８…拡散防止膜
２０…ポリシリコン膜
２２…フローティングゲート電極
２２ａ…フローティングゲート電極
２２ｂ…フローティングゲート電極
２４…誘電体膜
２５…ポリシリコン膜
２６…上部コントロールゲート電極
２８…積層メサ
３０…ゲート絶縁膜
３１…ポリシリコン膜
３２…側部コントロールゲート電極
３４…サイドウォール絶縁膜
３５…コントロールゲート電極
３６…ソース／ドレイン拡散層
３６ａ…不純物拡散領域
３６ｂ…不純物拡散領域
３８ａ、３８ｂ…コバルトシリサイド膜
４０…ポリシリコン膜
４２…金属膜
４２ａ…金属膜
４４…ポリシリコン膜
４６…ゲート絶縁膜
４７…ポリシリコン膜
４８…コントロールゲート電極
５０…サイドウォール絶縁膜
Claims (2)
- 半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成されたコントロールゲート電極とを有する半導体装置であって、
前記フローティングゲート電極は、前記第１の絶縁膜上に形成された半導体膜と、前記半導体膜上に形成された金属膜又はシリサイド膜とを有し、
前記第２の絶縁膜は、前記金属膜上又は前記シリサイド膜上に直接形成されており、
前記コントロールゲート電極と前記半導体基板との間に電圧を印加しない状態で、前記フローティングゲート電極の前記第１の絶縁膜の近傍に空乏層が形成されている
ことを特徴とする半導体装置。 - 半導体基板上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、フローティングゲート電極を形成する工程と、
前記フローティングゲート電極上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、コントロールゲート電極を形成する工程とを有し、
前記フローティングゲート電極を形成する工程では、前記コントロールゲート電極と前記半導体基板との間に電圧を印加しない状態で、前記フローティングゲート電極の前記第１の絶縁膜の近傍に空乏層が形成されるように前記フローティングゲート電極を形成し、
前記フローティングゲート電極を形成する工程は、前記第１の絶縁膜上に半導体膜を形成する工程と、前記半導体膜上に金属膜又はシリサイド膜を形成する工程とを有し、
前記第２の絶縁膜を形成する工程では、前記金属膜上又は前記シリサイド膜上に前記第２の絶縁膜を直接形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198390A JP4443008B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置及びその製造方法 |
| US09/814,000 US6462374B2 (en) | 2000-06-30 | 2001-03-22 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198390A JP4443008B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016155A JP2002016155A (ja) | 2002-01-18 |
| JP4443008B2 true JP4443008B2 (ja) | 2010-03-31 |
Family
ID=18696558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198390A Expired - Fee Related JP4443008B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6462374B2 (ja) |
| JP (1) | JP4443008B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1172856A1 (en) * | 2000-07-03 | 2002-01-16 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for fabricating the same |
| JP2002184873A (ja) * | 2000-10-03 | 2002-06-28 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP3980461B2 (ja) * | 2001-11-26 | 2007-09-26 | 富士通株式会社 | 半導体装置の製造方法 |
| DE10221884A1 (de) * | 2002-05-16 | 2003-11-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung |
| DE10238784A1 (de) * | 2002-08-23 | 2004-03-11 | Infineon Technologies Ag | Nichtflüchtiges Halbleiterspeicherelement sowie zugehöriges Herstellungs- und Ansteuerverfahren |
| US8222680B2 (en) | 2002-10-22 | 2012-07-17 | Advanced Micro Devices, Inc. | Double and triple gate MOSFET devices and methods for making same |
| US7148526B1 (en) | 2003-01-23 | 2006-12-12 | Advanced Micro Devices, Inc. | Germanium MOSFET devices and methods for making same |
| US7259425B2 (en) | 2003-01-23 | 2007-08-21 | Advanced Micro Devices, Inc. | Tri-gate and gate around MOSFET devices and methods for making same |
| JP4875284B2 (ja) * | 2003-03-06 | 2012-02-15 | スパンション エルエルシー | 半導体記憶装置およびその製造方法 |
| US6876042B1 (en) | 2003-09-03 | 2005-04-05 | Advanced Micro Devices, Inc. | Additional gate control for a double-gate MOSFET |
| JP4445353B2 (ja) | 2004-09-02 | 2010-04-07 | 富士通株式会社 | 直接トンネル型半導体記憶装置の製造方法 |
| US7183161B2 (en) * | 2004-09-17 | 2007-02-27 | Freescale Semiconductor, Inc. | Programming and erasing structure for a floating gate memory cell and method of making |
| JP2006189661A (ja) * | 2005-01-06 | 2006-07-20 | Toshiba Corp | 画像表示装置及びその方法 |
| KR100603694B1 (ko) * | 2005-04-26 | 2006-07-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR100728645B1 (ko) | 2005-12-22 | 2007-06-14 | 매그나칩 반도체 유한회사 | 반도체 메모리 장치 및 그 제조방법 |
| US7535758B2 (en) * | 2007-02-06 | 2009-05-19 | Maxim Integrated Products, Inc. | One or multiple-times programmable device |
| JP2008205187A (ja) * | 2007-02-20 | 2008-09-04 | Sharp Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| KR101149012B1 (ko) | 2007-08-16 | 2012-05-25 | 삼성전자주식회사 | 부유게이트를 갖는 비휘발성 메모리소자의 형성방법 및관련된 소자 |
| US7646053B2 (en) * | 2007-10-10 | 2010-01-12 | Micron Technology, Inc. | Memory cell storage node length |
| JP2010147241A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010192734A (ja) * | 2009-02-19 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8390063B2 (en) * | 2010-01-29 | 2013-03-05 | Broadcom Corporation | Semiconductor device having a lightly doped semiconductor gate and method for fabricating same |
| JP5820353B2 (ja) * | 2012-08-20 | 2015-11-24 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JP6369680B2 (ja) * | 2014-05-30 | 2018-08-08 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02295170A (ja) * | 1989-05-09 | 1990-12-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3075544B2 (ja) * | 1992-04-30 | 2000-08-14 | ローム株式会社 | 不揮発性メモリの使用方法 |
| JP2000150680A (ja) | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 半導体記憶装置 |
| US6232630B1 (en) * | 1999-07-07 | 2001-05-15 | Advanced Micro Devices, Inc. | Light floating gate doping to improve tunnel oxide reliability |
-
2000
- 2000-06-30 JP JP2000198390A patent/JP4443008B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-22 US US09/814,000 patent/US6462374B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020003255A1 (en) | 2002-01-10 |
| JP2002016155A (ja) | 2002-01-18 |
| US6462374B2 (en) | 2002-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4443008B2 (ja) | 半導体装置及びその製造方法 | |
| US5444282A (en) | Semiconductor device and a method of manufacturing thereof | |
| US9245975B2 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| JPH09181307A (ja) | 半導体装置及びその製造方法 | |
| US7514744B2 (en) | Semiconductor device including carrier accumulation layers | |
| JP4490336B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010147392A (ja) | 半導体装置およびその製造方法 | |
| US8729641B2 (en) | Semiconductor device | |
| JP4524562B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法、縦型ｍｉｓｆｅｔ、半導体記憶装置の製造方法および半導体記憶装置 | |
| JPS6344768A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH10144921A (ja) | 半導体素子の構造及び製造方法 | |
| JP5628471B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20070196976A1 (en) | Semiconductor device | |
| CN115332254A (zh) | 一种半导体结构及其制作方法 | |
| JP2549689B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP4560820B2 (ja) | 半導体装置の製造方法 | |
| JPH11345963A (ja) | Ｍｏｓｆｅｔ半導体装置およびその製造方法 | |
| US20060186471A1 (en) | Manufacturing method for semiconductor device | |
| JPH09298297A (ja) | 半導体装置およびその製造方法 | |
| KR100273323B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100642409B1 (ko) | 비대칭 리세스된 스텝 게이트를 갖는 ｍｏｓｆｅｔ 제조방법 | |
| JP2931568B2 (ja) | 半導体装置およびその製造方法 | |
| JP2604496B2 (ja) | 半導体装置 | |
| JP2002289841A (ja) | 半導体装置及びその製造方法 | |
| JP2608627B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |