JP2007525015A - 並列相補型ＦｉｎＦＥＴの対を有する集積回路構造体及び該形成方法 - Google Patents

並列相補型ＦｉｎＦＥＴの対を有する集積回路構造体及び該形成方法 Download PDF

Info

Publication number
JP2007525015A
JP2007525015A JP2006517835A JP2006517835A JP2007525015A JP 2007525015 A JP2007525015 A JP 2007525015A JP 2006517835 A JP2006517835 A JP 2006517835A JP 2006517835 A JP2006517835 A JP 2006517835A JP 2007525015 A JP2007525015 A JP 2007525015A
Authority
JP
Japan
Prior art keywords
fin
forming
finfet
spacer
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006517835A
Other languages
English (en)
Other versions
JP5041808B2 (ja
Inventor
ブライアント、アンドレス
クラーク、ウィリアム、エフ
フリード、デビッド、エム
ジャッフェ、マーク、ディー
ノワク、エドワード、ジェイ
ペカリック、ジョン、ジェイ
パットナム、クリストファー、エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007525015A publication Critical patent/JP2007525015A/ja
Application granted granted Critical
Publication of JP5041808B2 publication Critical patent/JP5041808B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 従来の単一のＦｉｎＦＥＴのスペースに２またはそれ以上のＦｉｎＦＥＴを形成すること。
【解決手段】 相補的フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を用いる集積回路構造体のための方法および構造体を開示する。本発明は、第１フィン（１００）を含む第１型ＦｉｎＦＥＴと、第１フィン（１００）に並列に延在する第２フィン（１０２）を含む第２型ＦｉｎＦＥＴを含む。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのソース／ドレイン領域（１３０）の間に配置される絶縁体フィンを含む。第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの間隔が１個のフィンの幅とほぼ等しくなるように、絶縁体フィンは、第１フィン（１００）および第２フィン（１０２）とほぼ同じ寸法の幅にされる。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのチャネル領域を覆うように形成された共通ゲート（１０６）を含む。ゲート（１０６）は、第１型ＦｉｎＦＥＴに隣接する第１不純物ドーピング領域と、第２型ＦｉｎＦＥＴに隣接する第２不純物ドーピング領域とを含む。第１不純物ドーピング領域と第２不純物ドーピング領域の差異が、ゲートに、第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの差異に関係した異なる仕事関数を与える。第１フィン（１００）および第２フィン（１０２）はほぼ同じ幅である。
【選択図】 図１

Description

本発明は、一般にトランジスタに関するものであり、より詳細にはＦｉｎＦＥＴとして知られるフィン型トランジスタ、および従来の単一ＦｉｎＦＥＴのスペースに２つまたはそれ以上のＦｉｎＦＥＴを形成することに関する。
トランジスタのサイズを小さくする必要性が絶えず続いているので、新しくより小さいタイプのトランジスタが形成される。トランジスタに関する技術における最近の進歩の一つは、ＦｉｎＦＥＴとして知られるフィン型電界効果トランジスタの導入である。Ｈｕ他（以下「Ｈｕ」）の特許文献１は、中央に沿ってチャネルを有する中央フィン、およびフィン構造体の端部にソースおよびドレインを有するＦｉｎＦＥＴ構造体を開示するものである。ゲート導体がチャネル部分を覆う。
米国特許第６，４１３，８０２号
ＦｉｎＦＥＴ構造体は、トランジスタを基礎とするデバイスのサイズを小さくするが、引き続きＦｉｎＦＥＴトランジスタのサイズを小さくすることが、やはり重要である。以下に説明する本発明は、これまでは１個だけのＦｉｎＦＥＴを形成できた場所に、２またはそれ以上のＦｉｎＦＥＴを形成することを可能にし、それによりＦｉｎＦＥＴの密度をおよそ２倍にすることができる方法／構造体を提供する。
本発明は、相補的フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を用いる集積回路構造体を提供する。本発明は、第１フィンを含む第１型ＦｉｎＦＥＴと、第１フィンに並列に延在する第２フィンを含む第２型ＦｉｎＦＥＴとを含む。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのソース／ドレイン領域の間に配置される絶縁体フィンを含む。絶縁体フィンは、第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの間隔が１個のフィンの幅とほぼ等しくなるように、第１フィンおよび第２フィンとほぼ同じ寸法の幅を有する。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのチャネル領域を覆うように形成された共通ゲートを含む。ゲートは、第１型ＦｉｎＦＥＴに隣接する第１不純物ドーピング領域と、第２型ＦｉｎＦＥＴに隣接する第２不純物ドーピング領域とを含む。第１不純物ドーピング領域と第２不純物ドーピング領域との差異が、ゲートに、第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴの差異に関係した異なる仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）を与える。第１フィンおよび第２フィンは、ほぼ同じ幅である。
また、本発明は、相補的並列（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｐａｒａｌｌｅｌ）フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法を提供する。この方法は、基板の上に半導体層を形成する。次に、この方法は、半導体層の上にほぼ垂直な側壁を有するマンドレル構造体を形成する。この方法は、マンドレル構造体の側壁の上に一連の３層のスペーサを形成する。この方法は、マンドレル構造体とスペーサのうちの中間スペーサとを除去し、内側スペーサと外側スペーサとを半導体層から延びるように残す。そしてこの方法は、内側スペーサおよび外側スペーサをマスクとして使用して半導体層にパターン形成し、内側スペーサおよび外側スペーサによって保護される領域が第１フィンおよび第２フィンとして基板から延びるように残す。この方法は、角度をつけた注入（ａｎｇｌｅｄ ｉｍｐｌａｎｔａｔｉｏｎ）を使用して、第１フィンおよび第２フィンのチャネル領域が互いに異なるようにドープする。
また、この方法は、第１フィンおよび第２フィンの中央領域を覆うようにゲート導体を形成する。この方法は、第１フィンおよび第２フィンの、ゲート導体により保護されない部分にドープして、第１フィンおよび第２フィンにソースおよびドレイン領域を形成する。そしてこの方法は、第１フィンのソースおよびドレイン領域を、第２フィンのソースおよびドレイン領域から絶縁する。
チャネル領域にドープするステップは、第１フィンが第２フィンを保護して該第２フィンが第１チャネル・ドーピング種を受容しないようにするために、第１フィンにほぼ垂直な角度から第１チャネル・ドーピング種を第１フィンにドープすることを含む。このプロセスは、半導体層の内部に第２チャネル・ドーピング種を与える半導体層を形成する。また、チャネル領域にドープするステップは、第２フィンが第１フィンを保護して該第１フィンが第２チャネル・ドーピング種を受容しないようにするために、第２フィンにほぼ垂直な角度から第２チャネル・ドーピング種を第２フィンにドープする。
また、この方法は、一連の３層のスペーサを形成するステップも含む。この方法は、マンドレル構造体の側壁に沿って内側スペーサを形成する。また、この方法は、内側スペーサの上に中間スペーサを、そして中間スペーサの上に外側スペーサを形成する。ソースおよびドレイン領域にドープするステップは、第１フィンおよび第２フィンのソースおよびドレイン領域に異なる角度で異なるドーパントを注入する。
マンドレル構造体は２個の並列の側壁を含み、側壁のそれぞれに隣接するスペーサ構造体の対を同時に形成する。除去するプロセスにおいてマンドレルおよび中間スペーサを１工程で除去するために、マンドレル構造体および中間スペーサは同種の材料により構成される。ソースおよびドレイン領域を絶縁するステップは、第１フィンおよび第２フィンを覆うように誘電体材料を堆積するステップと、第１フィンおよび第２フィンのソースおよびドレイン領域の間を除く全ての区域から誘電体材料を除去するステップとを含む。
また、本発明は、基板の上に並列フィン構造体を形成し、半導体層の上にほぼ垂直な側壁を有するマンドレル構造体を形成する方法を提供する。この方法は、マンドレル構造体の側壁の上に、一連の３層のスペーサを形成するステップと、マンドレル構造体およびスペーサのうち中間スペーサを除去し、内側スペーサおよび外側スペーサを基板から延びるように残すステップとを含む。内側スペーサおよび外側スペーサは、導体、半導体、および基板に構造体をパターン形成するために用いられるマスク要素を含むことができる。
また、この方法は、一連の３層のスペーサを形成するステップを含む。この方法は、マンドレル構造体の側壁に沿って内側スペーサを形成する。また、この方法は、内側スペーサの上に中間スペーサを、そして、中間スペーサの上に外側スペーサを形成する。内側スペーサが外側スペーサから１個のスペーサの幅だけ分離されるようにするために、スペーサは全て、ほぼ同じ幅を有する。
また、本発明は、基板の上に並列の構造体を形成する方法を提供する。この方法は、基板の上に材料層を形成する。そして、この方法は、材料層の上に、ほぼ垂直な側壁を有するマンドレル構造体を形成する。この方法は、マンドレル構造体の側壁の上に、一連の３層またはそれ以上のスペーサ層を形成する。そして、この方法は、マンドレル構造体とスペーサのうちの一つおきの（ａｌｔｅｒｎａｔｅ ｌａｙｅｒ）スペーサ層とを除去し、均等に離間されたスペーサ層を下にある材料から延びるように残す。この方法は、内側スペーサおよび外側スペーサをマスクとして使用して材料層にパターン形成し、均等に離間されたスペーサ層により保護された領域を、多数のフィンとして基板から延びるように残す。
図面を参照すると共に、以下の本発明の好ましい実施形態の詳細な説明から、本発明をより理解できるであろう。
前述の通り、本発明は、これまでは１個だけのＦｉｎＦＥＴを形成できたスペースに、２つまたはそれ以上のＦｉｎＦＥＴを形成することを可能にし、それによりＦｉｎＦＥＴの密度をおよそ２倍（４倍等）にすることができる。本発明により使用される構造体を、平面図である図１に示す。図１は、４個の別々のトランジスタを画定する４個のフィン１００、１０２を示す。より詳細には、フィン１００はＰ型電界効果トランジスタ（Ｐ型ＦＥＴ）を形成し、フィン１０２はＮ型電界効果トランジスタ（Ｎ型ＦＥＴ）を形成する。絶縁体１０４が２個のフィンを分離する。フィンのチャネル領域を取り囲むゲートを部材１０６として示す。ゲート・コンタクトを部材１１２として示し、示されている種々のトランジスタのソースおよびドレインのコンタクトを部材１０８として示す。部材１１０は、種々のトランジスタを分離する分離領域を有することが可能な絶縁体領域を表わす。図１は相補的なＮ型およびＰ型トランジスタを示すが、当業者は、本開示を読んだ後に、この構造体が相補型トランジスタに限定されるものではなく、どんな形態のトランジスタを基礎とする構造体も含む可能性があることを理解するであろう。本説明は、代表例の２ＦｉｎＦＥＴ構造体に焦点を合わせているが、当業者は、本開示を読んだ後に、この構造体が対のものに限定されるのではなく、多数のＦｉｎＦＥＴを形成できることを理解するであろう。
図２乃至図２３は、デバイス（ｄｅｖｉｃｅ）を製造するときの種々のプロセス段階を示す。図２は、基板２０、酸化物層２１、シリコン層２２およびマスキング層２３（酸化物または他のマスキング材料等）を含む積層構造体の断面図である。基板２０、酸化物層２１およびシリコン層２２が、下に横たわる基板２０からシリコン２２を分離してトランジスタの性能を劇的に高めるシリコン・オン・インシュレータ（ＳＯＩ）構造体を構成する。
図３の平面図および図４の断面図に示すように、マスキング層２３にパターン形成して多角形（ｐｏｌｙｇｏｎ）構造体２３（ストライプ、メサ、マンドレル、矩形ボックス等）を形成する。そして、図５および図６の平面図および断面図に示すように、一連の側壁スペーサ６０乃至６２をメサ２３の周囲に形成する。側壁スペーサ６０乃至６２は、材料を堆積し、垂直面から材料を除去するのよりもかなり高い速度で水平面から材料を除去する選択的異方性エッチングプロセスを行うことにより形成される。このプロセスは、存在する構造体の側壁に沿ってのみ、堆積された材料を残す。側壁スペーサを形成するこのプロセスを、図５および図６に示す３個の異なる側壁スペーサ６０乃至６２を形成するために繰り返す。内側および外側の側壁スペーサ６０、６２は、固い材料（Ｓｉ３Ｎ４または他の固いマスキング材料等）で形成され、中間のスペーサ６１は、内側および外側のスペーサ６０、６２に対して選択的にエッチングできるように、酸化物または他の材料のような犠牲材料で形成される。
スペーサ技術を使用する利点の一つは、スペーサを、現在のリソグラフ技術を使用して形成することが可能な最小サイズのリソグラフ構造体よりも小さいサイズにできることである。例えば、メサ２３の幅が、現在のリソグラフ技術で可能な限り最小の幅であるならば、メサ２３の側面に形成されるスペーサは、リソグラフのサイズを下回る（リソグラフのサイズで可能な最小のものより小さい）であろう。更に、スペーサは、メサ構造２３とおよび互いに自己整合（自己位置合わせ）し、スペーサを位置合わせする必要が省ける。
次に、図７および図８の平面図および断面図に示すように、シリコン２２のようなより固い構造体と内側および外側のスペーサ６０、６２には実質上影響を及ぼさずにメサ２３およびスペーサ６１を除去する選択的エッチングプロセスを使用して、犠牲スペーサ６１およびマンドレル２３を除去する。いくつかの特定の材料が本開示で言及されているが、事実上、メサ２３および中間のスペーサ６１を、内側および外側のスペーサ６０、６２に対して選択的に除去できるのであれば、どんな材料もここで示す構造体に使用できるであろう。中間のスペーサ６１およびメサ２３は、双方の構造体を同時に除去できるように、同じ材料（または非常に類似した材料）で形成されることが好ましい。
図９では、マスクとしてスペーサ６０、６２を使用するエッチングプロセスでシリコン２２にパターン形成する。更に、この段階の前または後で、スペーサを平坦化して、上面上のどんな丸みも除去することができる。以下の説明は、ＦｉｎＦＥＴを形成するためにパターン化された構造体を使用するものであるが、当業者であれば、構造体自体は、導体、半導体、絶縁体、構造的な支持体、マスク等として使用できることを（本開示に照らしてみると）理解できるであろう。従って、以下の説明はトランジスタに焦点を合わせているが、本発明はそれに限定されない。図９はまた、フィンのチャネル領域にドープするイオン注入プロセスを示す。この例では、イオン注入はＮ型およびＰ型である。しかし、特定の設計要件に応じて多くの他のタイプのトランジスタを形成することができ、本発明は、これらの例示的な実施形態で用いられる特定のタイプのトランジスタに限定されない。更に、この例では、スペーサ６０の下のシリコン部分が第１型の注入（Ｐ型）のみを受け、スペーサ６２の下のシリコン部分が第２型の注入（Ｎ型）のみを受けるように、イオン注入に角度をつける。角度をつけた注入プロセスを用いると、注入が向けられる垂直方向に近い方のスペーサおよびフィンが、注入が向けられる垂直方向から遠い方の隣接したフィンを保護する。
次に、図１０に示すように、ゲート１００を、フィンの対のそれぞれを覆うようにパターン形成する。ＦｉｎＦＥＴの技術においては一般的であるように、ゲート１００は、フィンの中央部分（フィンのチャネル領域）に沿って、フィンの側部（両側）および頂部の両方を取り囲む。図１０のＡ−Ａ線で示す領域は図１１の断面図に示され、図１０のＢ−Ｂ線で示す領域は図１２の断面図に示される。Ｎ型ドープされたシリコンの上にあるゲート部分に対してＰ型ドープされたシリコンの上にあるゲート部分に異なる仕事関数を与えるために、ゲートは、上記でチャネル領域２２にドープするために行ったように異なるタイプの角度のついた（並列のフィンの縦方向に対して全て垂直な異なる角度からの）注入を受けることができる。或いはまた、ゲート材料自体は前もってドープされる（堆積される前にある程度の不純物を含む）ことができ、そして、ゲート導体の片側に追加的に角度をつけたドーピング注入を行って、ゲート構造体１００の片側に異なる注入が行われてゲート導体のその側の仕事関数が変化するようにすることができる。もう一度、角度をつけた注入を行うことで、角度をつけた注入が向けられた方向から遠い方のゲート導体の側面が注入から保護され、それによりゲート導体の異なる部分が異なる仕事関数の注入を受けることができる。この後で、図１３に示すように、フィンのソースおよびドレイン領域（ゲート導体で覆われていない領域）１３０が、ソースおよびドレインのドーパントを受け入れる。ソースおよびドレインに異なるドーパントが用いられる場合には、上述のように垂直方向の異なる角度からの異なる不純物の角度をつけた注入を再度利用することで、個々のフィンに選択的にドープすることができる。
図１４および図１５は、構造体全体を覆うように堆積された共形（コンフォーマル）誘電体層１４０（窒化物等のような）を示す。図１４はＡ−Ａ線に沿った断面図であり、一方、図１５はＢ−Ｂ線に沿った断面図である。図１６および図１７は、フィンのソースおよびドレイン領域１３０の間以外の全ての区域から、例えば、選択的エッチングプロセスの中で、次に誘電体１４０を除去することを示す。実際には、図１７に示すように、誘電体１４０は、フィンの頂部より下に平らに陥凹させ（くぼませ）られる。図１７は、図１６の平面図のＡ−Ａ線に沿った断面図である。上述の通り、誘電体１４０はソース／ドレイン領域１３０の間にのみ残るので、Ｂ−Ｂ線に沿った図は、図１２に示されたものと同じになるであろう。
Ａ−Ａ線に沿ったソース／ドレイン領域の断面図である図１８に示すように、露出されたシリコン領域２２は、シリサイド化されてシリサイド（ｓｉｌｉｃｉｄｅ）領域１８１を形成する。次に、タングステン１８０のような導体を、構造体全体を覆うように堆積する。図１９は、Ｂ−Ｂ線に沿って見た、フィンのチャネル領域およびゲートを覆うタングステン１８０を示す。図２０および図２１では、タングステンをフィンの頂部より下に陥凹させる。図２０はＡ−Ａ線に沿ったソース／ドレイン領域の断面図であり、図２１はＢ−Ｂ線に沿ったゲート／チャネル領域の断面図である。
図２２は、Ａ−Ａ線に沿ったソース／ドレイン領域の断面図を示し、フィンの組の間の領域２２０からタングステンを除去するためにタングステン１８０をパターン形成する追加的なプロセスを示す。図２３は、Ｂ−Ｂ線に沿ったチャネル／ゲート領域でのタングステン１８０の同じパターン形成２２０を示す。図１は、タングステン１８０を上述した種々のコンタクト１０８、１１２等へと追加的にパターン形成することを示す。更に、図１に示す構造体は、異なる構造体を分離するために堆積された追加的な誘電体を有する。当業者に良く知られるように、構造体を完成するために種々の平坦化プロセスを行うことができる。
図２４は、配線パターン２４８で交差結合されたトランジスタ２４４乃至２４７の対（それぞれのボックスは、一対の並列相補型トランジスタを示す）を含む本発明の高密度ＳＲＡＭセル構造体の略図である。部材２４１がアース線を示し、部材２４２が電圧線を示す。部材２４９がビット線（ＢＬ）コンタクトを示す。部材２４３がトランジスタへアクセスするゲートとして機能するワード線（ＷＬ）を示す。図２４は本発明のトランジスタを使用する一つの例示的な回路を示すが、当業者は、本発明により多くの追加的な異なるＦｉｎＦＥＴを基礎とする構造体を作成できることを（本開示に照らしてみると）理解できるであろう。
上述の通り、本発明のプロセスは、ＦｉｎＦＥＴデバイスの密度をほぼ２倍にする構造体を製造する。本発明は、異なるトランジスタのフィンを互いにより近くに形成できる（１個のスペーサの幅だけ分離される）ように、そして、フィンのサイズに関してリソグラフィによるサイズを下回るように（ｓｕｂ−ｌｉｔｈｏｇｒａｐｈｉｃ）フィンが形成できるようにスペーサ技術を用いる。また、本発明は、一方のフィンが他方のフィン（それぞれのフィンの組において）を保護してフィンに選択的に異なるドープがなされることを可能にする、角度をつけたイオン注入を提供する。従って、本発明によって、容易に相補型トランジスタを製造できる。相補型トランジスタは、ゲートを共有し、個別にコンタクトをとることができ、より小面積の集積回路を形成可能にする。また、本発明は、トランジスタに形成することができる、すなわち、それぞれのフィンを個別にコンタクトさせるために配線またはレジスタとして使用できるフィンの対を形成する方法を提供する。
本発明は好ましい実施形態について説明されているが、当業者であれば、本発明を、添付の特許請求の範囲の精神および範囲内での変更を伴って実施できることを認識するであろう。
本発明に係るデュアル密度（ｄｕａｌ−ｄｅｎｓｉｔｙ）構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、部分的に完成されたデュアル密度ＦｉｎＦＥＴ構造体の略図である。 本発明に係る、交差結合されたＦｉｎＦＥＴ構造体の略図である。

Claims (33)

  1. フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を用いる集積回路構造体であって、
    第１フィンを有する第１ＦｉｎＦＥＴと、
    前記第１フィンに並列に延在する第２フィンを有する第２ＦｉｎＦＥＴと、
    前記第１ＦｉｎＦＥＴおよび前記第２ＦｉｎＦＥＴのソース／ドレイン領域の間に配置された絶縁体フィンと、
    を含み、
    前記絶縁体フィンは、前記第１ＦｉｎＦＥＴと前記第２ＦｉｎＦＥＴとの間隔が１個のフィンの幅とほぼ等しくなるように、前記第１フィンおよび前記第２フィンとほぼ同じ寸法の幅を有する、
    集積回路構造体。
  2. 前記第１ＦｉｎＦＥＴおよび前記第２ＦｉｎＦＥＴのチャネル領域を覆うように形成された共通ゲートを更に含む、請求項１に記載の集積回路構造体。
  3. 前記共通ゲートが、前記第１ＦｉｎＦＥＴに隣接する第１不純物ドーピング領域と、前記第２ＦｉｎＦＥＴに隣接する第２不純物ドーピング領域とを含む、請求項２に記載の集積回路構造体。
  4. 前記第１不純物ドーピング領域と前記第２不純物ドーピング領域との差異が、前記共通ゲートに、前記第１ＦｉｎＦＥＴと前記第２ＦｉｎＦＥＴとの差異に関係した異なる仕事関数を与える、請求項３に記載の集積回路構造体。
  5. 前記第１フィンおよび前記第２フィンがほぼ同じ幅を有する、請求項１に記載の集積回路構造体。
  6. 相補的フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を用いる集積回路構造体であって、
    第１フィンを有する第１型ＦｉｎＦＥＴと、
    前記第１フィンに並列に延在する第２フィンを有する第２型ＦｉｎＦＥＴと、
    前記第１型ＦｉｎＦＥＴおよび前記第２型ＦｉｎＦＥＴのソースおよびドレイン領域の間に配置された絶縁体フィンと、
    を含み、
    前記絶縁体フィンは、前記第１型ＦｉｎＦＥＴと前記第２型ＦｉｎＦＥＴとの間隔が１個のフィンの幅とほぼ等しくなるように、前記第１フィンおよび第２フィンとほぼ同じ寸法の幅を有し、
    前記第１型ＦｉｎＦＥＴおよび前記第２型ＦｉｎＦＥＴのチャネル領域を覆うように共通ゲートが形成された、
    集積回路構造体。
  7. 前記共通ゲートが、前記第１型ＦｉｎＦＥＴに隣接する第１不純物ドーピング領域と、前記第２型ＦｉｎＦＥＴに隣接する第２不純物ドーピング領域とを含む、請求項６に記載の集積回路構造体。
  8. 前記第１不純物ドーピング領域と前記第２不純物ドーピング領域との差異が、前記共通ゲートに、前記第１型ＦｉｎＦＥＴと前記第２型ＦｉｎＦＥＴとの差異に関係した異なる仕事関数を与える、請求項７に記載の集積回路構造体。
  9. 前記第１フィンおよび前記第２フィンがほぼ同じ幅を有する、請求項６に記載の集積回路構造体。
  10. 並列フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法であって、
    基板の上に半導体層を形成するステップと、
    前記半導体層の上に、ほぼ垂直な側壁を有するマンドレル構造体を形成するステップと、
    前記マンドレル構造体の前記側壁の上に、一連の３層のスペーサを形成するステップと、
    前記マンドレル構造体と前記スペーサのうちの中間スペーサとを除去し、内側スペーサと外側スペーサとを前記半導体層から延びるように残すステップと、
    前記内側スペーサおよび前記外側スペーサをマスクとして使用して前記半導体層にパターン形成し、前記内側スペーサおよび前記外側スペーサによって保護される領域が第１フィンおよび第２フィンとして前記基板から延びるように残すステップと、
    前記第１フィンおよび前記第２フィンにチャネル領域を画定するステップと、
    前記第１フィンおよび前記第２フィンの中央領域を覆うようにゲート導体を形成するステップと、
    前記第１フィンおよび前記第２フィンの、前記ゲート導体により保護されない部分にドープして、前記第１フィンおよび第２フィンにソースおよびドレイン領域を形成するステップと、
    前記第１フィンのソースおよびドレイン領域を、前記第２フィンのソースおよびドレイン領域から絶縁するステップと、
    を含む方法。
  11. 前記一連の３層のスペーサを形成する前記ステップが、
    前記マンドレル構造体の側壁に沿って前記内側スペーサを形成するステップと、
    前記内側スペーサの上に前記中間スペーサを形成するステップと、
    前記中間スペーサの上に前記外側スペーサを形成するステップと、
    を含む、請求項１０に記載の方法。
  12. 前記第１フィンが第１ＦｉｎＦＥＴからなり、前記第２フィンが第２ＦｉｎＦＥＴからなる、請求項１０に記載の方法。
  13. 前記ソースおよびドレイン領域にドープする前記ステップにおいて、前記第１ＦｉｎＦＥＴおよび前記第２ＦｉｎＦＥＴのソースおよびドレイン領域に異なる角度で異なるドーパントを注入する、請求項１２に記載の方法。
  14. 前記マンドレル構造体が２個の並列の側壁を含み、前記方法が前記側壁のそれぞれに隣接するＦｉｎＦＥＴの対を同時に形成する、請求項１０に記載の方法。
  15. 前記除去するステップにおいて前記マンドレルおよび前記中間スペーサを１工程で除去するために、前記マンドレル構造体および前記中間スペーサを同じ材料により構成する、請求項１０に記載の方法。
  16. 前記ソースおよびドレイン領域を絶縁する前記ステップが、前記第１フィンおよび前記第２フィンを覆うように誘電体材料を堆積するステップと、前記第１フィンおよび前記第２フィンの前記ソースおよびドレイン領域の間を除く全ての区域から前記誘電体材料を除去するステップとを含む、請求項１０に記載の方法。
  17. 相補的並列フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法であって、
    基板の上に半導体層を形成するステップと、
    前記半導体層の上に、ほぼ垂直な側壁を有するマンドレル構造体を形成するステップと、
    前記マンドレル構造体の前記側壁の上に、一連の３層のスペーサを形成するステップと、
    前記マンドレル構造体と前記スペーサのうちの中間スペーサとを除去し、内側スペーサと外側スペーサとを前記半導体層から延びるように残すステップと、
    前記内側スペーサおよび前記外側スペーサをマスクとして使用して前記半導体層にパターン形成し、前記内側スペーサおよび前記外側スペーサによって保護される領域が第１フィンおよび第２フィンとして前記基板から延びるように残すステップと、
    角度をつけた注入を使用して、前記第１フィンおよび前記第２フィンのチャネル領域に互いが異なるようにドープするステップと、
    前記第１フィンおよび前記第２フィンの中央領域を覆うようにゲート導体を形成するステップと、
    前記第１フィンおよび前記第２フィンの、前記ゲート導体により保護されない部分にドープして、前記第１フィンおよび第２フィンにソースおよびドレイン領域を形成するステップと、
    前記第１フィンのソースおよびドレイン領域を、前記第２フィンのソースおよびドレイン領域から絶縁するステップと、
    を含む方法。
  18. 前記チャネル領域にドープする前記ステップは、前記第１フィンが前記第２フィンを保護して該第２フィンが第１チャネル・ドーピング種を受容しないようにするために、前記第１フィンにほぼ垂直な角度から第１チャネル・ドーピング種を第１フィンにドープすることを含む、請求項１７に記載の方法。
  19. 前記半導体層を形成する前記ステップが、前記半導体層の内部に第２チャネル・ドーピング種を与えることを含む、請求項１８に記載の方法。
  20. 前記チャネル領域にドープする前記ステップはさらに、前記第２フィンが前記第１フィンを保護して該第１フィンが第２チャネル・ドーピング種を受容しないようにするために、前記第２フィンにほぼ垂直な角度から第２チャネル・ドーピング種を第２フィンにドープすることを含む、請求項１８に記載の方法。
  21. 前記一連の３層のスペーサを形成する前記ステップが、
    前記マンドレル構造体の側壁に沿って前記内側スペーサを形成するステップと、
    前記内側スペーサの上に前記中間スペーサを形成するステップと、
    前記中間スペーサの上に前記外側スペーサを形成するステップと、
    を含む、請求項１７に記載の方法。
  22. 前記ソースおよびドレイン領域にドープする前記ステップにおいて、前記第１フィンおよび前記第２フィンのソースおよびドレイン領域に異なる角度で異なるドーパントを注入する、請求項１７に記載の方法。
  23. 前記マンドレル構造体は２個の並列の側壁を含み、前記側壁のそれぞれに隣接する複数の並列ＦｉｎＦＥＴを同時に形成する、請求項１７に記載の方法。
  24. 前記除去するステップにおいて前記マンドレルおよび前記中間スペーサを１工程で除去するために、前記マンドレル構造体および前記中間スペーサを同じ材料により構成する、請求項１７に記載の方法。
  25. 前記ソースおよびドレイン領域を絶縁するプロセスが、前記第１フィンおよび前記第２フィンを覆うように誘電体材料を堆積するステップと、前記第１フィンおよび前記第２フィンの前記ソースおよびドレイン領域の間を除く全ての区域から前記誘電体材料を除去するステップとを含む、請求項１７に記載の方法。
  26. 基板の上に並列フィン構造体を形成する方法であって、
    半導体層の上にほぼ垂直な側壁を有するマンドレル構造体を形成するステップと、
    前記マンドレル構造体の前記側壁の上に、一連の３層またはそれ以上のスペーサ層を形成するステップと、
    前記マンドレル構造体と前記スペーサのうちの一つおきのスペーサとを除去し、内側スペーサと外側スペーサとを前記基板から延びるように残すステップと、
    を含む方法。
  27. 前記内側スペーサおよび前記外側スペーサが、導体、半導体、絶縁体、および前記基板に構造体をパターン形成するために用いられるマスク要素の１つを含む、請求項２６に記載の方法。
  28. 前記一連の３層のスペーサを形成する前記ステップが、
    前記マンドレル構造体の側壁に沿って前記内側スペーサを形成するステップと、
    前記内側スペーサの上に中間スペーサを形成するステップと、
    前記中間スペーサの上に前記外側スペーサを形成するステップと、
    を含む、請求項２６に記載の方法。
  29. 前記内側スペーサが前記外側スペーサから１個のスペーサの幅だけ分離されるようにするために、スペーサは全て、ほぼ同じ幅を有する、請求項２６に記載の方法。
  30. 基板の上に並列の構造体を形成する方法であって、
    前記基板の上に材料層を形成するステップと、
    前記材料層の上にほぼ垂直な側壁を有するマンドレル構造体を形成するステップと、
    前記マンドレル構造体の前記側壁の上に、一連の３層のスペーサを形成するステップと、
    前記マンドレル構造体と前記スペーサのうちの中間スペーサとを除去し、内側スペーサと外側スペーサとを前記材料層から延びるように残すステップと、
    前記内側スペーサおよび前記外側スペーサをマスクとして使用して前記材料層にパターン形成し、前記内側スペーサおよび前記外側スペーサによって保護される領域が第１フィンおよび第２フィンとして前記基板から延びるように残すステップと、
    を含む方法。
  31. 前記材料層が、導体、半導体および絶縁体の１つを含む、請求項３０に記載の方法。
  32. 前記一連の３層のスペーサを形成する前記ステップが、
    前記マンドレル構造体の側壁に沿って前記内側スペーサを形成するステップと、
    前記内側スペーサの上に前記中間スペーサを形成するステップと、
    前記中間スペーサの上に前記外側スペーサを形成するステップと、
    を含む、請求項３０に記載の方法。
  33. 前記内側スペーサが前記外側スペーサから１個のスペーサの幅だけ分離されるようにするために、スペーサは全て、ほぼ同じ幅を有する、請求項３０に記載の方法。
JP2006517835A 2003-07-01 2004-06-30 並列フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法 Expired - Fee Related JP5041808B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/604,206 US6943405B2 (en) 2003-07-01 2003-07-01 Integrated circuit having pairs of parallel complementary FinFETs
US10/604,206 2003-07-01
PCT/US2004/021279 WO2005004206A2 (en) 2003-07-01 2004-06-30 Integrated circuit having pairs of parallel complementary finfets

Publications (2)

Publication Number Publication Date
JP2007525015A true JP2007525015A (ja) 2007-08-30
JP5041808B2 JP5041808B2 (ja) 2012-10-03

Family

ID=33552188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006517835A Expired - Fee Related JP5041808B2 (ja) 2003-07-01 2004-06-30 並列フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法

Country Status (8)

Country Link
US (2) US6943405B2 (ja)
EP (1) EP1639648B1 (ja)
JP (1) JP5041808B2 (ja)
KR (1) KR100792604B1 (ja)
CN (1) CN100483734C (ja)
AT (1) ATE404996T1 (ja)
DE (1) DE602004015793D1 (ja)
WO (1) WO2005004206A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066362A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 半導体装置
JP2011527103A (ja) * 2008-06-30 2011-10-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924561B1 (en) 2003-12-08 2005-08-02 Advanced Micro Devices, Inc. SRAM formation using shadow implantation
US7388258B2 (en) * 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
US6974983B1 (en) * 2004-02-02 2005-12-13 Advanced Micro Devices, Inc. Isolated FinFET P-channel/N-channel transistor pair
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
KR100559553B1 (ko) * 2004-07-07 2006-03-10 동부아남반도체 주식회사 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
CN100364094C (zh) * 2005-01-31 2008-01-23 北京大学 一种FinFET电路与纳机电梁集成的芯片及其制作方法
JP4987244B2 (ja) * 2005-04-28 2012-07-25 株式会社東芝 半導体装置の製造方法
EP1764827A1 (en) * 2005-09-16 2007-03-21 Interuniversitair Microelektronica Centrum ( Imec) Recursive spacer defined patterning
JPWO2007063990A1 (ja) * 2005-12-02 2009-05-07 日本電気株式会社 半導体装置およびその製造方法
US7301210B2 (en) * 2006-01-12 2007-11-27 International Business Machines Corporation Method and structure to process thick and thin fins and variable fin to fin spacing
US7491995B2 (en) * 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
JP2009534783A (ja) * 2006-04-24 2009-09-24 エヌエックスピー ビー ヴィ スタティック・ランダムアクセスメモリ・セル
US8227316B2 (en) * 2006-06-29 2012-07-24 International Business Machines Corporation Method for manufacturing double gate finFET with asymmetric halo
JP4552908B2 (ja) * 2006-07-26 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
EP2089898A1 (en) * 2006-11-06 2009-08-19 Nxp B.V. Method of manufacturing a fet gate
US8368144B2 (en) * 2006-12-18 2013-02-05 Infineon Technologies Ag Isolated multigate FET circuit blocks with different ground potentials
JP4461154B2 (ja) 2007-05-15 2010-05-12 株式会社東芝 半導体装置
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit
US9088349B2 (en) 2007-06-18 2015-07-21 Digi International Inc. System and method for transmitting and detecting spread spectrum signals
US9088348B2 (en) 2007-06-18 2015-07-21 Digi International Inc. System and method for obtaining frequency and time synchronization in a wideband communication system
KR20090017041A (ko) * 2007-08-13 2009-02-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7710765B2 (en) * 2007-09-27 2010-05-04 Micron Technology, Inc. Back gated SRAM cell
US8111129B2 (en) * 2008-03-12 2012-02-07 International Business Machines Corporation Resistor and design structure having substantially parallel resistor material lengths
WO2009122353A1 (en) * 2008-04-04 2009-10-08 Nxp B.V. Sram cell comprising finfets
US7888192B2 (en) * 2008-11-10 2011-02-15 Texas Instruments Incorporated Process for forming integrated circuits with both split gate and common gate FinFET transistors
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
KR101105508B1 (ko) * 2009-12-30 2012-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 제조 방법
US8621398B2 (en) * 2010-05-14 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic layout conversion for FinFET device
US8268689B2 (en) 2010-08-23 2012-09-18 International Business Machines Corporation Multiple threshold voltages in field effect transistor devices
US8524546B2 (en) 2010-10-22 2013-09-03 International Business Machines Corporation Formation of multi-height MUGFET
US8524545B2 (en) 2010-10-22 2013-09-03 International Business Machines Corporation Simultaneous formation of FinFET and MUGFET
US8445384B2 (en) * 2011-03-15 2013-05-21 International Business Machines Corporation High density six transistor FinFET SRAM cell layout
US8816444B2 (en) * 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
CN103035711B (zh) * 2011-09-30 2016-04-20 中国科学院微电子研究所 一种半导体结构及其制造方法
US9082849B2 (en) 2011-09-30 2015-07-14 The Institute of Microelectronics Chinese Academy of Science Semiconductor structure and method for manufacturing the same
CN103367152B (zh) * 2012-03-31 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应管的形成方法
US8586455B1 (en) 2012-05-15 2013-11-19 International Business Machines Corporation Preventing shorting of adjacent devices
US8927432B2 (en) * 2012-06-14 2015-01-06 International Business Machines Corporation Continuously scalable width and height semiconductor fins
KR102049774B1 (ko) 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9083444B2 (en) 2013-03-12 2015-07-14 Digi International Inc. Chirp spread spectrum system and method
US9766321B2 (en) 2013-03-14 2017-09-19 Digi International Inc. Indoor positioning with radio frequency chirp signal propagation delay measurement
US9412601B2 (en) * 2013-03-15 2016-08-09 Infineon Technologies Dresden Gmbh Method for processing a carrier
CN104124160B (zh) * 2013-04-23 2018-03-30 中国科学院微电子研究所 半导体器件制造方法
US9412664B2 (en) 2013-05-06 2016-08-09 International Business Machines Corporation Dual material finFET on single substrate
US9583597B2 (en) * 2013-05-24 2017-02-28 GlobalFoundries, Inc. Asymmetric FinFET semiconductor devices and methods for fabricating the same
US9257427B2 (en) 2013-07-15 2016-02-09 Globalfoundries Inc. Merged tapered finFET
US9704880B2 (en) * 2013-11-06 2017-07-11 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US9633907B2 (en) 2014-05-28 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned nanowire formation using double patterning
KR101958421B1 (ko) * 2014-07-22 2019-03-14 삼성전자 주식회사 집적 회로, 상기 집적 회로에 따른 반도체 소자 및 표준 셀 라이브러리
US9431383B2 (en) 2014-07-22 2016-08-30 Samsung Electronics Co., Ltd. Integrated circuit, semiconductor device based on integrated circuit, and standard cell library
US9536739B2 (en) * 2014-10-28 2017-01-03 International Business Machines Corporation Self-cut sidewall image transfer process
US9437445B1 (en) * 2015-02-24 2016-09-06 International Business Machines Corporation Dual fin integration for electron and hole mobility enhancement
WO2017052601A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for controlling transistor sub-fin leakage
KR102481480B1 (ko) * 2015-11-13 2022-12-26 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10256328B2 (en) 2016-05-18 2019-04-09 International Business Machines Corporation Dummy dielectric fins for finFETs with silicon and silicon germanium channels
US9870948B2 (en) 2016-06-09 2018-01-16 International Business Machines Corporation Forming insulator fin structure in isolation region to support gate structures
US9761452B1 (en) * 2016-07-08 2017-09-12 Globalfoundries Inc. Devices and methods of forming SADP on SRAM and SAQP on logic
US10714598B2 (en) 2017-06-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device
WO2019035837A1 (en) * 2017-08-17 2019-02-21 Intel Corporation FORMATION OF PATTERNS OF NANOWILES AND NANORUBANS INTEGRATED IN THE MANUFACTURE OF TRANSISTORS
WO2020070767A1 (ja) * 2018-10-01 2020-04-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
KR102535448B1 (ko) * 2018-12-21 2023-05-26 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 3 차원 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283700A (ja) * 1991-05-27 1993-10-29 Nec Corp 半導体装置
JPH11317523A (ja) * 1998-01-15 1999-11-16 Internatl Business Mach Corp <Ibm> アクティブ半導体デバイスを有する装置および導電接続アクティブ・デバイスを形成する方法
JP2003163356A (ja) * 2001-10-05 2003-06-06 Internatl Business Mach Corp <Ibm> 二重ゲート・トランジスタおよびその製造方法
JP2006522488A (ja) * 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｆｉｎｆｅｔデバイス中の構造を形成する方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5372957A (en) * 1993-07-22 1994-12-13 Taiwan Semiconductor Manufacturing Company Multiple tilted angle ion implantation MOSFET method
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6177299B1 (en) * 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
US6010934A (en) * 1998-03-02 2000-01-04 Texas Instruments - Acer Incorporated Method of making nanometer Si islands for single electron transistors
US6252284B1 (en) 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
US6342410B1 (en) * 2000-07-10 2002-01-29 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with three sided gate structure on semiconductor on insulator
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6429123B1 (en) * 2000-10-04 2002-08-06 Vanguard International Semiconductor Corporation Method of manufacturing buried metal lines having ultra fine features
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6475890B1 (en) * 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology
DE10137575A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6818952B2 (en) * 2002-10-01 2004-11-16 International Business Machines Corporation Damascene gate multi-mesa MOSFET
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283700A (ja) * 1991-05-27 1993-10-29 Nec Corp 半導体装置
JPH11317523A (ja) * 1998-01-15 1999-11-16 Internatl Business Mach Corp <Ibm> アクティブ半導体デバイスを有する装置および導電接続アクティブ・デバイスを形成する方法
JP2003163356A (ja) * 2001-10-05 2003-06-06 Internatl Business Mach Corp <Ibm> 二重ゲート・トランジスタおよびその製造方法
JP2006522488A (ja) * 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｆｉｎｆｅｔデバイス中の構造を形成する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527103A (ja) * 2008-06-30 2011-10-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法
JP2011066362A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN100483734C (zh) 2009-04-29
US20050001273A1 (en) 2005-01-06
US7517806B2 (en) 2009-04-14
WO2005004206A3 (en) 2005-02-17
DE602004015793D1 (de) 2008-09-25
US20050272195A1 (en) 2005-12-08
CN1846309A (zh) 2006-10-11
US6943405B2 (en) 2005-09-13
KR100792604B1 (ko) 2008-01-09
EP1639648A2 (en) 2006-03-29
ATE404996T1 (de) 2008-08-15
WO2005004206A2 (en) 2005-01-13
EP1639648B1 (en) 2008-08-13
JP5041808B2 (ja) 2012-10-03
KR20060031676A (ko) 2006-04-12
EP1639648A4 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
JP5041808B2 (ja) 並列フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法
US7781847B2 (en) Device patterned with sub-lithographic features with variable widths
US9171902B2 (en) Semiconductor structures comprising a plurality of active areas separated by isolation regions
KR101229298B1 (ko) 메모리 셀 레이아웃
US8586455B1 (en) Preventing shorting of adjacent devices
KR20230153508A (ko) 반도체 메모리 장치, 이의 제조 방법 및 상기 반도체 메모리 장치를 포함하는 전자 장치
US9190497B2 (en) Method for fabricating semiconductor device with loop-shaped fin
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US7339223B2 (en) Semiconductor devices having dual capping layer patterns and methods of manufacturing the same
JP2007329489A (ja) 集積回路装置およびその製造方法
KR20080083202A (ko) 전계 효과 트랜지스터들을 형성하는 방법들, 전계 효과트랜지스터 게이트들을 형성하는 방법들, 트랜지스터게이트 어레이 및 게이트 어레이에 대한 주변 회로를포함하는 집적 회로를 형성하는 방법들, 및 제1 게이트들및 제2 접지형 분리 게이트들을 포함하는 트랜지스터게이트 어레이를 포함하는 집적 회로를 형성하는 방법들
US20190164805A1 (en) Buried Metal for FinFET Device and Method
TWI709247B (zh) 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法
US7390730B2 (en) Method of fabricating a body capacitor for SOI memory
TWI752727B (zh) 形成具有分離閘極非揮發性記憶體單元、具有平面通道區域之高電壓(hv)元件及鰭式場效電晶體(finfet)邏輯元件之裝置的方法
CN110970503A (zh) 半导体装置
EP3718962B1 (en) A method for forming a vertical nanowire or nanosheet field-effect transistor
TW202105617A (zh) 一種形成半導體裝置的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees