JP2007329489A - 集積回路装置およびその製造方法 - Google Patents

集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP2007329489A
JP2007329489A JP2007176125A JP2007176125A JP2007329489A JP 2007329489 A JP2007329489 A JP 2007329489A JP 2007176125 A JP2007176125 A JP 2007176125A JP 2007176125 A JP2007176125 A JP 2007176125A JP 2007329489 A JP2007329489 A JP 2007329489A
Authority
JP
Japan
Prior art keywords
layer
layers
trench
series
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007176125A
Other languages
English (en)
Other versions
JP4149498B2 (ja
Inventor
Wolfgang Roesner
ロズナー、ウルフガング
Franz Hofmann
ホフマン、フランツ
Emmerich Bertagnolli
ベルタグノリ、エマーリッヒ
Bernd Goebel
ゴーベル、ベルンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007329489A publication Critical patent/JP2007329489A/ja
Application granted granted Critical
Publication of JP4149498B2 publication Critical patent/JP4149498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

【課題】トランジスタの浮遊ボディ効果が避けられ、且つ高密度な集積回路装置を提供。
【解決手段】縦型ＭＯＳトランジスタにおいて、第１導電型の基板１上に配置された一連の層ＳＦ、ＳＦ*を備え、前記一連の層は、第１のソース・ドレイン領域用の下層Ｕ、第１導電型でドープされ、チャンネル領域となる中間層Ｍおよび第２のソース・ドレイン領域用の上層Ｏからなる。第１導電型でドープされた接続構造体Ｖが、チャンネル領域を基板１と電気的に接続するために前記一連の層ＳＦ、ＳＦ*の第１の表面上に配置される。トランジスタのゲート電極が、前記一連の層ＳＦ、ＳＦ*の第２の表面上に配置される。接続構造体Ｖは、一連の層ＳＦ、ＳＦ*と、同一の又は別の一連の層ＳＦ、ＳＦ*との間に配置できる。接続構造体Ｖ等の寸法は、リソグラフィ寸法以下となり得る。製作された回路は、記憶セル配列に好適。
【選択図】図３

Description

本発明は、少なくとも一個のトランジスタを備えた集積回路装置とその製造方法に関する。
基板に集積されている電子回路である集積回路装置に対しては、高密度集積が望ましい。第１に、部品間の距離が短いからスイッチング速度が速く、第２に、そのサイズが小さくなるからである。
L. Rinch et alによる"Vertical MOS Transistors with 70nm channel length", ESSDERC(1995)101には、ソース・ドレイン領域とチャンネル領域がお互いの上に配置されているトランジスタが記載されている。このいわゆる縦型トランジスタは、ソース・ドレイン領域とチャンネル領域がお互いの脇に配置されている従来のプレーナトランジスタより面積が少なくて済むので、集積回路装置の集積密度を増大することに役立つ。このトランジスタの場合は、寄生のバイポーラトランジスタのために漏れ電流のような浮遊ボディ効果が起こることが懸念される。特に、高周波では、チャンネル領域が電気的に過充電されることが起こりうる。
H. Takeo et al による"High Performance CMOS Surrounding Gate Transistor (SGT) for UlatraHigh Density LSIs" IEDM (1988) 222には、下のソース・ドレイン領域がチャンネル領域の直下には配置されず、そこから横にずらして配置されている縦型トランジスタが記載されている。チャンネル領域は電気的に基板に接続されている。このトランジスタを製造するために、シリコンの島を基板にエッチ形成される。側方でシリコン島を囲むゲート絶縁電極とスペーサ状のゲート電極がそのつぎに形成される。インプランテーションによって、上ソース・ドレイン領域がシリコン島の上部に形成され、下ソース・ドレインがシリコン島の外部でかつそれに横方向に隣接して形成される。チャンネル領域は、上部ソース・ドレイン領域の下でシリコン島内に配置される。結局、チャンネル長は、シリコン島の製造中のエッチング深さによって決定されることになる。
ドイツ特許第19519160C1において、各メモリセルが、第１のソース・ドレイン領域、その下に配置されたチャンネル領域およびそのチャンネル領域第２のソース・ドレイン領域を含み、かつゲート電極によって環状に囲まれる突出半導体構造からなるDRAMセル構造を提案されている。 メモリセルの半導体構造は、行列状になっている。自動調整の態様で、すなわち調整されるべきマスクを使用しないで、ワード線を形成するために、列に沿って配列された半導体構造間のスペースは、行に沿って配列された半導体構造間のスペースよりも狭くなっている。ワード線は、列に沿って互いに隣接するゲート電極として導電材料を付着、エッチバックすることによって形成される。
本発明は、トランジスタの浮遊ボディ効果が避けられ、同時に従来技術に比較して高密度で且つ高精度で製造可能な、少なくとも一つのトランジスタを備えた集積回路装置を提供することを目的としている。加えて、そのような回路装置を製造する方法を提供することも目的としている。
上記課題を解決するために、請求項１に記載の集積回路装置は、（ａ）基板(１、２)の表面に隣接する層が第一の導電型でドープされるその基板（１，２）と、（ｂ）前記基板（１、２）上のｘ−ｙグリッドに配置された複数の縦型ＭＯＳトランジスタ対であって、前記縦型ＭＯＳトランジスタ対のそれぞれの縦型ＭＯＳトランジスタは、（ｂ１）それぞれ下層（Ｕ，Ｕ‘）と中央層（Ｍ，Ｍ’）と上層（Ｏ，Ｏ‘）とからなる前記基板（１、２）上の一連の層（ＳＦ，ＳＦ＊）であって、前記中央層（Ｍ、Ｍ’）は第一の導電型でドープされ、前記下層（Ｕ，Ｕ’）と前記上層（Ｏ、Ｏ’）とは、第一の導電型と反対の第二の導電型でドープされ、前記下層（Ｕ，Ｕ’）は前記縦型ＭＯＳトランジスタの第一ソース・ドレイン領域を構成し、前記中央層（Ｍ、Ｍ’）は、前記縦型ＭＯＳトランジスタのチャネル層を構成し、前記上層（Ｏ、Ｏ’）は前記縦型ＭＯＳトランジスタの第二ソース・ドレイン領域を構成し、さらに、前記一連の層（ＳＦ，ＳＦ＊）は、それぞれ少なくとも第一側面と、前記第一側面の反対側の第二側面とを有し、前記第一側面と第二側面とは、それぞれ前記下層（Ｕ，Ｕ‘）と前記中央層（Ｍ，Ｍ’）と前記上層（Ｏ，Ｏ‘）とによって形成される一連の層（ＳＦ，ＳＦ＊）と、（ｂ２）前記一連の層（ＳＦ，ＳＦ＊）の前記第一側面に隣接した接続構造体（Ｖ、Ｖ’）であって、前記接続構造体（Ｖ、Ｖ’）は、前記２枚の一連の層（ＳＦ，ＳＦ＊）の少なくとも前記中央層（Ｍ，Ｍ’）と前記下層（Ｕ，Ｕ‘）とに隣接し、前記接続構造体は、第一導電型でドープされ、前記中央層（Ｍ，Ｍ’）と前記基板（１、２）間を電気的に接続する接続構造体（Ｖ、Ｖ’）と、（ｂ３）前記接続構造体（Ｖ、Ｖ’）上に設けられ、前記２枚の一連の層（ＳＦ，ＳＦ＊）の前記上層（Ｏ、Ｏ’）に隣接するとともに前記第二の導電型からなり、前記一連の層（ＳＦ，ＳＦ＊）の前記上層（Ｏ、Ｏ’）間を電気的に接続するドープ領域（Ｇｅ、Ｇｅ’）と、（ｂ４）前記第二側面領域で少なくとも前記上層（Ｏ、Ｏ’）と前記中間層（Ｍ，Ｍ’）とに隣接するゲート誘電体（Ｇｄ、Ｇｄ’）と、（ｂ５）前記ゲート誘電体（Ｇｄ、Ｇｄ’）に隣接するゲート電極と、からなる縦型ＭＯＳトランジスタ対と、（ｃ）前記上層（Ｏ、Ｏ’）と前記ドープ領域（Ｇｅ、Ｇｅ’）の上部に設けられ、前記上層（Ｏ、Ｏ’）と前記ドープ層（Ｇｅ、Ｇｅ’）の上部を完全に覆う誘電体層（Ｇｄ，Ｋｄ）と、（ｄ）互いに略平行に走る第一分割トレンチ（Ｔ，Ｔ１）であって、前記縦型ＭＯＳトランジスタ対の一つと前記第一分割トレンチ（Ｔ，Ｔ１）の一つとは、交互に隣接して配置され、前記一連の層（ＳＦ，ＳＦ＊）の第二面は、前記第一分割トレンチ（Ｔ，Ｔ１）に隣接した第一分割トレンチ（Ｔ，Ｔ１）と、（ｅ）前記第一分割トレンチ（Ｔ，Ｔ１）を横断して前記ゲート電極と接続するワードライン（Ｗ，Ｗ’）と、（ｆ）前記ワードライン（Ｗ，Ｗ’）を横断し、前記一連の層（ＳＦ，ＳＦ＊）の前記下層（Ｕ，Ｕ‘）によって形成された下ビットラインと、からなることを特徴としている。
請求項２に記載の集積回路装置は、前記第一分割トレンチ（Ｔ）が、切り通すこと無しに前記下層（Ｕ）に達して、前記下ビットラインの一つと前記接続構造体（Ｖ）の一つとが隣接して交互に配置され、前記メモリセル配置が、さらに前記一連の層（ＳＦ，ＳＦ＊）の前記上層（Ｏ）と前記ドープ層（Ｇｅ）とによって形成された上ビットラインを有し、前記ゲート電極が前記ワードライン（Ｗ）の一部であり、前記ワードラインは表面と平行なストリップ状の断面を有し、選択された前記一連の層（ＳＦ＊）の前記中間層（Ｍ）の一部が、他の前記一連の層（ＳＦ）の前記中間層（Ｍ）と異なるドープ濃度を有し、前記トランジスタのチャネル領域のドープ濃度の形式で情報が記憶されることを特徴としている。
請求項３に記載の集積回路装置は、前記メモリセル配置が、ＤＲＡＭメモリセル配置を構成し、前記第一分割トレンチ（Ｔ１）が、前記下層（Ｕ’）を切り通し、前記接続構造体（Ｖ’）が、ストリップ状で、前記第一分割トレンチ（Ｔ１）と平行に走り、各下ビットラインが前記接続構造体（Ｖ’）の一つと前記第一分割トレンチ（Ｔ１）の一つとの間に設けられ、第二分割トレンチ（Ｔ２）が前記第一分割トレンチを横断して走り、前記第二分割トレンチ（Ｔ２）が、切り通すことなく前記下層（Ｕ’）まで達し、前記ゲート電極が、二つの縦型ＭＯＳトランジスタを側面で環状に囲み、前記第一分割トレンチ（Ｔ１）と前記第二分割トレンチ（Ｔ２）に設けられた前記ワードライン（Ｗ’）の一部であり、容量誘電体層（Ｋｄ）が前記上層（Ｏ’）上に設けられ、前記上層（Ｏ’）を完全に覆い、前記上層（Ｏ’）が第一キャパシタ電極として用いられ、第二キャパシタ電極（Ｐ）が前記容量誘電体層（Ｋｄ）の上に設けられたことを特徴としている。
請求項４に記載の集積回路装置は、互いに隣接し、前記第一分割トレンチ（Ｔ１）を横断する前記縦型ＭＯＳトランジスタ対の間隔が、互いに隣接し前記第一分割トレンチ（Ｔ１）に平行な前記縦型ＭＯＳトランジスタ対の間隔より小さく、前記第二分割トレンチ（Ｔ２）を走る前記ワードライン（Ｗ’）の一部が、スペーサーとして用いられることを特徴としている。
請求項５に記載の集積回路装置は、前記接続構造体（Ｖ，Ｖ’）が実質的に単結晶半導体材料からなることを特徴としている。
請求項６に記載の集積回路装置は、前記接続構造体（Ｖ，Ｖ’）が本質的に多結晶半導体材料からなり、５×１０18ｃｍ-3より高濃度のドーピング濃度を有することを特徴としている。
請求項７に記載の集積回路装置の製造方法は、基板（１，２）に第一の導電型でドープし、基板(１、２)の表面に隣接した層を形成するステップと、前記基板（１、２）の上に前記第一の導電型とは反対の第二導電型でドープされ、ＭＯＳトランジスタの第一ソース・ドレイン領域を形成する下層（Ｕ，Ｕ’）を形成するステップと、前記下層（Ｕ，Ｕ’）の上に第一導電型でドープされて前記ＭＯＳトランジスタのチャネル領域を形成する中央層（Ｍ、Ｍ’）を形成するステップと、前記中央層（Ｍ，Ｍ’）の上に前記第二の導電型でドープされて前記ＭＯＳトランジスタの第二ソース・ドレイン領域を形成する上層（Ｏ，Ｏ’）を形成するステップと、ストリップマスクを用いて、少なくとも第一側面と、前記第一側面と反対側の第二側面とを有する２枚の一連の層（ＳＦ，ＳＦ＊）に分割するために、前記上層（Ｏ，Ｏ’）と中央層（Ｍ，Ｍ’）と下層（Ｕ，Ｕ’）とからなる一連の層を通り前記基板（１，２）にまで延在するトレンチ（Ｇ）を形成するステップと、前記一連の層の前記中央層（Ｍ，Ｍ’）と前記下層（Ｕ，Ｕ’）の領域で対向する第一側面に隣接するとともに前記中央層（Ｍ，Ｍ’）と基板(１、２)間を電気的に接続する接続構造体（Ｖ， Ｖ’）を形成し、前記基板（１、２）まで延長することで前記第一導電型でドープされた材料で前記トレンチ（Ｇ）を部分的に埋めるステップと、前記接続構造体（Ｖ，Ｖ’）に隣接し、それらと平行して走り、前記下層（Ｕ，Ｕ’）を構造化することで前記下層（Ｕ，Ｕ’）から下ビットラインを形成するステップと、前記接続構造体（Ｖ，Ｖ’）の上部のトレンチ（Ｇ）に前記第二の導電型でドープされ、前記一連の層のそれぞれの上層（Ｏ，Ｏ’）とコンタクトしたドープ領域（Ｇｅ，Ｇｅ’）を設けるステップと、前記トレンチ（Ｇ）に平行に置かれ、前記上層（Ｏ，Ｏ’）と中央層（Ｍ、Ｍ’）とを切り通し、前記中央層（Ｍ、Ｍ’）を露出し、前記一連の層の第二側面を形成して、前記縦型ＭＯＳトランジスタの一つと第一分割トレンチ（Ｔ，Ｔ’）の一つとを交互に互いに隣接して配置して第一分割トレンチ（Ｔ，Ｔ’）を各一連の層に形成するステップと、前記第二側面領域で、少なくとも前記上層（Ｏ，Ｏ’）と中央層（Ｍ，Ｍ’）に隣接してゲート誘電体（Ｇｄ，Ｇｄ’）を形成するステップと、少なくともゲート電極の一部が前記第一分割トレンチ（Ｔ，Ｔ’）においてゲート誘電体（Ｇｄ，Ｇｄ’）に隣接するように、ゲート電極を形成するステップと、前記上層（Ｏ，Ｏ’）と前記ドープ層（Ｇｅ，Ｇｅ’）の上部に誘電体層（Ｇｄ，Ｋｄ）を形成して、前記上層（Ｏ，Ｏ’）と前記ドープ層（Ｇｅ，Ｇｅ’）の上部を完全に覆うようにするステップと、前記下ビットラインを横断し、前記ゲート電極と接続するワードライン（Ｗ，Ｗ’）を形成するステップと、からなる一対の縦型ＭＯＳトランジスタを構成する少なくとも２つの縦型ＭＯＳトランジスタを有することを特徴としている。
請求項８に記載の集積回路装置の製造方法は、前記メモリセル配置がＲＯＭメモリセル配置を構成し、前記第一分割トレンチ（Ｔ）を形成するステップにおいて、前記第一分割トレンチ（Ｔ）が、切り通すことなく前記下層（Ｕ）まで達するように形成されて、前記下ビットラインの一つと前記接続構造体（Ｖ）の一つが交互に互いに隣接するように設けられ、前記方法が、選択された一連の層（ＳＦ＊）の中央層（Ｍ）の一部を、他の一連の層（ＳＦ）の中央層とは異なるドーピング濃度でドープして、トランジスタのチャネル領域のドーピング濃度の形式で情報を記憶するステップと、前記一連の層（ＳＦ，ＳＦ＊）の上層（Ｏ）とドープ領域（Ｇｅ）とによって、上ビットラインを形成するステップと、をさらに備え、前記ゲート電極を形成するステップにおいて、前記ゲート電極は前記ワードライン（Ｗ）の一部として形成され、前記ワードラインは表面と平行な断面を有し、ストリップ状であることを特徴としている。
請求項９に記載の集積回路装置の製造方法は、前記メモリセル配置がＤＲＡＭメモリセル配置を構成し、前記第一分割トレンチ（Ｔ１）を形成するステップにおいて、前記第一分割トレンチ（Ｔ１）が、前記下層（Ｕ’）を切り通すように形成し、前記接続構造体（Ｖ’）がストリップ状であり、前記第一分割トレンチ（Ｔ１）と平行して走り、各下ビットラインが、前記接続構造体（Ｖ’）の一つと前記第一分割トレンチ（Ｔ１）との間に設けられ、第二分割トレンチ（Ｔ２）が前記第一分割トレンチ（Ｔ１）を横断するように形成され、前記第二分割トレンチ（Ｔ２）が、切り通すことなく前記下層（Ｕ’）の下にまで達し、前記ゲート電極が側面で環状に２つの縦型ＭＯＳトランジスタを囲む前記ワードラインの一部を形成し、前記ゲート電極が前記第一分割トレンチ（Ｔ１）と前記第二分割トレンチ（Ｔ２）とに設けられ、前記上層（Ｕ，Ｕ’）と前記ドープ層（Ｇｅ，Ｇｅ’）の上部の前記誘電体層（Ｇｄ，Ｋｄ）が、容量誘電体層（Ｋｄ）であり、第二キャパシタ電極（Ｐ）が前記容量誘電体層（Ｋｄ）の上に形成されることを特徴としている。
請求項１０に記載の集積回路装置の製造方法は、前記上層（Ｏ，Ｏ’）の上に、第一補助層（Ｈ１）と、その上に第二補助層（Ｈ２）とが形成され、前記第一補助層（Ｈ１）と前記第二補助層（Ｈ２）は、ストリップ状に形成されて、前記上層（Ｏ，Ｏ’）が部分的に露出され、背面金属を形成し、エッチングすることで、構造化された第一補助層（Ｈ１）と構造化された第二補助層（Ｈ２）に隣接するスペーサー（Ｓｐ）を形成し、前記スペーサー（Ｓｐ）と前記第二補助層（Ｈ２）をマスクにして前記トレンチ（Ｇ）が製造され、前記接続構造体（Ｖ，Ｖ’）を形成した後で、材料が堆積されて、補助構造（Ｈ）が前記接続構造体（Ｖ，Ｖ’）の上に形成されて、前記第一補助層（Ｈ１）が露出するまで引き続き平坦化が実施され、前記第一補助層（Ｈ１）が除去され、前記スペーサー（Ｓｐ）と前記補助構造（Ｈ）とをマスクにして、前記第一分割トレンチ（Ｔ，Ｔ’）が形成されることを特徴としている。
請求項１１に記載の集積回路装置の製造方法は、前記第一補助層（Ｈ１’）を除去した後に、前記スペーサー（Ｓｐ１）に隣接する更なるスペーサー（Ｓｐ２）が材料の堆積とエッチングにより形成され、前記スペーサー（Ｓｐ１）と更なるスペーサー（Ｓｐ２）と前記補助構造（Ｈ）をマスクにして、前記第一分割トレンチ（Ｔ１）が形成され、前記第二分割トレンチ（Ｔ２）が、その幅が前記第一分割トレンチ（Ｔ１）の幅より大きくなるように形成されて、材料が堆積され、エッチバックされて、マスク無しで相互に隣接したゲート電極の形で形成されるような厚みで前記ワードライン（Ｗ，Ｗ’）が形成されることを特徴としている。
請求項１２に記載の集積回路装置の製造方法は、前記接続構造体（Ｖ，Ｖ’）がエピタキシによって形成されることを特徴としている。
請求項１３に記載の集積回路装置の製造方法は、前記接続構造体（Ｖ，Ｖ’）が多結晶半導体材料を堆積することで形成されることを特徴としている。
請求項１４に記載の集積回路装置の製造方法は、前記接続構造体（Ｖ，Ｖ’）が製造プロセスの中でドープされ、前記接続構造体（Ｖ，Ｖ’）形成中に、ドーパントの濃度が増加して、前記接続構造体（Ｖ，Ｖ’）の内部が、外部より高濃度にドープされることを特徴としている。
この問題は、基板の表面に隣接した層において第１導電型でドープされている少なくとも一つの縦型トランジスタを備えた集積回路によって解決される。基板上には、下層、前記第１導電型でドープされた中央層および上層からなる加工された一連の層が配置される。該一連の層は、各々が前記下層、中央層および上層によって形成される、少なくとも一つの第１の表面と第２の表面を備えている。前記下層は前記トランジスタの第１のソース・ドレイン領域として利用可能であり、前記中央層は、該トランジスタのチャンネル領域として利用可能であり、前記上層は、該トランジスタの第２のソース・ドレイン領域として利用可能である。前記チャンネル領域を前記基板に電気的に接続するために、第１の導電型でドープされた接続構造体が、少なくとも前記中央層と下層に横方向で隣接し、前記基板に達するように、前記一連の層の少なくとも前記第１の表面に配置されている。ゲート誘電体が前記一連の層の第２の表面に隣接し、前記トランジスタのゲート電極が該ゲート誘電体に隣接している。
上記問題は、基板の表面に隣接した層を第１導電型でドープしたその基板上に一連の層を形成するために、最初に、前記トランジスタの第１のソース・ドレイン領域として利用可能な下ドープ層（Ｕ）を形成し、この上に、第１導電型でドープされ、該トランジスタのチャンネル領域として利用可能な中央層（Ｍ）を形成し、この上に、該トランジスタの第２のソース・ドレイン領域として利用可能なドープ上層（Ｏ）を形成する、少なくとも一つの縦型ＭＯＳトランジスタを備えた集積回路装置の製造方法によって解決される。
前記チャンネル領域を前記基板に電気的に接続するために、前記一連の層の前記第１の表面に、第１の導電型でドープされた接続構造体を、少なくとも前記中央層と下層に横方向で隣接し、かつ前記基板に達するように形成する。前記一連の層は、その第２の表面が第１の表面と対面するように形成する。ゲート誘電体およびそれに隣接するゲート電極を前記一連の層の少なくとも第２の表面に形成する。
回路装置のトランジスタのチャンネル長は、中央層の厚さによって決定される。チャンネル長がエッチング深さによって決定されるH. Takao et al （上記）によるトランジスタと比較して、チャンネル長は、より正確に設定できる。それ故、回路装置は、より正確な工程を通して製造できる。
前記接続構造体によって、チャンネル領域から電荷を流出させることができるので、Risch et al （上記）によるトランジスタとは逆に、浮遊ボディ効果が避けられる。それ故、チャンネル領域は、高周波でも過充電されることはない。
漏れ電流を避けるために、接続構造体は、シリコンやゲルマニウムのような単結晶半導体材料でできているのがよい。接続構造体は、例えば、上記一連の層を切り込むトレンチ内にエピタキシによって形成される。基板とゲート電極の間の容量を小さく保つために、接続構造体のドーパント濃度を例えば3 x 1017cm-3以下と低くするのがよい。
ポリシリコンのような多結晶半導体材料を接続構造体のために用いてもよい。この場合、トレンチは、半導体材料で充填される。また、半導体材料をトレンチを充填するには十分でない厚さで付着させてもよい。その次に、半導体材料をエッチバックして、接続構造体をスペーサの形に形成できる。接続構造体が多結晶材料か、多数の欠陥がある材料でできている場合は、空間電荷領域の接続構造体への拡大を減少させるために、接続構造体のドーパント濃度を5 x 1018cm-3−1020cm-3とするのがよい。
接続構造体とソース・ドレイン領域の間の降伏電圧を増大するために、と同時に空間電荷領域の拡大を防止するために、本発明において、接続構造体の形成中、その内側が外側より高濃度でドープされるように、接続構造体のドーパント濃度を増大させる。
回路装置の特に高い集積密度は、接続構造体の幅および／または一連の層の第１の表面とそれに対向した第２の表面の間の間隔が、回路装置の製造のために利用されるフォトリソグラフィによって形成できる最小の構造サイズＦよりも小さい場合に達成できる。
このような狭い一連の層を形成するために、スペーサをマスクとして利用できる。
接続構造体が一連の層の第１の表面に形成され、ゲート誘電体が該接続構造体の第２の表面に形成され、従って、これら二つの表面が別の工程によって形成されるから、一連の層は、二つの異なった工程で形成するのが有利である。この目的のために、マスクを上層の少なくともＦ2の面積を空けて表面に付着する。マスクは、材料が被着され、エッチバックされるスペーサによって拡大される。その結果、上層の露出面積は、リソグラフィ技術の寸法以下となる。トレンチ、従って一連の層の第１の表面を形成するために、上層の露出領域に対して、スペーサおよびマスクに対して選択的なされる第１のエッチング工程を実施する。その後に接続構造体を形成する。マスクは、スペーサに対して選択的に除去する。スペーサに対して選択的になされる第２のエッチングプロセスによって、一連の層の第２の表面を形成する。
接続構造体が上層、中央層または下層と同じ半導体材料でできている場合は、一連の層の第２の表面の形成中に接続構造体を保護するために、接続構造体の上部に補助構造体を形成する。接続構造体の上面がマスクの上面の下に位置している場合は、マスクが露出するまで材料を被着、平面化することによって補助構造体を形成できる。
回路装置は、 前記一連の層と類似した態様で構成された別の一連の層を備え、その第１の表面が前記接続構造体が、前記一連の層と前記別の一連の層の間に配置され、前記別の一連の層の中央層を前記基板に電気的に接続されるようになっている。別のゲート誘電体が前記別の一連の層の少なくとも一つの第２の表面に隣接し、別のゲート電極が該別のゲート誘電体に隣接している。
製造過程を簡単にするために、一連の層および他の一連の層は、単一の上層、中央層および下層を加工するのが望ましい。または、これらの一連の層は、例えば、適当なマスク内の選択的なエピタキシによって形成される。
以下の説明において、「上層」は、製造方法の最初に形成され、そこから一連の層の各部が形成される連続した上層を指す。これは、「中央層」および「下層」についても同じである。他方、「一連の層の上層」は、単にこの一連の層の特定の部分のみを指す。一連の層が上層から形成される場合、「一連の層の上層」は、一連の層に属する上層の部分を意味する。
一連の層の上層および他の一連の層の上層が、トランジスタの第２のソース・ドレイン領域として用いられ、一連の層の中央層および他の一連の層の中央層が、トランジスタのチャンネル領域として用いられ、一連の層の下層および他の一連の層の下層が、トランジスタの第１のソース・ドレイン領域として用いられる場合、該トランジスタは、とくに大きなチャンネル幅を有する。ゲート電極および他のゲート電極は、共通のゲート電極を形成する。
上層、中央層および下層は、接続構造体を囲むように構成されるので、一連の層および他の一連の層は、お互いに合流する。一連の層と他の一連の層は、交互に分離することができる。第１の場合、マスクは、例えば矩形領域のような領域を空けるので、元々閉じていたスペーサが、マスクの拡大の間に形成され、従って、それに対応して一つの一連の層を形成できる。第２の場合、例えば、マスクはストリップ状になっているので、お互いから分離された二つのスペーサ、従って二つのお互いから分離された一連の層が形成される。
一連の層の上層と他の一連の層の上層とをお互いに電気的に接続するために、第１の導電型と反対の第２導電型でドープされた上記接続構造体の上部に配置できる。
ドープ領域を形成するために、接続構造体の上部をそれがドープ領域に変わるようにインプラントできる。
他の一連の層の上層が他のトランジスタの第２のソース・ドレイン領域として用いられ、他の一連の層の中央層が他のトランジスタのチャンネル領域として用いられ、他の一連の層の下層が他のトランジスタの第１のソース・ドレイン領域として用いられる場合、回路装置の集積密度は、特に高い。というのは、接続構造体は、第１に二つの一連の層の共通の接続構造体として作用し、第２に二つのトランジスタを分離するからである。ここでもまた、ドープ領域を二つの領域を直列に接続するように形成できる。
回路装置は、例えば、メモリセル装置として利用できる。一連の層と他の一連の層は、対を形成し、一連の層の第２の表面は、その第１面と対向し、他の一連の層の第１の表面は一連の層の第１の表面と対向する。その対と類似した多数の対がｘｙグリッド状に配列される。これら対の少なくとも幾つかは、お互いにほぼ平行に走る第１の分割トレンチによってお互いから分離され、該対の交互のものと第１の分割トレンチの一つがお互いの脇に形成され、該対の一連の層の第２の表面が第１の分割トレンチと隣接する。第１の分割トレンチを横切るように走るワード線がゲート電極に接続される。下ビット線が下層の一部となり、ワード線を横切るように走る。上記対に属する接続構造体が製造されるトレンチがストリップ状に形成される。第１の分割トレンチは、該トレンチに平行に走る。上記下層は少なくとも前記トレンチによって形成され、下ビット線は、前記接続構造体に隣接し、それと平行に走る。
下層を切抜くことなしにその下層に達するような態様で、第１の分割トレンチが形成される場合、下ビット線の交互のものとトレンチの一つがお互いの脇に配置される。このような配列は、例えば、ＲＯＭセル配列として用いることができる。お互いに隣接した第１の分割トレンチの二つの間に配置された対は、お互いに合流するので、ストリップ状でかつ第１の分割トレンチにほぼ平行に走る、表面に平行な断面を有する共通の接続構造体を形成する。このことは、上ビット線を形成するドープ領域に同様に当てはまる。ゲート電極は、上記表面に平行なストリップ状断面を有するワード線の一部となる。各対は、直列に接続され、それぞれ上ビット線の一本と下ビット線の一本との間に接続されていつ二つのトランジスタの一部となる。一つのメモリセルが一つのトランジスタを含む。該メモリセルは、２Ｆ2の面積で形成できる。情報は、チャンネル領域のドーパント濃度の形式、従って、トランジスタの閾値電圧の形式で記憶される。トランジスタから情報を読み出すためには、当該ワード線を活性化し、当該上ビット線を当該下ビット線の間に電流が流れているかどうかの測定を行う。トランジスタのチャンネル領域のドーパント濃度は、マスクされた傾めのインプラントによって調整可能である。
下層を切欠くように第１の分割トレンチが形成される場合、下ビット線の一本がトレンチの一つと第１の分割トレンチの一つの間に配置される。このような回路装置は、例えばＤＲＡＭセル配列として用いることができる。このメモリ配列では、二つの相互に隣接した第１の分割トレンチの間に配置された対の接続構造体が、共通の接続構造体を形成するのが望ましい。接続構造体は、基板表面と平行な断面を有し、ストリップ状であり、第１の分割トレンチに平行に走る。しかし、ＤＲＡＭセル配列の場合は、お互いに隣接した第１の分割トレンチの二つの間に配置されている対は、合流せずに、第２の分割トレンチによってお互いから分離されている。第２の分割トレンチは、第１の分割トレンチを横切り、下層に達する。第２の分割トレンチは、下層を切り抜くことはないので、下ビット線が中断しない。加えて、接続構造体は第２の分割トレンチによって中断されない。
各場合において、一連の層の対の一つがトランジスタの一つの一部である場合も本発明の範囲内である。この場合、対になっている一連の層の上層をお互いに接続するドープ領域を形成することが望ましい。トランジスタは、関連した接続構造に隣接した二本の下ビット線に接続される。該二本の下ビット線は、例えば、ＤＲＡＭ配列の周辺において一緒に接続され、一本のビット線として作用する。
上層およびドープ層が容量の容量電極として作用する場合も本発明の範囲内である。この目的のために、上層およびドープ領域の上方に容量誘電体がはいちされ、さらにその上に全ての容量の共通の容量プレートとして設計可能な第２の容量電極が配置される。
ワード線が上層の上方を走るＲＯＭセル配列と対照的に、ＤＲＡＭセル配列のワード線は、それらが上層の上方に配置された容量の上方を走るので別の態様で構成するのが良い。該ワード線は、例えば、側部で一連の層の対を環状に包囲し、第１の分割トレンチ内でお互いに隣接するゲート電極によって形成される。
ＤＲＡＭセル配列のメモリセルは、お互いに直列に接続されている、トランジスタの一つと容量の一つを含む。メモリセルは４Ｆ2で構成できる。
メモリセル内の情報は、当該容量上の電荷の形式で記憶される。
集積密度を増大するために、それぞれの場合に、対の一方が二つのトランジスタの一部となっている場合も本発明の範囲内である。この場合、トランジスタが分離されるようにドープ領域は形成されない。下ビット線は、個々のビット線として作用する。このようなＤＲＡＭセル配列内のメモリセルの面積は、ほんの２Ｆ2程度である。
容量誘電体が強誘電体材料を含む場合は、ＦＲＡＭ（強誘電体ＲＡＭ）配列が形成される。
複数の一連の層および接続構造体を形成するマスクは、第１の補助層およびその上に配置された第２の補助層を含むことが可能であり、第１の補助層をスペーサに対して選択的にエッチすること、第２の補助層を半導体材料に対して選択的にエッチすることが可能となる。
メモリセル配列を形成するために、第１の補助層および第２の補助層をストリップ状に構成し、上層の一部が露出されるようにする。トレンチの形成中、第２の補助層およびスペーサはマスクとして作用する。補助構造の形成中、第２の補助層およびスペーサは、第１の補助層が露出するまで除去される。その後で、第１の補助層がスペーサおよび補助構造に対して選択的に除去されるので、該スペーサおよび補助構造体は第１の分割トレンチの形成中、マスクとして作用する。
上層と第１の補助層との間に保護層を形成できる。保護層、第２の補助層、スペーサおよび補助構造体は、例えばSiO2を含むことができる。第１の補助構造体は、例えば、ポリシリコンを含むことができる。
第１の分割トレンチを横切るようにしてお互いに隣接する「対」の間の空隙が、第１の分割トレンチに対して平行になるようにしてお互いに隣接した「対」の間の空隙より小さい場合は、ＤＲＡＭセル配列のワード線は、自己調整態様で、すなわち調整マスクを使用しないで形成できる。この場合、ワード線を形成するためには、第１の分割トレンチが充填されるが第２の分割トレンチは充填されない厚さで材料を被着できる。次に、エッチバックによって第２の分割トレンチ内でスペーサが形成され、他方、第１のトレンチは、材料で被着されたままになっている。その結果、ゲート電極はマスクなしに、形成され、「対」を環状に包囲し、第１のトレンチ内でお互いに隣接する。
異なったサイズの空隙を高密度で実現するためには、第１の補助層の除去に引き続いて、材料を被着し、エッチバックすることによってスペーサに隣接した別のスペーサを形成できる。別のスペーサはスペーサと同じ材料でできているのが望ましい。第１の分割トレンチは、スペーサ、別のスペーサおよび補助構造体がマスクとして形成する。こうして形成された第１の分割構造は、前記第１のＲＯＭセル配列の第１の分割トレンチより狭くなる。第２の分割トレンチはリソグラフィで構成されたマスクで形成できるので、その幅は、第１の分割トレンチの幅よりかなり大きくなり、例えばＦの寸法となる。以下、図面を参照して、本発明の実施例を詳細に説明する。
第１の実施例では250nm技術、すなわちフォトリソグラフィーによって形成できる最小の構造寸法Ｆが250nmである技術を用いる。出発材料は、第１の基板１であって、その表面の隣接層では、1017cm-3の濃度でＰドープされている。ドープエピタキシ法によって、約500nm厚のｎドープ下層Ｕが形成される。下層のドーパント濃度は、約1020cm-3である。約200nm厚のｐドープ中央層Ｍがドープエピタキシ法によって下層Ｕ上に形成される。中央層Ｍのドーパント濃度は、約3 x 1017cm-3である。次に、ドーパント濃度が約1021cm-3で、厚さが200 nmであるｎドープ層Ｏが中央層Ｍ上に形成される（図１）。保護層Ｓを形成するために、SiO2が約50 nmの厚さでTEOS法で被着される。この上に第１の補助層Ｈ１ポリシリコンを約200 nmの厚さで被着することによって形成される。第１の補助層Ｈ１の上に第２の補助層が約100 nmの厚さでSiO2を被着することによって形成される（図１）。
フォトリソグラフィ法によって、保護層Ｓ、第１の補助層Ｈ１および第２の補助層Ｈ２はストリップ状のマスクとなるように構成される。マスクのストリップは、約250nm幅で、250 nmの間隔を有している。このように構成するときの適当なエッチャントは、例えば、CHF3 + O2 およびC2F6 + O2である。マスク領域にスペーサを形成するために、SiO2を80 nmの厚さで被着し、CHF3 + O2でエッチバックされる。その結果、マスクは、スペーサＳｐの幅となる（図１）。
スペーサＳｐの幅となったマスクを用いて、シリコンを、例えば、HBr + NF3 + He + O2の反応を利用してSiO2 1.1 μmの深さまで選択的にエッチすることによって、マスクのストリップに平行なトレンチＧが形成される（図１）。
トレンチＧにおいて、3 x 1017cm-3 のドーパント濃度での選択エピタキシによって、Ｐドープの接続構造体Ｖが形成され、中央層Ｍと第１の基板１を電気的に接続する（図２）。接続構造体Ｖの上面は、上層Ｏの上面とほぼ同じ高さに位置している。接続構造体Ｖは、約90nmの幅を有している。それ故、接続構造体Ｖの幅は、さらに微少である。隣接した接続構造体Ｖは、お互いの間で約410 nmの空間を有している。
ｎドープのイオンインプランテーションによって、ドーパント濃度が、約5 x 1020cm-3のｎドープ領域Ｇｅが接続構造体Ｖの上部に形成される（図２）。
次に、SiO2 を約300 nmの厚さで被着し、化学的機械的に研磨される。この過程で、第２の補助層Ｈ２が除去され、スペーサＳｐの部分が除去される。SiO2でできた補助構造体Ｈがドープ領域Ｇｅの上部に形成される（図２）。
第１の補助層Ｈ１は、例えば、C2F5 + O2 の反応式を用いて、SiO2 に関して選択的にポリシリコンをエッチすることによって除去される。この場合、スペーサＳｐと補助層Ｈがマスクとして働く。
次に、SiO2がCHF3 + O2の反応式で約50 nmの深さまでエッチされるので、保護層Ｓが除去され、上層Ｏも部分的にエッチされる。
分割トレンチＴを形成するために、補助構造体ＨおよびスペーサＳｐをマスクとして、例えばHBr + NF3 + He + O2を通してシリコンがエッチされる。分割トレンチＴは深さが約600 nmであって、切り抜くことなしに下層Ｕに達する（図３）。この過程において、連続した層ＳＦおよびＳＦ*が上層Ｏ、中央層Ｍおよび下層Ｕから形成されるので、連続したこれらの層は、第１の面で接続構造体Ｖに隣接し、第２の面で分割トレンチＴに隣接する。一連の層ＳＦおよびＳＦ*の第１の面と第２の面の空間は、約80 nm と微少となる。分割トレンチＴは、トレンチＧとの関係において、自己調整態様で形成される。次に、スペーサＳｐと補助構造Ｈは、シリコンに対して選択的にSiO2をエッチすることによって除去される。
ｐドープイオンのマスク斜めインプランテーションによって、中央層Ｍの関連部Ｃのドーパント濃度が約1019cm-3に上昇するようにして選択した一連の層ＳＦ*がイオンインプラントされる（図３）。
約5 nm厚のゲート誘電体Ｇｄが熱酸化によって形成される（図４（ａ））。
ワード線Ｗを形成するために、ｎドープポリシリコンが約200 nm厚で被着され、フォトリソグラフィ法によってストリップ状に形成される（図４（ａ）および図４（ｂ））。
ワード線ＷはトレンチＧを横切るように走る。分割トレンチＴ内に位置するワード線の部分は、垂直トランジスタのゲート電極として用いることができる。基板表面と平行で、上層Ｏの上を走るワード線の断面は、ストリップ状となっている。形成された下層Ｕは下ビット線およびトランジスタのソース・ドレイン領域となる。下ビット線と接続構造体Ｖは、お互いの脇に並んで交互に配置される。中央層Ｍはトランジスタのチャンネル領域となる。上層Ｏおよびドープゲート領域は、トランジスタのソース・ドレイン領域および上ビット線となる。それらは、ストリップ状で、下ビット線と平行に走る。一連の層ＳＦ、ＳＦ*は、一つのトランジスタの一部となる。トランジスタは、ワード線の方向で、お互いに直列に接続される。トランジスタは、一本の上ビット線と一本の下ビット線の間に接続される。こうして、製造された回路装置は、ＲＯＭセル構成として適当である。メモリセルは、トランジスタの一つを含む。一つのメモリセル当たりの空間はほんの2F2でよい。
トランジスタから情報を読み出すためには、関連のワード線Ｗを付勢し、間にトランジスタが接続される上ビット線と下ビット線の間に電流が流れているかどうか判断される。関連した一連の層ＳＦ*に属する中央層Ｍの部分が斜めにインプラントされている場合は、当該トランジスタの閾値電圧が高いので電流は流れない。関連した一連の層ＳＦ*に属する中央層Ｍの部分が斜めにインプラントされていない場合は、流れる。従って、この情報は、トランジスタのチャンネル領域のドーパント濃度として記憶される。
第２の実施例においても、同様に、250 nm技術が用いられる。出発材料は、シリコンの第２の基板２であり、第１の実施例と同様な態様で、表面に隣接した層でｐドープされる。
第１の実施例と同様にして、下層Ｕ'、中央層Ｍ'、上層Ｏ'、スペーサＳｐ1'、接続構造体Ｖ'、ドープ領域Ｇｅ'および補助構造体Ｈ'が形成される（図５）。
第１のスペーサＳｐ1'に隣接する別のスペーサＳｐ2'を形成するために、SiO2が約80 nm厚で被着され、CH3 + O2の反応でエッチバックされる（図５）。その結果、上層Ｏ'の露出面積は小さくなる。
SiO2に対して選択的にシリコンをエッチすることによって、深さが1.1μm の第１の分割トレンチＴ１が形成され、下層Ｕ'中まで研削される。この場合。スペーサＳｐ１'、別のスペーサＳｐ２'、および補助構造体Ｈ'はマスクとして用いられる（図６（ａ））。 第１の絶縁構造体Ｉ１を形成するために、SiO2が約300 nm厚で被着され、上層Ｏ'が露出されるまで化学的機械的研磨によって平面化される。この過程において、スペーサＳｐ１、別のスペーサＳｐ２および補助構造体Ｈ'が除去される。
ストリップ幅が約250 nm、お互いの間隔が約250 nmでトレンチＧ'を横切るように走っているストリップ状のホトレジトマスク（図示しない）を用いて、研削しなくても下層Ｕ１に達する第２の分割トレンチＴ２が形成される。第２の分割トレンチＴ２は、第１の分割トレンチＴ１と交差し、第１の分割トレンチＴ１外で約600 nmの深さを有する。ここでの適当なエッチャントは、HBr + NF3 + He + O2（図６（ｂ）および図６（ｃ））。
一連の層ＳＦ'は、上層Ｏ'、中央層Ｍ'および下層Ｕ'から構成され、接続構造体Ｖ'、第１の絶縁構造体Ｉ１および第２の分割トレンチＴ２によってお互いから分離される。
接続構造体Ｖ'の一つによってお互いから分離された相互に隣接した一連の層ＳＦ'は、約90 nmの間隔を有し、他方、二つの分割トレンチＴ２'のうちのひとつによって分離された相互に隣接した一連の層ＳＦ'は約250 nmの間隔を有する。
第２の分割トレンチＴ２の第２の絶縁構造体Ｉ２を形成するために、約300 nmの厚さにSiO2が被着され、上層Ｏ'が露出するまで化学的機械的に平面化される。次に、SiO2がエッチバックされ、第１の絶縁構造体Ｉ１および第２の絶縁構造体Ｉ２の上面は、基板２の表面下約500 nmに位置する。従って、第１の絶縁構造体Ｉ１は、約600 nmの厚さを有し、第２の絶縁構造体Ｉ２は、約100 nmの厚さを有する。この工程によって、第１の分割トレンチＴ１および第２の分割トレンチＴ２内にSiO2格子状で平らなベースが確実に形成される。平らなベースによって、隣接したワード線Ｗ'間の望ましくない導電性スペーサの形成が避けられる。
約5 nm厚のゲート誘電体Ｇｄ'が熱酸化によって形成される（図７（ａ）および図７（ｂ））。
ワード線Ｗ'を形成するために、ｎドープのポリシリコンが約80 nmの厚さに被着され、約150 nmの深さにエッチバックされる。これによって、ワード線Ｗ'が自己調整態様で、相互に隣接したゲート電極として形成され、対になっている一連の層ＳＦ'を環状に包囲する。第２の分割トレンチＴ２内に位置したワード線Ｗ'の一部はスペーサ状となっている（図７（ｂ））。
接続構造体Ｖ'の一つによってお互いから分離された二つの相互に隣接した一連の層ＳＦ'は、トランジスタの一部となる対を形成する。その対に属する下層Ｕ'の一部が、当該トランジスタの第１のソース・ドレイン領域として用いることができる。該対に属する上層Ｏ'の一部は、トランジスタのチャンネル層として用いることができる。該対に属する上層Ｏ'の一部とドープされた領域Ｇｅ'は、該トランジスタの第２のソース・ドレイン領域として適当である。接続構造体Ｖ'は、トランジスタのチャンネル領域を基板２に接続し、浮遊ボディ効果を防止する。
次に、第３の絶縁構造体Ｉ３が、SiO2を約200 nmの厚さに被着することによって形成され、上層Ｏ'が露出するまで化学的機械的に研磨することによって平面化される。チタン酸バリウムストロンチュームが約20 nmの厚さで塗布され、容量誘電体Ｋｄを構成する。トランジスタの第２のソース・ドレイン領域が容量の電極と同時に動作する。
全ての容量に共通の第２の電極Ｐを形成するために、ｎドープのポリシリコンが200 nm の厚さに被着される（図７（ａ）、図７（ｂ））。
こうして製造された回路装置は、メモリセルが、直列に接続された、トランジスタの一つと容量の一つからなるＤＲＡＭセル配列である。相互に隣接した第１の分割トレンチＴ１間のトランジスタは、互いに併合され、ビット線となる第１のソースドレイン領域を有する。ビット線は、二つに分割されから、上記トタンジスタは、お互いからは分離されるが、ＤＲＡＭ配列の周囲においては一緒に接続される二つのビット線に接続される。メモリセルの面積は４Ｆ2となる。
本発明の範囲内で上記実施例の種々の変形が可能である。例えば、各層、構造体およびトレンチのサイズは種々の要求に応じて変えることができる。
容量誘電体は別の材料でもよく、また、例えばＯＮＯ連続層の形式で、多数の層から構成できる。
接続構造体は、トレンチをドープシリコンで充填することによっても形成可能である。
接続構造体の製造中、ドーパント濃度は連続または不連続に増加可能であり、従って、接続構造体の内部を外部よりも高濃度でドープできる。
ＤＲＡＭセル配列の場合は、ドープ領域は、省くことができる。この場合、各トランジスタは、一連の層を含む。ビット線は個々のビット線として動作させ周囲で対となって接続されることはない。この場合、メモリセルの面積はほんの２Ｆ2となる。
下層、中央層、上層、保護層、第１の補助層、第２の補助層、スペーサおよびトレンチが形成された後の第１基板の断面図である。 接続構造、ドープ領域および補助構造が形成され、第２の補助層が除去された後の図１の断面図である。 第１の補助層、保護層、スペーサおよび補助構造が除去され、分割トレンチおよび一連のトランジスタ層が形成された後の図２の断面図である。 図４（ａ）はゲート誘電体およびワード線が形成された後の図３の断面図であり、図４（ｂ）は、上層、ドープ領域、分割トレンチおよびワード線が示されている第１の基板の平面図である。 図５は、下層、中央層、上層、スペーサ、接続構造、ドープ領域、補助構造および別のスペーサが形成された後の断面図である。 図６（ａ）は、第１の分割トレンチ、第２の分割トレンチおよび一連のトランジスタ層が形成された後の図２の断面図であり、図６（ｂ）は、図６（ａ）の製造工程後の、図６（ａ）の断面図に垂直の、第２の基板の断面図であり、図６（ｃ）は、上層、ドープ領域、第１の分割トレンチおよび第２の分割トレンチが示されている第２の基板の平面図である。 図７（ａ）は、分離構造、ゲート誘電体、ワード線、容量誘電体および容量電極が形成された後の図６（ａ）の断面図であり、図７（ｂ）は、図７（ａ）の製造工程後の図６（ｂ）の断面図である。

Claims (14)

  1. （ａ）基板(１、２)の表面に隣接する層が第一の導電型でドープされるその基板（１，２）と、
    （ｂ）前記基板（１、２）上のｘ−ｙグリッドに配置された複数の縦型ＭＯＳトランジスタ対であって、前記縦型ＭＯＳトランジスタ対のそれぞれの縦型ＭＯＳトランジスタは、
    （ｂ１）それぞれ下層（Ｕ，Ｕ‘）と中央層（Ｍ，Ｍ’）と上層（Ｏ，Ｏ‘）とからなる前記基板（１、２）上の一連の層（ＳＦ，ＳＦ＊）であって、前記中央層（Ｍ、Ｍ’）は第一の導電型でドープされ、前記下層（Ｕ，Ｕ’）と前記上層（Ｏ、Ｏ’）とは、第一の導電型と反対の第二の導電型でドープされ、前記下層（Ｕ，Ｕ’）は前記縦型ＭＯＳトランジスタの第一ソース・ドレイン領域を構成し、前記中央層（Ｍ、Ｍ’）は、前記縦型ＭＯＳトランジスタのチャネル層を構成し、前記上層（Ｏ、Ｏ’）は前記縦型ＭＯＳトランジスタの第二ソース・ドレイン領域を構成し、さらに、前記一連の層（ＳＦ，ＳＦ＊）は、それぞれ少なくとも第一側面と、前記第一側面の反対側の第二側面とを有し、前記第一側面と第二側面とは、それぞれ前記下層（Ｕ，Ｕ‘）と前記中央層（Ｍ，Ｍ’）と前記上層（Ｏ，Ｏ‘）とによって形成される一連の層（ＳＦ，ＳＦ＊）と、
    （ｂ２）前記一連の層（ＳＦ，ＳＦ＊）の前記第一側面に隣接した接続構造体（Ｖ、Ｖ’）であって、前記接続構造体（Ｖ、Ｖ’）は、前記２枚の一連の層（ＳＦ，ＳＦ＊）の少なくとも前記中央層（Ｍ，Ｍ’）と前記下層（Ｕ，Ｕ‘）とに隣接し、前記接続構造体は、第一導電型でドープされ、前記中央層（Ｍ，Ｍ’）と前記基板（１、２）間を電気的に接続する接続構造体（Ｖ、Ｖ’）と、
    （ｂ３）前記接続構造体（Ｖ、Ｖ’）上に設けられ、前記２枚の一連の層（ＳＦ，ＳＦ＊）の前記上層（Ｏ、Ｏ’）に隣接するとともに前記第二の導電型からなり、前記一連の層（ＳＦ，ＳＦ＊）の前記上層（Ｏ、Ｏ’）間を電気的に接続するドープ領域（Ｇｅ、Ｇｅ’）と、
    （ｂ４）前記第二側面領域で少なくとも前記上層（Ｏ、Ｏ’）と前記中間層（Ｍ，Ｍ’）とに隣接するゲート誘電体（Ｇｄ、Ｇｄ’）と、
    （ｂ５）前記ゲート誘電体（Ｇｄ、Ｇｄ’）に隣接するゲート電極と、
    からなる縦型ＭＯＳトランジスタ対と、
    （ｃ）前記上層（Ｏ、Ｏ’）と前記ドープ領域（Ｇｅ、Ｇｅ’）の上部に設けられ、前記上層（Ｏ、Ｏ’）と前記ドープ層（Ｇｅ、Ｇｅ’）の上部を完全に覆う誘電体層（Ｇｄ，Ｋｄ）と、
    （ｄ）互いに略平行に走る第一分割トレンチ（Ｔ，Ｔ１）であって、前記縦型ＭＯＳトランジスタ対の一つと前記第一分割トレンチ（Ｔ，Ｔ１）の一つとは、交互に隣接して配置され、前記一連の層（ＳＦ，ＳＦ＊）の第二面は、前記第一分割トレンチ（Ｔ，Ｔ１）に隣接した第一分割トレンチ（Ｔ，Ｔ１）と、
    （ｅ）前記第一分割トレンチ（Ｔ，Ｔ１）を横断して前記ゲート電極と接続するワードライン（Ｗ，Ｗ’）と、
    （ｆ）前記ワードライン（Ｗ，Ｗ’）を横断し、前記一連の層（ＳＦ，ＳＦ＊）の前記下層（Ｕ，Ｕ‘）によって形成された下ビットラインと、
    からなる集積回路装置。
  2. 前記第一分割トレンチ（Ｔ）が、切り通すこと無しに前記下層（Ｕ）に達して、前記下ビットラインの一つと前記接続構造体（Ｖ）の一つとが隣接して交互に配置され、
    前記メモリセル配置が、さらに前記一連の層（ＳＦ，ＳＦ＊）の前記上層（Ｏ）と前記ドープ層（Ｇｅ）とによって形成された上ビットラインを有し、
    前記ゲート電極が前記ワードライン（Ｗ）の一部であり、前記ワードラインは表面と平行なストリップ状の断面を有し、
    選択された前記一連の層（ＳＦ＊）の前記中間層（Ｍ）の一部が、他の前記一連の層（ＳＦ）の前記中間層（Ｍ）と異なるドープ濃度を有し、前記トランジスタのチャネル領域のドープ濃度の形式で情報が記憶されることを特徴とする請求項１記載の集積回路装置。
  3. 前記メモリセル配置が、ＤＲＡＭメモリセル配置を構成し、
    前記第一分割トレンチ（Ｔ１）が、前記下層（Ｕ’）を切り通し、
    前記接続構造体（Ｖ’）が、ストリップ状で、前記第一分割トレンチ（Ｔ１）と平行に走り、
    各下ビットラインが前記接続構造体（Ｖ’）の一つと前記第一分割トレンチ（Ｔ１）の一つとの間に設けられ、
    第二分割トレンチ（Ｔ２）が前記第一分割トレンチを横断して走り、前記第二分割トレンチ（Ｔ２）が、切り通すことなく前記下層（Ｕ’）まで達し、
    前記ゲート電極が、二つの縦型ＭＯＳトランジスタを側面で環状に囲み、前記第一分割トレンチ（Ｔ１）と前記第二分割トレンチ（Ｔ２）に設けられた前記ワードライン（Ｗ’）の一部であり、
    容量誘電体層（Ｋｄ）が前記上層（Ｏ’）上に設けられ、前記上層（Ｏ’）を完全に覆い、前記上層（Ｏ’）が第一キャパシタ電極として用いられ、
    第二キャパシタ電極（Ｐ）が前記容量誘電体層（Ｋｄ）の上に設けられたことを特徴とする請求項１記載の集積回路装置。
  4. 互いに隣接し、前記第一分割トレンチ（Ｔ１）を横断する前記縦型ＭＯＳトランジスタ対の間隔が、互いに隣接し前記第一分割トレンチ（Ｔ１）に平行な前記縦型ＭＯＳトランジスタ対の間隔より小さく、
    前記第二分割トレンチ（Ｔ２）を走る前記ワードライン（Ｗ’）の一部が、スペーサーとして用いられることを特徴とする請求項３記載の集積回路装置。
  5. 前記接続構造体（Ｖ，Ｖ’）が実質的に単結晶半導体材料からなることを特徴とする請求項１ないし４のいずれか１項に記載の集積回路装置。
  6. 前記接続構造体（Ｖ，Ｖ’）が本質的に多結晶半導体材料からなり、５×１０18ｃｍ-3より高濃度のドーピング濃度を有することを特徴とする請求項１ないし４のいずれか１項に記載の集積回路装置。
  7. 基板（１，２）に第一の導電型でドープし、基板(１、２)の表面に隣接した層を形成するステップと、
    前記基板（１、２）の上に前記第一の導電型とは反対の第二導電型でドープされ、ＭＯＳトランジスタの第一ソース・ドレイン領域を形成する下層（Ｕ，Ｕ’）を形成するステップと、
    前記下層（Ｕ，Ｕ’）の上に第一導電型でドープされて前記ＭＯＳトランジスタのチャネル領域を形成する中央層（Ｍ、Ｍ’）を形成するステップと、
    前記中央層（Ｍ，Ｍ’）の上に前記第二の導電型でドープされて前記ＭＯＳトランジスタの第二ソース・ドレイン領域を形成する上層（Ｏ，Ｏ’）を形成するステップと、
    ストリップマスクを用いて、少なくとも第一側面と、前記第一側面と反対側の第二側面とを有する２枚の一連の層（ＳＦ，ＳＦ＊）に分割するために、前記上層（Ｏ，Ｏ’）と中央層（Ｍ，Ｍ’）と下層（Ｕ，Ｕ’）とからなる一連の層を通り前記基板（１，２）にまで延在するトレンチ（Ｇ）を形成するステップと、
    前記一連の層の前記中央層（Ｍ，Ｍ’）と前記下層（Ｕ，Ｕ’）の領域で対向する第一側面に隣接するとともに前記中央層（Ｍ，Ｍ’）と基板(１、２)間を電気的に接続する接続構造体（Ｖ， Ｖ’）を形成し、前記基板（１、２）まで延長することで前記第一導電型でドープされた材料で前記トレンチ（Ｇ）を部分的に埋めるステップと、
    前記接続構造体（Ｖ，Ｖ’）に隣接し、それらと平行して走り、前記下層（Ｕ，Ｕ’）を構造化することで前記下層（Ｕ，Ｕ’）から下ビットラインを形成するステップと、
    前記接続構造体（Ｖ，Ｖ’）の上部のトレンチ（Ｇ）に前記第二の導電型でドープされ、前記一連の層のそれぞれの上層（Ｏ，Ｏ’）とコンタクトしたドープ領域（Ｇｅ，Ｇｅ’）を設けるステップと、
    前記トレンチ（Ｇ）に平行に置かれ、前記上層（Ｏ，Ｏ’）と中央層（Ｍ、Ｍ’）とを切り通し、前記中央層（Ｍ、Ｍ’）を露出し、前記一連の層の第二側面を形成して、前記縦型ＭＯＳトランジスタの一つと第一分割トレンチ（Ｔ，Ｔ’）の一つとを交互に互いに隣接して配置して第一分割トレンチ（Ｔ，Ｔ’）を各一連の層に形成するステップと、
    前記第二側面領域で、少なくとも前記上層（Ｏ，Ｏ’）と中央層（Ｍ，Ｍ’）に隣接してゲート誘電体（Ｇｄ，Ｇｄ’）を形成するステップと、
    少なくともゲート電極の一部が前記第一分割トレンチ（Ｔ，Ｔ’）においてゲート誘電体（Ｇｄ，Ｇｄ’）に隣接するように、ゲート電極を形成するステップと、
    前記上層（Ｏ，Ｏ’）と前記ドープ層（Ｇｅ，Ｇｅ’）の上部に誘電体層（Ｇｄ，Ｋｄ）を形成して、前記上層（Ｏ，Ｏ’）と前記ドープ層（Ｇｅ，Ｇｅ’）の上部を完全に覆うようにするステップと、
    前記下ビットラインを横断し、前記ゲート電極と接続するワードライン（Ｗ，Ｗ’）を形成するステップと、
    からなる一対の縦型ＭＯＳトランジスタを構成する少なくとも２つの縦型ＭＯＳトランジスタを有する集積回路装置の製造方法。
  8. 前記メモリセル配置がＲＯＭメモリセル配置を構成し、
    前記第一分割トレンチ（Ｔ）を形成するステップにおいて、前記第一分割トレンチ（Ｔ）が、切り通すことなく前記下層（Ｕ）まで達するように形成されて、前記下ビットラインの一つと前記接続構造体（Ｖ）の一つが交互に互いに隣接するように設けられ、
    前記方法が、
    選択された一連の層（ＳＦ＊）の中央層（Ｍ）の一部を、他の一連の層（ＳＦ）の中央層とは異なるドーピング濃度でドープして、トランジスタのチャネル領域のドーピング濃度の形式で情報を記憶するステップと、
    前記一連の層（ＳＦ，ＳＦ＊）の上層（Ｏ）とドープ領域（Ｇｅ）とによって、上ビットラインを形成するステップと、をさらに備え、
    前記ゲート電極を形成するステップにおいて、前記ゲート電極は前記ワードライン（Ｗ）の一部として形成され、前記ワードラインは表面と平行な断面を有し、ストリップ状であることを特徴とする請求項７記載の集積回路装置の製造方法。
  9. 前記メモリセル配置がＤＲＡＭメモリセル配置を構成し、
    前記第一分割トレンチ（Ｔ１）を形成するステップにおいて、前記第一分割トレンチ（Ｔ１）が、前記下層（Ｕ’）を切り通すように形成し、
    前記接続構造体（Ｖ’）がストリップ状であり、前記第一分割トレンチ（Ｔ１）と平行して走り、
    各下ビットラインが、前記接続構造体（Ｖ’）の一つと前記第一分割トレンチ（Ｔ１）との間に設けられ、
    第二分割トレンチ（Ｔ２）が前記第一分割トレンチ（Ｔ１）を横断するように形成され、前記第二分割トレンチ（Ｔ２）が、切り通すことなく前記下層（Ｕ’）の下にまで達し、
    前記ゲート電極が側面で環状に２つの縦型ＭＯＳトランジスタを囲む前記ワードラインの一部を形成し、前記ゲート電極が前記第一分割トレンチ（Ｔ１）と前記第二分割トレンチ（Ｔ２）とに設けられ、
    前記上層（Ｕ，Ｕ’）と前記ドープ層（Ｇｅ，Ｇｅ’）の上部の前記誘電体層（Ｇｄ，Ｋｄ）が、容量誘電体層（Ｋｄ）であり、
    第二キャパシタ電極（Ｐ）が前記容量誘電体層（Ｋｄ）の上に形成されることを特徴とする請求項７記載の集積回路装置の製造方法。
  10. 前記上層（Ｏ，Ｏ’）の上に、第一補助層（Ｈ１）と、その上に第二補助層（Ｈ２）とが形成され、
    前記第一補助層（Ｈ１）と前記第二補助層（Ｈ２）は、ストリップ状に形成されて、前記上層（Ｏ，Ｏ’）が部分的に露出され、
    背面金属を形成し、エッチングすることで、構造化された第一補助層（Ｈ１）と構造化された第二補助層（Ｈ２）に隣接するスペーサー（Ｓｐ）を形成し、
    前記スペーサー（Ｓｐ）と前記第二補助層（Ｈ２）をマスクにして前記トレンチ（Ｇ）が製造され、
    前記接続構造体（Ｖ，Ｖ’）を形成した後で、材料が堆積されて、補助構造（Ｈ）が前記接続構造体（Ｖ，Ｖ’）の上に形成されて、前記第一補助層（Ｈ１）が露出するまで引き続き平坦化が実施され、
    前記第一補助層（Ｈ１）が除去され、
    前記スペーサー（Ｓｐ）と前記補助構造（Ｈ）とをマスクにして、前記第一分割トレンチ（Ｔ，Ｔ’）が形成されることを特徴とする請求項７ないし９のいずれか１に記載の集積回路装置の製造方法。
  11. 前記第一補助層（Ｈ１’）を除去した後に、前記スペーサー（Ｓｐ１）に隣接する更なるスペーサー（Ｓｐ２）が材料の堆積とエッチングにより形成され、
    前記スペーサー（Ｓｐ１）と更なるスペーサー（Ｓｐ２）と前記補助構造（Ｈ）をマスクにして、前記第一分割トレンチ（Ｔ１）が形成され、
    前記第二分割トレンチ（Ｔ２）が、その幅が前記第一分割トレンチ（Ｔ１）の幅より大きくなるように形成されて、
    材料が堆積され、エッチバックされて、マスク無しで相互に隣接したゲート電極の形で形成されるような厚みで前記ワードライン（Ｗ，Ｗ’）が形成されることを特徴とする請求項１０記載の集積回路装置の製造方法。
  12. 前記接続構造体（Ｖ，Ｖ’）がエピタキシによって形成されることを特徴とする請求項９ないし１１のいずれか１に記載の集積回路装置の製造方法。
  13. 前記接続構造体（Ｖ，Ｖ’）が多結晶半導体材料を堆積することで形成されることを特徴とする請求項９ないし１１のいずれか１に記載の集積回路装置の製造方法。
  14. 前記接続構造体（Ｖ，Ｖ’）が製造プロセスの中でドープされ、
    前記接続構造体（Ｖ，Ｖ’）形成中に、ドーパントの濃度が増加して、前記接続構造体（Ｖ，Ｖ’）の内部が、外部より高濃度にドープされることを特徴とする請求項１２又は１３に記載の集積回路装置の製造方法。
JP2007176125A 1998-09-25 2007-07-04 集積回路装置およびその製造方法 Expired - Fee Related JP4149498B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19844083 1998-09-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000572937A Division JP2002526928A (ja) 1998-09-25 1999-09-22 縦型トランジスタを備えた集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007329489A true JP2007329489A (ja) 2007-12-20
JP4149498B2 JP4149498B2 (ja) 2008-09-10

Family

ID=7882275

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000572937A Pending JP2002526928A (ja) 1998-09-25 1999-09-22 縦型トランジスタを備えた集積回路装置およびその製造方法
JP2007176125A Expired - Fee Related JP4149498B2 (ja) 1998-09-25 2007-07-04 集積回路装置およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000572937A Pending JP2002526928A (ja) 1998-09-25 1999-09-22 縦型トランジスタを備えた集積回路装置およびその製造方法

Country Status (7)

Country Link
US (1) US6750095B1 (ja)
EP (1) EP1116270A1 (ja)
JP (2) JP2002526928A (ja)
KR (1) KR100423765B1 (ja)
CN (1) CN1152425C (ja)
TW (1) TW437060B (ja)
WO (1) WO2000019529A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866925A (zh) * 2009-04-17 2010-10-20 日本优尼山帝斯电子株式会社 半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10030391C2 (de) * 2000-06-21 2003-10-02 Infineon Technologies Ag Verfahren zur Herstellung einer Anschlussfläche für vertikale sublithographische Halbleiterstrukturen
US6686604B2 (en) * 2001-09-21 2004-02-03 Agere Systems Inc. Multiple operating voltage vertical replacement-gate (VRG) transistor
KR20030060327A (ko) * 2002-01-08 2003-07-16 삼성전자주식회사 고집적 자성체 메모리 소자 및 그 구동 방법
DE10204871A1 (de) * 2002-02-06 2003-08-21 Infineon Technologies Ag Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren
US6838723B2 (en) * 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6804142B2 (en) * 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
US6956256B2 (en) * 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
KR100610496B1 (ko) 2004-02-13 2006-08-09 삼성전자주식회사 채널용 핀 구조를 가지는 전계효과 트랜지스터 소자 및 그제조방법
US7145186B2 (en) * 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
JP2007189008A (ja) * 2006-01-12 2007-07-26 Elpida Memory Inc 半導体記憶装置およびその製造方法
US7439135B2 (en) * 2006-04-04 2008-10-21 International Business Machines Corporation Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same
US20100090263A1 (en) 2008-10-10 2010-04-15 Qimonda Ag Memory devices including semiconductor pillars
US8138538B2 (en) * 2008-10-10 2012-03-20 Qimonda Ag Interconnect structure for semiconductor devices
US9184281B2 (en) * 2013-10-30 2015-11-10 Infineon Technologies Ag Method for manufacturing a vertical semiconductor device and vertical semiconductor device
US9397094B2 (en) 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793365B2 (ja) 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
US4939104A (en) * 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
US4914739A (en) * 1984-10-31 1990-04-03 Texas Instruments, Incorporated Structure for contacting devices in three dimensional circuitry
US4791463A (en) * 1984-10-31 1988-12-13 Texas Instruments Incorporated Structure for contacting devices in three dimensional circuitry
JPH01125858A (ja) * 1987-11-10 1989-05-18 Fujitsu Ltd 半導体装置およびその製造方法
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
JPH01227468A (ja) 1988-03-08 1989-09-11 Oki Electric Ind Co Ltd 半導体記憶装置
US5316962A (en) * 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US5181089A (en) * 1989-08-15 1993-01-19 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and a method for producing the same
US5010386A (en) * 1989-12-26 1991-04-23 Texas Instruments Incorporated Insulator separated vertical CMOS
JPH0425171A (ja) 1990-05-21 1992-01-28 Matsushita Electric Ind Co Ltd 半導体メモリ装置
DE4341667C1 (de) * 1993-12-07 1994-12-01 Siemens Ag Integrierte Schaltungsanordnung mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
DE19519160C1 (de) * 1995-05-24 1996-09-12 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19617646C2 (de) 1996-05-02 1998-07-09 Siemens Ag Speicherzellenanordnung und ein Verfahren zu deren Herstellung
EP0899790A3 (de) * 1997-08-27 2006-02-08 Infineon Technologies AG DRAM-Zellanordnung und Verfahren zu deren Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866925A (zh) * 2009-04-17 2010-10-20 日本优尼山帝斯电子株式会社 半导体器件
CN101866925B (zh) * 2009-04-17 2012-05-30 新加坡优尼山帝斯电子私人有限公司 半导体器件

Also Published As

Publication number Publication date
JP2002526928A (ja) 2002-08-20
KR20010075236A (ko) 2001-08-09
CN1152425C (zh) 2004-06-02
CN1312955A (zh) 2001-09-12
WO2000019529A1 (de) 2000-04-06
JP4149498B2 (ja) 2008-09-10
TW437060B (en) 2001-05-28
KR100423765B1 (ko) 2004-03-22
EP1116270A1 (de) 2001-07-18
US6750095B1 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
JP4149498B2 (ja) 集積回路装置およびその製造方法
US7442976B2 (en) DRAM cells with vertical transistors
US6365452B1 (en) DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation
US6939763B2 (en) DRAM cell arrangement with vertical MOS transistors, and method for its fabrication
KR100415973B1 (ko) Dram셀장치및그제조방법
KR100749035B1 (ko) 반도체 장치의 형성방법
KR100652370B1 (ko) 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
TWI640064B (zh) 動態隨機存取記憶體及其製造方法
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
US6784477B2 (en) Structure of a deep trench-type DRAM
CN100394584C (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
KR100500261B1 (ko) Dram-셀장치및그제조방법
US20030008453A1 (en) Semiconductor device having a contact window and fabrication method thereof
KR20010051702A (ko) Ｄｒａｍ-셀 장치 및 그의 제조 방법
JPH05190794A (ja) メモリ・セルとその製法
KR19990075176A (ko) 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법
US7952138B2 (en) Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor
US6599797B1 (en) SOI DRAM without floating body effect
JPH05211312A (ja) Ｄｒａｍセルの製造方法
KR20010092874A (ko) 반도체장치의 캐패시터 제조방법
KR20050003297A (ko) 랜딩 플러그 제조 방법
JPH06295995A (ja) 半導体装置及びその製造方法
JPH0254961A (ja) メモリ装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees