CN110970503A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110970503A
CN110970503A CN201910892234.4A CN201910892234A CN110970503A CN 110970503 A CN110970503 A CN 110970503A CN 201910892234 A CN201910892234 A CN 201910892234A CN 110970503 A CN110970503 A CN 110970503A
Authority
CN
China
Prior art keywords
fin
dummy
fin structure
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910892234.4A
Other languages
English (en)
Inventor
江国诚
朱熙甯
王志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110970503A publication Critical patent/CN110970503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

在一例中，半导体装置包括基板；第一细长鳍状结构，位于基板上；与第二细长鳍状结构，位于基板上。第一细长鳍状结构的纵轴对准第二细长鳍状结构的纵轴。装置还包括虚置结构，其延伸于第一细长鳍状结构与第二细长鳍状结构之间。虚置结构包括介电材料。

Description

半导体装置
技术领域
本发明实施例关于半导体装置，更特别关于鳍状物之间的虚置结构。
背景技术
在半导体集成电路产业中，集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。尺寸缩小亦增加处理与形成集成电路的复杂度。
可制作的半导体装置的种类的一为鳍状场效晶体管。在鳍状场效电晶体中，鳍状的半导体结构形成于基板上。接着可形成栅极结构以包覆鳍状结构。此外，接着形成含有源极/漏极区的主动区于与栅极结构相邻的鳍状结构中。特定的鳍状结构可用于电路中的多个晶体管。在一些例子中，需分开鳍状物的一部分与另一部分。综上所述，可移除或切割长鳍状物的一部分，以分开伸长的鳍状结构的两部分。需要设计电路如静态随机存取存储器电路，使鳍状结构具有足够的电性隔离、机械强度、与可信度。
发明内容
本发明一实施例提供的半导体装置，包括：基板；第一细长鳍状结构，位于基板上；第二细长鳍状结构，位于基板上，且第一细长鳍状结构的纵轴对准第二细长鳍状结构的纵轴；以及虚置结构，延伸于第一细长鳍状结构与第二细长鳍状结构之间，且虚置结构包括介电材料。
本发明一实施例提供的半导体装置的制作方法，包括：形成细长鳍状结构；进行蚀刻工艺，以将细长鳍状结构切割成第一部分与第二部分；以及形成虚置结构于第一部分与第二部分之间的间隙中。
本发明一实施例提供的半导体装置，包括：基板；多个细长鳍状结构，位于基板上，且细长鳍状结构包括第一细长鳍状结构，其中第一细长鳍状结构的纵轴对准第二细长鳍状结构的纵轴；多个虚置鳍状物位于细长鳍状结构之间；以及虚置结构，位于第一细长鳍状结构与第二细长鳍状结构之间。
附图说明
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J、图1K、图1L、图1M、图1N、图1O、图1P、图1Q、图1R、图1S、图1T、图1U、图1V、图1W、与图1X是此处所述的原理的例子中，形成具有鳍状物切割区的虚置鳍状结构的工艺的剖视图与上视图。
图2是本此处所述的原理的例子中，形成具有鳍状物切割区的虚置鳍状结构的例示性方法的流程图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、图3K、与图3L是此处所述的原理的例子中，形成具有鳍状物切割区的基体虚置结构的工艺的剖视图与上视图。
图4是本此处所述的原理的例子中，形成具有鳍状物切割区的基体虚置结构的例示性方法的流程图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H、图5I、图5J、与图5K是此处所述的原理的例子中，形成具有鳍状物切割区的栅极延伸物的工艺的剖视图与上视图。
图6是本此处所述的原理的例子中，形成具有鳍状物切割区的栅极延伸物的例示性方法的流程图。
附图标记说明：
100、300、500 工件
101、103、117 鳍状结构
103a 第一部分
103b 第二部分
102 基板
104 下侧部分
105、107、119、317、501、507 沉积工艺
106 上侧部分
108 硬遮罩层
109 切割工艺
110 间隔物层
111、121、319 工艺
112、304 虚置鳍状物层
113、503 化学机械研磨工艺
114 鳍状物切割区
115、315、505 蚀刻工艺
116 虚置鳍状结构
117、125、305、305a、305b 虚置鳍状物
118、128 隔离层
120、306、504 栅极介电层
122、308、506 栅极装置
123 外延工艺
124 源极/漏极区
126 栅极间隔物
130 接点
132、134 高度
133 边缘
135 源极/漏极接点
143 接面
200、400、600 方法
202、204、206、208、210、212、402、404、406、408、410、412、602、604、606、608、610、612、614 步骤
302 虚置层
303 部分
307 基体虚置结构
321 第一尺寸
323 第二尺寸
330 接点
502 层间介电层
508 栅极延伸物
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件、与配置的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。另一方面，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
如上所述，需要设计电路如静态随机存取存储器电路，使鳍状结构具有足够的电性隔离、机械强度、与可信度。
依据此处所述的原理，形成虚置结构于鳍状物切割区中。鳍状物切割区为鳍状物切割工艺之后，移除鳍状物结构的部分所留下的空间。在一例中，虚置结构为延伸于两端的鳍状结构之间的虚置鳍状结构。在一例中，虚置结构为基体虚置结构，其亦延伸于相邻的虚置鳍状物之间。在一例中，虚置结构包括延伸至鳍状物切割区中的栅极延伸物。将这些虚置结构置于鳍状物切割区中，可提供额外的机械稳定性。此外，虚置结构在后续工艺中可避免浅沟槽隔离损失及损伤栅极结构。
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J、图1K、图1L、图1M、图1N、图1O、图1P、图1Q、图1R、图1S、图1T、图1U、与图1V是形成具有鳍状物切割区的虚置鳍状结构的工艺的剖视图与上视图。图1A是形成多个鳍状结构101与103于基板102上之后的工件100。工件100可为半导体晶圆的一部分，其上可进行多种制作工艺以产生多种电路构件如晶体管、电阻、电容、或类似物。电路构件可形成多种集成电路装置，比如含有多种标准逻辑单元或存储器芯片(如静态随机存取存储器的存储芯片)的处理器。在一些实施例中，电路构件包含模拟装置如环形振荡器。在一些例子中，电路构件可为n型装置的一部分。图1B是形成于基板102上的鳍状结构101与103的上视图。
在此例中，形成一组n型金属氧化物半导体的鳍状结构101与一组p型金属氧化物半导体的鳍状结构103。p型金属氧化物半导体的鳍状结构103包括下侧部分104与上侧部分106。在一例中，下侧部分104的组成与基板102为相同种类的半导体材料。举例来说，下侧部分104可包含硅、锗、硅锗、或其他半导体材料。举例来说，若采用硅基板，则p型金属氧化物半导体的鳍状结构103的下侧部分104包含硅。鳍状结构103的上侧部分106可包含不同的半导体材料如硅锗。鳍状结构101与103均包含硬遮罩层108形成于其顶部上。
鳍状结构101与103的形成方法可为多种方式。在一例中，鳍状结构的形成方法可采用光刻技术以图案化半导体的基板102，并进行蚀刻工艺移除鳍状结构101与103之间的部分。上侧部分106的形成方法可为在回蚀刻工艺之前，置换基板的上侧部分。置换工艺可关于移除p型金属氧化物半导体区中的基板的上侧部分，并采用外延成长工艺置换移除的上侧部分。本发明实施例考虑到制作鳍状结构101与103的其他方法。
图1C是沉积工艺105形成于鳍状结构101与103上的顺应性的间隔物层110。间隔物层110可为氧化物层如氧化硅。图1D是顺应性的间隔物层110的上视图。间隔物层110的形成方法可采用多种方法之一。在一例中，间隔物层110的形成方法采用原子层沉积工艺。原子层沉积可交错采用不同的气相物种，以一层一层的成长薄膜。采用顺应性工艺如原子层沉积，可保留间隙于鳍状结构101与103之间。
图1E是进行形成虚置鳍状物层112的沉积工艺107之后的工件100。虚置鳍状物层112可包含碳氮化硅、氮化硅、碳氮氧化硅、或金属氧化物(如氧化铪、氧化锆、氧化铪铝、或氧化铪硅)。图1F为虚置鳍状物层112的上视图。虚置鳍状物层112的形成方法可采用原子层沉积工艺。本发明实施例亦考虑到其他工艺方法。虚置鳍状物层112填入鳍状结构101与103之间的间隙。选择虚置鳍状物层112所用的介电材料，以相对于间隔物层110而选择性地蚀刻鳍状物层112。换言之，可选择间隔物层110与虚置鳍状物层112的介电材料，以蚀刻一者而实质上不影响另一者。虚置鳍状物层112最后形成虚置鳍状物，其平行于鳍状结构101与103并位于鳍状结构101与103之间。虚置鳍状物的高度为约12nm至20nm。
图1G是移除虚置鳍状物层112、间隔物层110、与鳍状结构103的部分所用的切割工艺109之后的装置。切割工艺109造成鳍状物切割区114。鳍状物切割区分开鳍状结构的第一部分103a与第二部分103b，如图1K所示。图1H显示鳍状物切割区114的上视图。
图1I是形成具有鳍状物切割区的虚置鳍状结构116的工艺111之后的工件100。图1J是虚置鳍状结构116的上视图。在此例中，虚置鳍状结构116的高度小于鳍状结构103的高度。在一例中，虚置鳍状结构116的高度为约1nm至30nm。虚置鳍状结构116的形成方法可采用多种工艺之一。在一例中，虚置鳍状结构116的形成方法采用原子层沉积工艺。虚置鳍状结构116的组成可为多种材料。在一例中，虚置鳍状结构116包括碳氮化硅、氮化硅、碳氮氧化硅、或金属氧化物(如氧化铪、氧化锆、氧化铪铝、或氧化铪硅)。
图1K是形成隔离层118于虚置鳍状结构上之间隙中的沉积工艺之后，以及平坦化工件100的化学机械研磨工艺113之后的工件100。在一些例子中，隔离层118与间隔物层110为相同种类的材料。图1L是化学机械研磨工艺之后的工件100的上视图。如图所示，露出鳍状结构103的上表面。
图1M是蚀刻工艺115移除间隔物层110与隔离层118的一部分之后的工件100。上述步骤可露出鳍状结构101与103的上侧部分。蚀刻工艺亦露出位于鳍状结构101及103之间并与鳍状结构101及103平行的虚置鳍状物117的上侧部分。蚀刻工艺115可为干蚀刻工艺如反应性离子蚀刻。蚀刻工艺115与间隔物层110及虚置鳍状物层112的材料，使蚀刻工艺115移除间隔物层110并保留实质上完整的虚置鳍状物层112。图1N是蚀刻工艺115之后的工件的上视图。
图1O是形成栅极介电层120于鳍状结构101与103及虚置鳍状物125之上的沉积工艺119之后的工件100。栅极介电层120可为高介电常数的介电层或氧化物层。栅极介电层120的沉积方法可采用原子层沉积。本发明实施例考虑到其他顺应性的沉积工艺。图1P是栅极介电层120的上视图。
图1Q是形成栅极装置122的工艺121之后的工件100。栅极装置122垂直于鳍状结构101与103。栅极装置122的组成可为导电材料如金属或多晶硅。栅极装置122的形成方法可采用光刻工艺。举例来说，可沉积栅极堆叠中的层状物至工件100上。接着可形成光刻胶至栅极堆叠层上。接着可由穿过掩模的光源曝光光刻胶以图案化光刻胶。接着可进行蚀刻工艺以移除栅极堆叠层的露出部分。图1R是栅极装置122的上视图。
图1S是形成源极/漏极区124于鳍状结构101与103上的外延工艺123。源极/漏极区124的形成方法可为外延成长工艺。在一例中，在成长源极/漏极区124之前，形成栅极间隔物126于栅极装置122的侧壁上。如图所示，由于虚置鳍状结构为介电层而非结晶层，源极/漏极区124不会形成于虚置鳍状结构上。图1T是源极/漏极区124的上视图。栅极装置两侧上的源极/漏极区可形成晶体管。在一些例子中，晶体管为p型金属氧化物半导体装置，比如静态随机存取存储器单元的上拉晶体管。在一些实施例中，晶体管为逻辑标准单元的n型金属氧化物半导体装置。
图1U是形成接点130与隔离层128之后的工件100的剖视图。如图所示，鳍状物切割区中的虚置鳍状结构116的高度134小于鳍状结构117的高度132，如上述制作工艺所述。然而一些例子的虚置鳍状结构116可与鳍状结构117共平面。图1V是工件100的上视图，其未显示隔离层128与接点130以达简化附图的目的。如图所示，虚置鳍状结构可分隔鳍状结构的第一部分103a与鳍状结构的第二部分103b。鳍状结构的第一部分103a的纵轴对准鳍状结构的第二部分103b的纵轴。
图1W与1X是形成于虚置鳍状结构上的栅极结构的剖视图。图1W是一例中，栅极装置122越过虚置鳍状结构116的边缘133。图1X是一例中，虚置鳍状结构116与源极/漏极区124之间的接面143实质上对准栅极结构与相邻的源极/漏极接点135。
图2是形成具有鳍状物切割区的虚置鳍状结构的例示性方法200的流程图。在本发明实施例中，方法200包含步骤202以形成鳍状结构。在一例中，鳍状结构可用于p型金属氧化物半导体装置。鳍状结构可对应图1A所示的鳍状结构103之一。鳍状结构可形成于基板上。p型金属氧化物半导体鳍状结构可包含下侧部分与上侧部分。在一例中，下侧部分与基板102的组成可为相同种类的半导体材料。举例来说，若采用硅基板，则p型金属氧化物半导体鳍状结构的下侧部分可为硅。鳍状结构的上侧部分可包含不同的半导体材料如硅锗。鳍状结构的形成方法可为多种方式。在一例中，鳍状结构的形成方法可采用光刻技术以图案化半导体基板，并进行蚀刻工艺以定义鳍状结构。此外，可进行外延成长工艺以形成鳍状结构的上侧部分(如上侧部分106)。
方法200还包含步骤204以形成顺应性的间隔物层(如图1C的间隔物层110)于鳍状结构上。间隔物层的形成方法可采用多种方法之一。在一例中，间隔物层的形成方法采用原子层沉积工艺。采用顺应性工艺如原子层沉积，使气隙保留于鳍状结构之间。
方法200还包含步骤206以沉积虚置鳍状物层(如图1的虚置鳍状物层112)。虚置鳍状物层的形成方法可采用原子层沉积工艺。虚置鳍状物层填入鳍状结构之间的间隙。选择虚置鳍状物层的介电材料，可相对于间隔物层110以选择性地蚀刻虚置鳍状物层。换言之，虚置鳍状物层的介电材料选择，可选择性地蚀刻虚置鳍状物层而实质上不影响其他层状物。
方法200还包含步骤208以进行切割鳍状结构的切割工艺。切割工艺可关于一或多个蚀刻步骤以蚀刻多种材料。举例来说，切割工艺关于移除顺应性的间隔物层至第一深度。切割工艺亦包含移除鳍状结构至第二深度，且第二深度比第一深度深。切割工艺形成的鳍状物切割区分隔一部分(如图1V的鳍状结构的第一部分103a)与另一部分(如图1V的鳍状结构的第二部分103b)。
方法200还包含步骤210以形成虚置鳍状结构(如图1I的虚置鳍状结构116)于鳍状物切割区中。在此例中，虚置鳍状结构的高度小于鳍状结构的高度。虚置鳍状结构的形成方法可采用多种工艺之一。在一例中，虚置鳍状结构的形成方法采用原子层沉积工艺。虚置鳍状结构的组成可为多种材料。在一例中，虚置鳍状结构包括碳氮化硅、氮化硅、碳氮氧化硅、或金属氧化物(如氧化铪、氧化锆、氧化铪铝、或氧化铪硅)。
方法200还包括步骤212以形成栅极与源极/漏极区。在形成栅极与源极/漏极区之前，进行沉积工艺以形成隔离层于虚置鳍状结构上之间隙中，接着采用化学机械研磨工艺以平坦化工件。接着采用蚀刻工艺移除间隔物层与层间介电层材料的一部分，以露出鳍状结构的上侧部分。蚀刻工艺亦露出与鳍状结构平行并位于鳍状结构之间的虚置鳍状物的上侧部分。栅极与鳍状结构垂直，且栅极的形成方法可采用多个沉积工艺，以形成由栅极介电层(如图1O的栅极介电层120)开始的栅极堆叠。在形成栅极之后，可形成侧壁间隔物于栅极上。可形成源极/漏极区于与栅极相邻的鳍状结构中。源极/漏极区的形成方法可采用外延工艺。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、图3K、与图3L是形成具有鳍状物切割区的基体虚置结构的工艺的剖视图与上视图。图3A是形成图案化的虚置层302之后的工件300。在形成图案化的虚置层的前的步骤，可与图1A至图1D所述的步骤类似。形成图案化的虚置层的方法，可关于沉积工艺与图案化工艺。沉积虚置层的材料于鳍状结构101与103之间的沉积工艺，可为原子层沉积工艺。本发明实施例亦考虑到其他制作工艺。图案化工艺可关于多种光刻工艺，以移除对应鳍状结构103即将切割处的虚置层的部分303。图3B是沉积虚置层302之后但图案化虚置层302的前的工件300的上视图。
图3C是切割鳍状结构103并沉积虚置鳍状物层304于鳍状物切割工艺所留下的空间中，以及进行化学机械研磨工艺之后的工件300。切割工艺可包括蚀刻工艺。特别的是，光刻技术可用于形成图案化的硬遮罩，其暴露鳍状物切割区至蚀刻工艺，并保护其他区免于被蚀刻工艺影响。
图3D是进行这些工艺之后的上视图。鳍状物切割工艺可包含蚀刻工艺，其设计为移除图案化的虚置层302所露出的鳍状结构的部分直到基板102。接着将虚置材料填入此蚀刻工艺所留下的孔洞。此材料可与形成图案化的虚置层302所用的材料的种类相同。
如上视图所示，以这种方式切割鳍状结构103与沉积虚置层，造成基体虚置结构307延伸于两个相邻的虚置鳍状物305a与305b之间。基体虚置结构307的高度为约12nm至20nm。基体虚置结构307亦延伸于鳍状结构的第一部分103a与鳍状结构的第二部分103b之间。鳍状结构的第一部分103a与第二部分103b为功能的鳍状结构(比如非鳍状结构)。
图3E是蚀刻工艺315，其露出鳍状结构103、虚置鳍状物305a与305b、以及基体虚置结构307的上侧部分。在一例中，蚀刻工艺315为干蚀刻工艺如反应性离子蚀刻工艺。选择蚀刻工艺315与间隔物层110及虚置层302所用的材料，使蚀刻工艺315移除间隔物层而实质上不影响虚置层302与鳍状结构103。图3F是工件300的上视图。
图3G是形成栅极介电层306于鳍状结构101与103及虚置鳍状物305上的沉积工艺317之后的工件300。栅极介电层306可为高介电常数的介电层。在一些例子中，栅极介电层306包含氧化硅。栅极介电层306的沉积方法可采用原子层沉积工艺。本发明实施例亦考虑到其他顺应性的沉积工艺。图3H是栅极介电层306的上视图。
图3I是形成栅极装置308的工艺319之后的工件100。栅极装置308垂直于鳍状结构101与103。栅极装置308的组成可为导电材料如金属或多晶硅。栅极装置308的形成方法可采用光刻工艺。举例来说，栅极堆叠中的层状物可沉积于工件300上。接着可施加光刻胶于栅极堆叠层上。接着可由穿过掩模的光源曝光光刻胶以图案化光刻胶。接着可施加蚀刻工艺以移除栅极堆叠层的露出部分。图3J是栅极装置308的上视图。在形成栅极装置308之后，可与搭配图1S说明的上述工艺类似的方法形成源极/漏极区。
图3K是形成接点330之后的工件300的剖视图。如图所示，虚置鳍状物305与鳍状结构103的上表面共平面。图3L是工件300的上视图。如图所示，基体虚置鳍状结构307分开鳍状结构的第一部分103a与鳍状结构的第二部分103b。基体虚置鳍状结构307亦延伸于虚置鳍状物305a与305b之间。基体虚置鳍状结构307的第一尺寸321为约36nm至52nm。基体虚置结构307的第二尺寸323可为约40nm至66nm。
图4是形成基体虚置结构于鳍状物切割区中的方法400的流程图。在此例中，方法400包含步骤402以形成鳍状结构。在一例中，鳍状结构可用于p型金属氧化物半导体装置。鳍状结构可对应图1A所示的鳍状结构103之一。鳍状结构可形成于基板上。p型金属氧化物半导体鳍状结构包括下侧部分与上侧部分。在一例中，下侧部分的组成与基板102的半导体材料可为相同种类。举例来说，若基板为硅基板，则p型金属氧化物半导体鳍状结构的下侧部分可为硅。鳍状结构的上侧部分可包含不同的半导体材料如硅锗。鳍状结构的形成方法可为多种方式。在一例中，鳍状结构的形成方法可采用光刻技术以图案化半导体基板，并进行蚀刻工艺以定义鳍状结构。
方法400还包括步骤404，以形成顺应性的间隔物层(如图1C的间隔物层110)于鳍状结构上。间隔物层的形成方法可采用多种方法之一。在一例中，间隔物层的形成方法采用原子层沉积工艺。采用顺应性工艺如原子层沉积，使气隙保留于鳍状结构之间。
方法400亦包括步骤406以沉积虚置鳍状物层(如图3C的虚置鳍状物层304)。虚置鳍状物层的形成方法可采用原子层沉积工艺。虚置鳍状物层可填入鳍状结构之间的间隙。选择虚置鳍状物层所用的介电材料，可相对于间隔物层110以选择性地蚀刻虚置鳍状物层。换言之，选择介电材料可选择性地蚀刻介电材料，而实质上不影响其他层状物。
方法400还包含步骤408以进行切割鳍状结构的切割工艺。切割工艺可关于一或多道蚀刻步骤，以蚀刻多种材料。举例来说，切割工艺关于移除顺应性的间隔物层110与鳍状结构103至特定深度。切割工艺会形成鳍状物切割区以分隔第一部分(如图3L的鳍状结构的第一部分103a)与另一部分(如图3L的鳍状结构的第二部分103b)。鳍状物切割区亦延伸于虚置鳍状物之间(如图3L的虚置鳍状物305a与305b)。
方法400还包含步骤410以形成基体虚置结构(如图3C的基体虚置结构307)于鳍状物切割区中。基体虚置结构的形成方法可采用多种工艺之一。在一例中，虚置鳍状结构的形成方法采用原子层沉积工艺。基体虚置结构的组成可为多种材料。在一例中，虚置鳍状结构包括碳氮化硅、氮化硅、碳氮氧化硅、或金属氧化物(如氧化铪、氧化锆、氧化铪铝、或氧化铪硅)。在一些例子中，基体虚置鳍状结构直接接触下方的基板102。
方法400还包含步骤412以形成栅极与源极/漏极区。在形成栅极与源极/漏极区之前，进行沉积工艺以形成隔离层于虚置鳍状结构上之间隙中。接着采用化学机械研磨工艺以平坦化工件。之后采用蚀刻工艺移除间隔物层与层间介电层材料的一部分，以露出鳍状结构的上侧部分。蚀刻工艺亦露出平行于鳍状结构并位于鳍状结构之间的虚置鳍状物的上侧部分。栅极可垂直于鳍状结构，且其形成方法可采用多个沉积工艺，以形成自栅极介电层开始的栅极堆叠。在形成栅极之后，可形成侧壁间隔物于栅极上。接着可形成源极/漏极区于与栅极相邻的鳍状结构中。源极/漏极区的形成方法可采用外延工艺。
图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H、图5I、图5J、与图5K是形成栅极延伸物于鳍状物切割区中所用的工艺的剖视图与上视图。图5A是沉积层间介电层502于鳍状物切割区中之后的工件500。图5B是层间介电层502的上视图。层间介电层的形成方法可采用多种工艺。在一例中，用于形成层间介电层502的沉积工艺501为原子层沉积工艺。层间介电层502可包含介电材料如氮化物或氧化物材料。
图5C是进行化学机械研磨工艺503以平坦化工件500之后的工件500。化学机械研磨工艺503露出虚置鳍状物305、鳍状结构101与103、与形成于鳍状物切割区中的层间介电层502的上表面。图5D是化学机械研磨工艺503之后的工件500的上视图。
图5E是进行蚀刻工艺以部分地移除层间介电层502与间隔物层110之后的工件500。蚀刻工艺505露出鳍状结构101与103及虚置鳍状物305的上侧部分。图5F是蚀刻工艺505之后的工件的上视图。
图5G是形成栅极介电层504于鳍状结构101与103及虚置鳍状物305上的沉积工艺507之后的工件500。栅极介电层504可为高介电常数的介电层。栅极介电层504的沉积方法可采用原子层沉积工艺。本发明实施例亦考虑到其他顺应性的沉积工艺。图5H是栅极介电层504的上视图。
图5I是形成栅极装置506的工艺319之后的工件100。栅极装置506的组成可为导电材料如金属或多晶硅。栅极装置506的形成方法可采用光刻工艺。举例来说，可沉积栅极堆叠中的层状物至工件500上。接着可形成光刻胶至栅极堆叠层上。接着可由穿过掩模的光源曝光光刻胶以图案化光刻胶。接着可进行蚀刻工艺以移除栅极堆叠层的露出部分。图5J是栅极装置506的上视图。在形成栅极装置506之后可形成源极/漏极区，其形成方法与搭配图1S说明的上述工艺类似。
在此例中，栅极装置包含栅极延伸物508，其延伸至鳍状物切割区上的区域中。形成栅极延伸物508的图案化工艺可形成延伸物。换言之，栅极图案化工艺所用的掩模可包含具有栅极延伸物的栅极结构。栅极延伸物可为约1nm至6nm。栅极延伸物在后续工艺步骤中，有助于减少浅沟槽隔离损失。
图5K是具有栅极延伸物延伸至鳍状物切割区中的装置的上视图。如图所示，栅极延伸物508形成于鳍状物切割区的两侧。
图6是形成栅极延伸物于鳍状物切割区中所用的方法600的流程图。在此例中，方法600包含步骤602以形成鳍状结构。在一例中，鳍状结构可为p型金属氧化物半导体装置。鳍状结构可对应图1A所示的鳍状结构103之一。鳍状结构可形成于基板上。p型金属氧化物半导体鳍状结构可包含下侧部分与上侧部分。在一例中，下侧部分的组成可与基板102的半导体材料具有相同种类。举例来说，若采用硅基板，则p型金属氧化物半导体鳍状结构的下侧部分可为硅。鳍状结构的上侧部分可包含不同的半导体材料如硅锗。鳍状结构的形成方法可为多种方式。在一例中，鳍状结构的形成方法可采用光刻技术与蚀刻工艺图案化半导体基板，以定义鳍状结构。
方法600还包括步骤604以形成顺应性的间隔物层(如图1C的间隔物层110)于鳍状结构上。间隔物层的形成方法可采用多种方法之一。在一些例子中，间隔物层的形成方法采用原子层沉积工艺。采用顺应性工艺如原子层沉积，可使间隙保留于鳍状结构之间。
方法600还包括步骤606进行切割工艺以切割鳍状结构。切割工艺可关于一或多个蚀刻步骤，以蚀刻多种材料。举例来说，切割工艺关于移除顺应性的间隔物层110与鳍状结构103至特定深度。切割工艺可形成鳍状物切割区，以分开一部分(如图3K的鳍状结构的第一部分103a)与另一部分(如图3K的鳍状结构的第二部分103b)。
方法600还包括步骤608以沉积层间介电层(如图5A的层间介电层502)至鳍状物切割区中。层间介电层502填入鳍状结构101与103及虚置鳍状物305之间的间隙。选择层间介电层所用的材料，可相对于虚置鳍状结构而选择性地蚀刻层间介电层。换言之，选择材料可蚀刻一者而实质上不影响其他者。
方法600还包括步骤610，进行化学机械研磨工艺(如图5C的化学机械研磨工艺503)以平坦化工件。化学机械研磨工艺露出虚置鳍状物、鳍状结构、与形成于鳍状物切割区中的层间介电层材料的上表面。
方法600还包括步骤612，以进行蚀刻工艺(如图5E的蚀刻工艺505)。蚀刻工艺505露出鳍状结构与虚置鳍状物的上侧部分。
方法600还包括步骤614以形成栅极与源极/漏极区。在形成栅极与源极/漏极区之前，进行沉积工艺以形成隔离层于虚置鳍状结构上之间隙中，接着采用化学机械研磨工艺以平坦化工件。接着采用蚀刻工艺移除间隔物层与层间介电层材料的一部分，以露出鳍状结构的上侧部分。蚀刻工艺亦露出与鳍状结构平行并位于鳍状结构之间的虚置鳍状物的上侧部分。栅极与鳍状结构垂直，且栅极的形成方法可采用多个沉积工艺，以形成由栅极介电层开始的栅极堆叠。栅极装置包含栅极延伸物(如图5I的栅极延伸物508)，其延伸至鳍状物切割区上的区域中。形成栅极延伸物508的图案化工艺可形成延伸物。换言之，栅极图案化工艺所用的掩模可包含具有栅极延伸物的栅极结构。栅极延伸物可为约1nm至6nm。栅极延伸物在后续工艺步骤时，有助于降低浅沟槽隔离损失。
在形成栅极之后，可形成侧壁间隔物于栅极上。接着可形成源极/漏极区于与栅极相邻的鳍状结构中。源极/漏极区的形成方法可采用外延工艺。
半导体装置包括：基板；第一细长鳍状结构，位于基板上；与第二细长鳍状结构，位于基板上。第一细长鳍状结构的纵轴对准第二细长鳍状结构的纵轴。装置还包括虚置结构，其延伸于第一细长鳍状结构与第二细长鳍状结构之间。虚置结构包括介电材料。
在一实施例中，虚置结构包括直接接触第一细长鳍状结构与第二细长鳍状结构的虚置鳍状结构，且第一细长鳍状结构与第二细长鳍状结构为功能鳍状结构。
在一实施例中，虚置鳍状结构的高度小于第一细长鳍状结构的高度。
在一实施例中，虚置鳍状结构与细长鳍状结构之间的高度差异为1nm至30nm。
在一实施例中，第一细长鳍状结构与第二细长鳍状结构包括硅锗。
在一实施例中，虚置结构自第一细长鳍状结构的一端至第二细长鳍状结构的一端的长度为约12nm至20nm。
在一实施例中，虚置结构包括碳氮化硅、氮化硅、碳氮氧化硅、氧化铪、氧化铪铝、或氧化铪硅。
在一实施例中，虚置结构延伸于第一虚置鳍状物与第二虚置鳍状物之间，且第一虚置鳍状物与第二虚置鳍状物平行于第一细长鳍状结构与第二细长鳍状结构。
在一实施例中，第一细长鳍状结构与第二细长鳍状结构之间的间隙为约36nm至52nm。
在一实施例中，第一虚置鳍状物与第二虚置鳍状物之间的间隙为约40nm至66nm。
在一实施例中，细长鳍状结构为n型装置所用的晶体管的部分。
在一实施例中，细长鳍状结构为静态随机存取存储器装置所用的晶体管的一部分。
在一实施例中，晶体管为上拉晶体管。
半导体装置的制作方法包括：形成细长鳍状结构；进行蚀刻工艺，以将细长鳍状结构切割成第一部分与第二部分；以及形成虚置结构于第一部分与第二部分之间的间隙中。
在一实施例中，虚置结构包括延伸于第一部分与第二部分之间的虚置鳍状结构，且虚置鳍状结构的高度小于细长鳍状结构的高度。
在一实施例中，虚置结构包括在第一方向中延伸于第一部分与第二部分之间的基体结构，且基体结构在第二方向中延伸于两个平行的虚置鳍状物之间，且第一方向垂直于第二方向。
在一实施例中，在相同工艺中形成虚置结构与虚置鳍状物。
半导体装置包括：基板，以及多个细长鳍状结构，位于基板上。细长鳍状结构包括第一细长鳍状结构。第一细长鳍状结构的纵轴对准第二细长鳍状结构的纵轴。多个虚置鳍状物位于细长鳍状结构之间。虚置结构，位于第一细长鳍状结构与第二细长鳍状结构之间。
在一实施例中，虚置结构包括延伸于第一细长鳍状结构与第二细长鳍状结构之间的虚置鳍状结构，且虚置结构的高度与细长鳍状结构的高度不同。
在一实施例中，虚置结构为在垂直于纵轴的方向中延伸于虚置鳍状结构之间的基体虚置结构。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体装置，包括：
一基板；
一第一细长鳍状结构，位于该基板上；
一第二细长鳍状结构，位于该基板上，且该第一细长鳍状结构的纵轴对准该第二细长鳍状结构的纵轴；以及
一虚置结构，延伸于该第一细长鳍状结构与该第二细长鳍状结构之间，且该虚置结构包括介电材料。
CN201910892234.4A 2018-09-28 2019-09-20 半导体装置 Pending CN110970503A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738156P 2018-09-28 2018-09-28
US62/738,156 2018-09-28
US16/293,308 2019-03-05
US16/293,308 US11205714B2 (en) 2018-09-28 2019-03-05 Dummy structure at fin cut

Publications (1)

Publication Number Publication Date
CN110970503A true CN110970503A (zh) 2020-04-07

Family

ID=69946524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910892234.4A Pending CN110970503A (zh) 2018-09-28 2019-09-20 半导体装置

Country Status (3)

Country Link
US (1) US11205714B2 (zh)
CN (1) CN110970503A (zh)
TW (1) TWI818085B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130483A (zh) 2020-02-27 2021-07-16 台湾积体电路制造股份有限公司 半导体结构
US11799019B2 (en) * 2020-02-27 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation feature and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9190496B2 (en) * 2014-01-23 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10050046B2 (en) * 2016-04-27 2018-08-14 United Microelectronics Corp. Static random-access memory (SRAM) cell array and forming method thereof

Also Published As

Publication number Publication date
TW202013454A (zh) 2020-04-01
US20200105903A1 (en) 2020-04-02
TWI818085B (zh) 2023-10-11
US11205714B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
US20210391420A1 (en) Fin recess last process for finfet fabrication
CN108962994B (zh) 用于形成不同晶体管的源极/漏极区的注入
US11031398B2 (en) Structure and method for semiconductor device
US20220208615A1 (en) Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device
US10134763B2 (en) Gate top spacer for finFET
CN105633083A (zh) 具有可控端到端临界尺寸的鳍式场效应晶体管（FinFET）器件及其形成方法
CN114823542A (zh) 用于源极/漏极外延区的灵活合并方案
CN110943042A (zh) 集成电路的制作方法
US11563106B2 (en) Formation method of isolation feature of semiconductor device structure
US11996482B2 (en) Semiconductor device
CN110838520A (zh) 半导体装置的制作方法
US11721592B2 (en) Method of making vertical semiconductor nanosheets with diffusion breaks
US11842919B2 (en) Method of making 3D isolation
CN110970503A (zh) 半导体装置
CN113206142A (zh) 集成芯片
US20210343714A1 (en) High performance multi-dimensional device and logic integration
CN113130483A (zh) 半导体结构
US11158741B2 (en) Nanostructure device and method
TWI807762B (zh) 半導體裝置的製作方法
US20210375695A1 (en) Semiconductor Device and Method
TW202226460A (zh) 最適化高密度３ｄ元件佈局及製造方法
TW202310164A (zh) 半導體裝置的製作方法
KR20220020761A (ko) 갭충전 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination