JP4987244B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4987244B2
JP4987244B2 JP2005132093A JP2005132093A JP4987244B2 JP 4987244 B2 JP4987244 B2 JP 4987244B2 JP 2005132093 A JP2005132093 A JP 2005132093A JP 2005132093 A JP2005132093 A JP 2005132093A JP 4987244 B2 JP4987244 B2 JP 4987244B2
Authority
JP
Japan
Prior art keywords
mask
pattern
mask pattern
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005132093A
Other languages
English (en)
Other versions
JP2006310594A (ja
Inventor
友博 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005132093A priority Critical patent/JP4987244B2/ja
Priority to US11/411,800 priority patent/US7709395B2/en
Publication of JP2006310594A publication Critical patent/JP2006310594A/ja
Application granted granted Critical
Publication of JP4987244B2 publication Critical patent/JP4987244B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関する。
シリコン半導体基板上のトランジスタの微細化が進むにつれ、従来の平面型トランジスタに代わってＦｉｎ（フィン）型トランジスタが検討されている。なお、このＦｉｎ型トランジスタについては、特許文献１に記載されている。しかし、Ｆｉｎ部分は非常に微細なため、通常のレジストパターニングではパターンを転写することができない。そこで、いわゆるパターントランスファーと呼ばれる方法が用いられる。パターントランスファーは、概ね次のようなプロセスからなる。
まず、シリコン基板上にバッファ膜を介して、一次マスクとしてシリコン窒化膜を形成する。次にレジストによるパターン転写と異方性エッチングにより、一次マスクを加工する。次に、二次マスクとして厚さｘのシリコン酸化膜を全面に形成し、異方性エッチングにより加工する。このときに、一次マスクの周辺に微細な幅ｘの二次マスクのパターンが形成される。この後、一次マスクを除去すると、シリコン基板上に微細な幅ｘの二次マスクのパターンが形成されているので、この二次マスクでバッファ膜、シリコン基板をエッチングすることで、微細な幅ｘをもったシリコンのパターンを形成することができる。
しかしこの方法では、微細なパターンが必要なゲート部分以外に、配線を接続するためのパッド部分（ソース・ドレインの延長部分）も微細なパターンになってしまい、十分な接触面積が得られないことからコンタクト抵抗が上昇するといった問題点がある。
なお、特許文献２には、第１の絶縁膜からなるＬ＆Ｓパターンを第２の絶縁膜で覆い、エッチバックで第１のパターンの側面に第２絶縁膜の側壁を形成し、該側壁を用いて微細なＬ＆Ｓパターンを得る技術が開示されている。
特許文献３には、基板上に第１のマスクパターンを形成後、該パターンの所定部分に開口を有する第２のマスクパターンを形成し、開口部の第１パターンを細らせて、極微細なパターンを形成する技術が開示されている。
特許文献４には、ＦｉｎＦＥＴの細いチャネル部と太いソース・ドレイン部とを緩やかなテーパ形状で接続した構造を得るためのマスクパタンを形成する方法が開示されている。
特開２００２−１１０９６３号公報 特開２００２−２８０３８８号公報 特開２００２−３５９３５２号公報 ＵＳＰ−６５８３４６９
本発明の目的は、必要な箇所のみ微細なパターンを作成できる半導体装置の製造方法を提供することにある。
本発明の一形態の半導体装置の製造方法は、半導体基板上に第１のマスクを形成する工程と、前記第１のマスクを加工して微細部分の第１のマスクパターンを形成する工程と、前記第１のマスクパターンが形成された前記半導体基板上に第２のマスクを形成する工程と、前記第２のマスク上の所定部分に、少なくとも一部が前記第１のマスクパターンの上方に位置するように第２のマスクパターンを形成する工程と、前記第２のマスクを前記第２のマスクパターンにより異方性エッチングで加工し、前記第２のマスクパターンが形成されていない領域の前記第１のマスクパターンの側壁に第３のマスクパターンを形成する工程と、前記第３のマスクパターンを形成した後に、前記第２のマスクパターン及び前記第１のマスクパターンを除去する工程と、前記第２のマスクパターン及び前記第１のマスクパターンを除去した後に、前記第３のマスクパターンにより前記半導体基板をエッチング加工する工程と、を有する。
本発明の他の携帯の半導体装置の製造方法は、半導体基板上に第１のマスクを形成する工程と、前記第１のマスク及び前記半導体基板を加工して微細部分となる凸部分を形成する工程と、前記凸部分が形成された前記半導体基板上にダミー層間膜を埋め込む工程と、前記第１のマスクを除去し、ダミー層間膜パターンを形成する工程と、前記ダミー層間膜パターンが形成された前記前記半導体基板上に第２のマスクを形成する工程と、前記第２のマスク上の所定部分に、少なくとも一部が前記第１のマスクパターンの上方に位置するように第１のマスクパターンを形成する工程と、前記第２のマスクを前記第１のマスクパターンにより異方性エッチングで加工し、前記第１のマスクパターンが形成されていない領域の前記ダミー層間膜パターンの側壁に第２のマスクパターンを形成する工程と、前記第２のマスクパターンを形成した後に、前記第１のマスクパターンを除去する工程と、前記第１のマスクパターンを除去した後に、前記第２のマスクパターンにより前記半導体基板をエッチング加工する工程と、を有する。
本発明によれば、必要な箇所のみ微細なパターンを作成できる半導体装置の製造方法を提供できる。
（第１の実施の形態）
図１〜図８は、第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図であり、図９〜図１６は、図１〜図８にそれぞれ対応するＡ−Ａ断面図である。
まず、図１、図９に示すように、シリコン（Ｓｉ）基板１１、ＢＯＸ（埋め込み酸化膜）１２、ＳＯＩ（シリコン活性膜）１３からなるＳＯＩ基板（半導体基板）１上に、一次マスク２としてシリコン酸化膜を堆積する。次に、図２、図１０に示すように、レジストマスクを用いた異方性エッチングで一次マスク２を加工して、ゲート部分が形成される箇所のパターンを形成する。
次に、図３、図１１に示すように、全面に二次マスク３としてシリコン窒化膜を堆積する。次に、図４、図１２に示すように、パターントランスファーによって形成するゲート部分を除いたソース・ドレイン部分（パッド部分、コンタクト部分）のパターンをレジストマスク４で覆う。次に、図５、図１３に示すように、レジストマスク４を用いた異方性エッチングで二次マスク３であるシリコン窒化膜を加工すると、一次マスク２であるシリコン酸化膜（レジストマスク４で覆われていない）の側面（側壁）部分にのみ、二次マスク３であるシリコン窒化膜によりゲート部分Ｇ１が形成され、ソース・ドレイン部分Ｓ１はレジストマスク４の形状に形成される。
次に、図６、図１４に示すように、レジストマスク４を除去し、次に、図７、図１５に示すように、一次マスク２であるシリコン酸化膜を希フッ酸処理で除去することで、ゲートの部分Ｇ１のみパターントランスファーで形成された、アクティブエリア（ＡＡ）のパターンが形成される。
そして、二次マスク３によりＳＯＩ基板１のＳＯＩ１３をエッチングすることで、微細なＦｉｎ部分（ゲート部分）と広いソース・ドレイン部分のアクティブエリアが加工され、図８、図１６に示すように、最後に二次マスク３であるシリコン窒化膜を熱燐酸処理で除去することで、ＢＯＸ１２上に形成された微細なゲート部分Ｇ１と広いソース・ドレイン部分Ｓ１を持つＳＯＩ１３のアクティブエリア部分が形成される。
この後は，通常のＦｉｎ型トランジスタの形成方法と同様に、ゲート絶縁膜、ゲート電極形成、ソース・ドレイン拡散層、シリサイド形成、コンタクト、配線を形成することで、トランジスタが完成する。
（第２の実施の形態）
図１７〜図２５は、第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図であり、図２６〜図３４は、図１７〜図２５にそれぞれ対応するＡ−Ａ断面図である。本第２の実施の形態では、ダマシンゲートプロセスを用い、第１の実施の形態に比べてＦｉｎ部分の間の距離が短いアクティブエリアを形成する。
まず、図１７、図２６に示すように、シリコン基板１１、ＢＯＸ１２、ＳＯＩ１３からなるＳＯＩ基板１上に、図示しないバッファ酸化膜を介して、一次マスク２１としてシリコン窒化膜を堆積する。次に、図１８、図２７に示すように、レジストマスクを用いた異方性エッチングで一次マスク２１、バッファ酸化膜、ＳＯＩ１３を加工して、ゲート部分となる凸部分を形成する。図１９、図２８に示すように、全面にシリコン酸化膜２２（ダミー層間膜）を堆積させたのちＣＭＰ等で平坦化することで（ダミー層間膜の埋め込み）、一次マスク２１であるシリコン窒化膜の上面を露出させる。
次に、図２０、図２９に示すように、一次マスク２１であるシリコン窒化膜を除去することで、シリコン酸化膜２２のパターンが形成される。次に、図２１、図３０に示すように、二次マスク２３としてシリコン窒化膜を全面に堆積させる。図２２、図３１に示すように、微細なＦｉｎボディーを形成する部分を除いたソース・ドレイン部分（パッド部分、コンタクト部分）をレジストマスク２４により覆う。
次に、図２３、図３２に示すように、レジストマスク２４を用いた異方性エッチングにより二次マスク２３であるシリコン窒化膜を加工することで、シリコン酸化膜２２（レジストマスク２４で覆われていない）の内壁部分に沿って微細なシリコン窒化膜のパターンＰ１が形成される。このときレジストマスク２４で覆われた箇所は、エッチングされないので、シリコン酸化膜２２に沿った微細パターンは形成されない。図２４、図３３に示すように、レジストマスク２４を除去した後に、二次マスク２３であるシリコン窒化膜を用いて異方性エッチングすることでＳＯＩ１３を加工し、微細なＦｉｎ部分（ゲート部分）と広いソース・ドレイン部分のアクティブエリアを形成する。
最後に、図２５、図３４に示すように、二次マスク２３であるシリコン窒化膜を熱燐酸処理で除去し、シリコン酸化膜２２を所定の深さまで（図３４ではＢＯＸ１２まで）エッチングすることで、ＢＯＸ１２上に形成された微細なゲート部分Ｇ２と広いソース・ドレイン部分Ｓ２を持つＳＯＩ１３のアクティブエリア部分が形成される。
この後は，通常のＦｉｎ型トランジスタの形成方法と同様に、ゲート絶縁膜、ゲート電極形成、ソース・ドレイン拡散層、シリサイド形成、コンタクト、配線を形成することで、トランジスタが完成する。
以上のように本実施の形態により、広いソース・ドレイン部分と微細なＦｉｎボディーからなるゲート部分とを持ったトランジスタを備えた半導体装置を形成することができる。いわゆるＦｉｎボディーＭＯＳ−ＦＥＴにおいて、微細なパターンを形成するためにパターントランスファープロセスが用いられるが、この場合、ゲート部分は必要とされる微細なパターンになるものの、広い面積のコンタクトが必要なソース・ドレイン部分なども微細なパターンになってしまうという問題があった。本実施の形態ではこの問題を回避し、必要な箇所のみ微細なパターンを作成することができる。
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。例えば、ＳＯＩ基板を使ったトランジスタに限らず、通常のシリコン基板を使ったトランジスタも形成することができる。また、上記実施の形態による微細なパターンの形成方法は、アクティブエリアだけでなくゲートパターンにも適用することができる。この場合はゲート電極の例えば多結晶シリコンの加工に用いることができる。また、上記実施の形態のプロセスを繰り返して複数の微細なパターンを作成することもできる。また、各マスクは単層に限らず、複層であってもよい。
第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図１のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図２のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図３のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図４のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図５のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図６のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図７のＡ−Ａ断面図。 第１の実施の形態に係る半導体装置の製造工程を模式的に示した図８のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図１７のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図１８のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図１９のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２０のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２１のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２２のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２３のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２４のＡ−Ａ断面図。 第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２５のＡ−Ａ断面図。
符号の説明
１…ＳＯＩ基板 １１…シリコン基板 １２…ＢＯＸ １３…ＳＯＩ ２…一次マスク ３…二次マスク ４…レジストマスク ２１…一次マスク ２２…シリコン酸化膜 ２３…二次マスク ２４…レジストマスク

Claims (6)

  1. 半導体基板上に第１のマスクを形成する工程と、
    前記第１のマスクを加工して微細部分の第１のマスクパターンを形成する工程と、
    前記第１のマスクパターンが形成された前記半導体基板上に第２のマスクを形成する工程と、
    前記第２のマスク上の所定部分に、少なくとも一部が前記第１のマスクパターンの上方に位置するように第２のマスクパターンを形成する工程と、
    前記第２のマスクを前記第２のマスクパターンにより異方性エッチングで加工し、前記第２のマスクパターンが形成されていない領域の前記第１のマスクパターンの側壁に第３のマスクパターンを形成する工程と、
    前記第３のマスクパターンを形成した後に、前記第２のマスクパターン及び前記第１のマスクパターンを除去する工程と、
    前記第２のマスクパターン及び前記第１のマスクパターンを除去した後に、前記第３のマスクパターンにより前記半導体基板をエッチング加工する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１のマスクはシリコン酸化膜であり、前記第２のマスクはシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体基板上に第１のマスクを形成する工程と、
    前記第１のマスク及び前記半導体基板を加工して微細部分となる凸部分を形成する工程と、
    前記凸部分が形成された前記半導体基板上にダミー層間膜を埋め込む工程と、
    前記第１のマスクを除去し、ダミー層間膜パターンを形成する工程と、
    前記ダミー層間膜パターンが形成された前記前記半導体基板上に第２のマスクを形成する工程と、
    前記第２のマスク上の所定部分に、少なくとも一部が前記凸部分の上方に位置するように第１のマスクパターンを形成する工程と、
    前記第２のマスクを前記第１のマスクパターンにより異方性エッチングで加工し、前記第１のマスクパターンが形成されていない領域の前記ダミー層間膜パターンの側壁に第２のマスクパターンを形成する工程と、
    前記第２のマスクパターンを形成した後に、前記第１のマスクパターンを除去する工程と、
    前記第１のマスクパターンを除去した後に、前記第２のマスクパターンにより前記半導体基板をエッチング加工する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記第１のマスク及び前記第２のマスクはシリコン窒化膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記半導体基板はＳＯＩ基板であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記第２のマスクパターンにより前記ＳＯＩ基板のシリコン活性膜を加工することを特徴とする請求項５に記載の半導体装置の製造方法。
JP2005132093A 2005-04-28 2005-04-28 半導体装置の製造方法 Expired - Lifetime JP4987244B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005132093A JP4987244B2 (ja) 2005-04-28 2005-04-28 半導体装置の製造方法
US11/411,800 US7709395B2 (en) 2005-04-28 2006-04-27 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132093A JP4987244B2 (ja) 2005-04-28 2005-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006310594A JP2006310594A (ja) 2006-11-09
JP4987244B2 true JP4987244B2 (ja) 2012-07-25

Family

ID=37235001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132093A Expired - Lifetime JP4987244B2 (ja) 2005-04-28 2005-04-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7709395B2 (ja)
JP (1) JP4987244B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8518767B2 (en) 2007-02-28 2013-08-27 International Business Machines Corporation FinFET with reduced gate to fin overlay sensitivity
JP5193582B2 (ja) * 2007-12-12 2013-05-08 株式会社東芝 半導体装置の製造方法
JP2009295820A (ja) * 2008-06-05 2009-12-17 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219307B2 (ja) * 1991-08-28 2001-10-15 シャープ株式会社 半導体装置の構造および製造方法
US6391782B1 (en) * 2000-06-20 2002-05-21 Advanced Micro Devices, Inc. Process for forming multiple active lines and gate-all-around MOSFET
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
JP2002280388A (ja) 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP4014891B2 (ja) 2001-03-29 2007-11-28 株式会社東芝 半導体装置の製造方法
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
JP3863516B2 (ja) 2003-10-03 2006-12-27 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006310594A (ja) 2006-11-09
US7709395B2 (en) 2010-05-04
US20060246685A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP4953818B2 (ja) 高性能の歪みｃｍｏｓデバイス
JP5319046B2 (ja) ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置
JP4530552B2 (ja) 半導体装置及びその製造方法
CN106486371B (zh) 一种制作半导体元件的方法
TWI653687B (zh) 半導體元件及其製作方法
CN101449367A (zh) 半导体结构图案形成
US7745290B2 (en) Methods of fabricating semiconductor device including fin-fet
JP2008098553A (ja) 半導体装置及びその製造方法
JP4987244B2 (ja) 半導体装置の製造方法
JP2006135067A (ja) 半導体装置およびその製造方法
US20070048938A1 (en) Method of manufacturing MOS transistor with multiple channel structure
JP4810089B2 (ja) 半導体素子の製造方法
KR100827514B1 (ko) 반도체 소자 및 반도체 소자의 형성 방법
US20050040475A1 (en) Transistors having a recessed channel region and methods of fabricating the same
US7595252B2 (en) Method of manufacturing a semiconductor memory device
CN111508842B (zh) 半导体器件及其形成方法
JPH05299497A (ja) 半導体装置およびその製造方法
JP2005322830A (ja) 半導体装置の製造方法
US20050142780A1 (en) Method of fabricating a fin transistor
JP2007027678A (ja) 半導体素子のトランジスタ及びその形成方法
US11527409B2 (en) Contact slots forming method applying photoresists
JP4631863B2 (ja) 半導体装置の製造方法
US8173532B2 (en) Semiconductor transistors having reduced distances between gate electrode regions
TW201725718A (zh) 半導體元件結構
KR102031185B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

R151 Written notification of patent or utility model registration

Ref document number: 4987244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20121009

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term