JP2008098553A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008098553A
JP2008098553A JP2006281150A JP2006281150A JP2008098553A JP 2008098553 A JP2008098553 A JP 2008098553A JP 2006281150 A JP2006281150 A JP 2006281150A JP 2006281150 A JP2006281150 A JP 2006281150A JP 2008098553 A JP2008098553 A JP 2008098553A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
etching
manufacturing
element region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006281150A
Other languages
English (en)
Inventor
Noriaki Mikasa
典章 三笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006281150A priority Critical patent/JP2008098553A/ja
Priority to US11/872,794 priority patent/US7700456B2/en
Publication of JP2008098553A publication Critical patent/JP2008098553A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 フィン間の距離がフォトリソグラフィの解像度に依存せず、安定した電気的特性を有する半導体装置を製造するための簡略化された製造方法を提供する。
【解決手段】 第１の絶縁膜をマスクとして半導体基板をエッチングし、素子領域を画定する工程と、第１の絶縁膜を等方性エッチングして縮小する工程と、縮小された第１の絶縁膜の側面にサイドウォールを形成する工程と、第１の絶縁膜を除去する工程と、サイドウォールをマスクとして素子領域をエッチングし当該素子領域内にトレンチを形成することで、素子領域に複数のフィン部を形成する工程と、を含む。
【選択図】 図１０

Description

本発明は、半導体装置に関し、特に、チャネル部に複数のフィン（Ｆｉｎ）拡散層を有する半導体装置及びその製造方法に関する。
従来のマルチチャネルフィン構造の半導体装置は、以下の工程により製造される（例えば、特許文献１参照。）。
まず、基板上にハードマスクを形成し、形成されたハードマスクが活性領域に対応する形状となるように、フォトリソグラフィを用いてパターニングする。
次に、パターニングされたハードマスクを用いて基板をエッチングし、活性領域を定義する。
続いて、ハードマスクを等方性エッチングして縮小する。
それから、第１の誘電体膜で素子分離領域を埋め込むとともに、ハードマスクを埋め込む。
次に、ハードマスクの表面を平坦化終了点として、第１の誘電体膜をＣＭＰ（Chemical Mechanical Polish：化学機械研磨）により研磨して平坦化する。
次に、ダミーゲートパターンを形成するように、フォトリソグラフィを用いて、誘電体膜及びハードマスクをパターニングする。
それから、ダミーゲートパターンを埋め込むように、第２の誘電体膜を形成し、ハードマスクの表面を平坦化終了点としてＣＭＰにより表面を平坦化する。
次に、ハードマスクを選択的に除去し、第１及び第２の誘電体膜をマスクとして、基板をエッチングして中心トレンチを形成する。
次に、第１及び第２の誘電体膜を部分的に除去し、その表面位置を中心トレンチの深さに合わせる。
続いて、ゲート膜の形成及びゲート導電層の形成を行い、フォトリソグラフィを用いてゲート導電層をパターニングし、ゲート電極とする。
以上のようにして、従来のマルチチャネルフィン構造の半導体装置は製造される。
また、従来の技術として、サイドウォールを利用してマルチチャネルフィン構造を形成する技術も知られている（例えば、特許文献２参照。）。
特開２００６−１３５２１号公報（第２図乃至第９図） 特開２００６−１９６６１７号公報
従来のマルチチャネルフィン構造の半導体装置の製造方法においては、上述したように、マルチチャネルフィン構造を形成するために、フォトリソグラフィ（ＰＲ）工程が２回、平坦化（ＣＭＰ）工程が２回必要であるため、その製造工程が煩雑であるという問題点がある。
また、従来の方法では、ダミーゲートパターンの幅をゲート電極と同じにしているため、ゲート電極を形成する際には、ダミーゲートパターンの形成位置に正確に一致させなければならず、高い位置合わせ精度を必要とするという問題点がある。位置ずれが生じると、ゲート電極を形成する際、中心トレンチ内にゲート電極材料が入り込み、その後のエッチングによっても除去が困難になるからである。また、フィン部以外にチャネルが形成され、電気的特性が劣化するおそれがあるからである。
ここで、高い位置合わせ精度を不要にするため、ダミーゲートの幅（＝中心トレンチの幅）をゲート電極の幅より小さくすることを考えると、図３０において、素子領域３１に直交するよう形成されるゲート電極３２の両側端から中心トレンチ３３の端部までの距離が所定値以上である必要がある。例えば、ゲート電極３２の幅をＤ３１＝６０nmとして、中心トレンチ３３が左右にそれぞれＤ３２＝Ｄ３３＝２０nmの余裕を持つとすると、中心トレンチの長さは、６０−２０−２０＝２０nmとなる。この長さがチャネル部として実際に使用されるフィンの長さであり、ゲート電極の幅に比べ大きく制限される。また、この構成では、ソースＳとドレインＤとの間に形成される電流パスとして、２つのフィンを通る電流パスPath１およびPath２以外に、中央トレンチ３３の下を通る電流パスPath３が存在する。電流パスPath３は、図３１に示されるように、電流パスPath１，２よりも、Ｄ３４×２に等しい長さ分だけ長い。このため、この半導体装置は、互いに異なる閾値を持つトランジスタ部分を有するため、その応答特性が悪い。
また、従来のサイドウォールを用いる方法は、フォトリソグラフィを用いて形成した細線状の多結晶シリコン膜の側壁にサイドウォールを形成するものであるため、そのサイドウォールを利用して形成されたフィン間の距離が、細線状多結晶シリコン膜の幅、即ち、フォトリソグラフィの解像度に依存する。このため、従来のサイドウォールを用いる方法で形成されたマルチチャネルフィン構造は、フィン間の距離が比較的大きいという問題点がある。
そこで、本発明は、製造工程が簡略化された半導体装置の製造方法を提供することを目的とする。
また、本発明は、フィン間の距離がフォトリソグラフィの解像度に依存せず、安定した電気的特性を有する半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、絶縁膜をエッチングマスクとして半導体基板をエッチングすることにより画定された素子領域と、前記絶縁膜を縮小し、その側面にサイドウォールを形成し、当該サイドウォールをエッチングマスクとして前記素子領域の一部をエッチングすることにより形成された複数のフィン部と、を有すること特徴とする。
前記半導体装置において、前記フィン部の長さは、当該フィン部と直交するように形成されるゲート電極の幅よりも長い。
また、本発明の半導体装置の製造方法は、第１の絶縁膜をマスクとして半導体基板をエッチングし、素子領域を画定する工程と、前記第１の絶縁膜を等方性エッチングして縮小する工程と、縮小された前記第１の絶縁膜の側面にサイドウォールを形成する工程と、前記第１の絶縁膜を除去する工程と、前記サイドウォールをマスクとして前記素子領域をエッチングし当該素子領域内にトレンチを形成することで、前記素子領域に複数のフィン部を形成する工程と、を含むことを特徴とする。
前記半導体装置の製造方法は、前記素子領域を画定した後、第２の絶縁膜で埋め込みを行う工程と、前記第２の絶縁膜の表面を平坦化する工程と、前記第２の絶縁膜の表面位置を前記素子領域の高さにまで低下させる工程と、をさらに含んでよい。
本発明によれば、素子領域を画定するために用いられるマスクを縮小し、その側面にサイドウォールを形成し、そのサイドウォールを、フィン部を形成するためのエッチングマスクとして用いるようにしたことで、マスク形成のためのフォトリソグラフィ工程及び平坦化工程を不要にでき、製造工程を簡略化できるとともに、フォトリソグラフィの解像度の制限を受けることなく、狭い間隔で複数のフィンを形成することができる。
また、本発明によれば、フィン部の長さをゲート電極の幅より長くしたことで、安定した電気的特性を得ることができる。
以下、図面を参照して、本発明を実施するための最良の形態について詳細に説明する。
図１乃至図１７は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。
まず、図１に示すように、シリコン基板１１上に第１の絶縁膜（例えば、窒化膜）１２を成膜し、さらにその上にフォトレジスト膜１３を形成する。
次に、フォトリソグラフィ技術によりフォトレジスト膜１３を拡散層パターン（素子領域パターン）にパターニングする。そして、パターニングされたフォトレジスト膜１３をエッチングマスクとして、図２に示すように、第１の絶縁膜１２をエッチング（パターニング）する。
次に、フォトレジスト膜１３を除去し、第１の絶縁膜１２をエッチングマスクとして、半導体基板１１をドライエッチング（異方性エッチング）し、図３に示すように、拡散層（素子領域）１４を画定する。
次に、第１の絶縁膜１２とは異なる第２の絶縁膜（例えば、酸化膜）１５を全面に形成し、拡散層１４の周囲（図示しない他の拡散層との間）を埋設する。それから、第１の絶縁膜１２をストッパーとして、第２の絶縁膜１５に対してＣＭＰを行い、図４に示すように、表面を平坦化（即ち、第１の絶縁膜１２の上面と第２の絶縁膜１５の上面とを一致）させる。なお、第２の絶縁膜１５は、ドライエッチング及びウェットエッチング時に、第１の絶縁膜１２に対して選択比が取れるものとする。
続いて、図５に示すように、第２の絶縁膜１５の上面位置をシリコン基板１１の表面位置に一致させるため、第２の絶縁膜１５をウェットエッチングする。
次に、第１の絶縁膜１２をウェットエッチング（等方性エッチング）し、図６に示すように、その幅をＤ１に縮小する。これにより、第１の絶縁膜１２の側面は、拡散層１４の側面より距離Ｄ２だけ、拡散層１４の内側に位置する。このときの平面図を図７に示す。なお、図７におけるＸ１−Ｘ１線断面が図６に対応している（以降、他の断面図と平面図との関係も同様である。）。
第１の絶縁膜１２の幅Ｄ１は、縮小前のサイズ（拡散層のサイズ）と、第１の絶縁膜１２を等方性エッチングする際のエッチング条件とによって決まり、フォトグラフィーによる解像度以下、例えば３０ｎｍ以下とすることができる。
距離Ｄ２も、また、第１の絶縁膜１２を等方性エッチングする際のエッチング条件により決まり、例えば３０ｎｍ以下とすることができる。なお、この距離Ｄ２が、後に形成されるフィン部の幅となる。
次に、第１の絶縁膜１２に対して、ドライエッチング及びウェットエッチング時に選択比が取れる第３の絶縁膜（例えば、酸化膜）を全面に成膜する。そして、第３の絶縁膜をドライエッチング（異方性エッチング）することにより、第１の絶縁膜１２の側面に、図８に示すような幅Ｄ３（＞Ｄ２）程度のサイドウォール１６を形成する。このときの平面図を図９に示す。
次に、第１の絶縁膜１２をウェットエッチングし、除去する。このとき、第２及び第３の絶縁膜は、第１の絶縁膜１２に対するウェットエッチングに対して、選択比があるため、エッチングされることはほとんどない。したがって、実質上第１の絶縁膜１２のみが除去され、サイドウォール１６に囲まれた領域でのみ、拡散層１４が露出する。
次に、図１０に示すように、サイドウォール１６をエッチングマスクとして、サイドウォール１６に囲まれた領域に露出する拡散層１４をドライエッチングする。このドライエッチングにより、拡散層１４の中央領域には、深さＤ４のトレンチ１７が形成される。このときの平面図を図１１に示す。
この後、サイドウォール１６をウェットエッチング等により除去する。続けて、図１２に示すように、第２の絶縁膜１５の上面から深さＤ４に相当する部分だけ、ウェットエッチング等により除去し、第２の絶縁膜の表面位置をトレンチの底面位置（フィンの高さ）に合わせる。これにより、高さがＤ４に等しい、フィン１８が形成される。このときの平面図を図１３に示す。
次に、図１４に示すように、熱酸化等により、トレンチ１７が形成された拡散層１４の表面にゲート酸化膜１９を成膜し、その上にゲート電極膜２０を形成する。それから、フォトリソグラフィ及びドライエッチング等により、ゲート電極膜２０を所定形状にエッチングし、図１５に示すように、拡散層の長手方向と直交する方向に伸びるゲート電極２１とする。
次に、絶縁膜（窒化膜等／膜厚ＤＡ１）を成膜する。このとき、ＤＡ１をＤ１÷２より厚くすることにより、Ｓ／Ｄ領域に露出している拡散層１４のフィン部の内側は絶縁膜により埋め込まれる。続いて、その絶縁膜に対するドライエッチにより、図１６に示すように、ゲート電極２１の横及び拡散層１４の側面にサイドウォールＡ１を形成する。
次に、図１７に示すように、Ｓ／ＤコンタクトＡ２を形成する。このとき、ゲート電極２１の左右の拡散層１４のうち、上記絶縁膜Ａ１で埋め込まれている箇所以外がソースＳ及びドレインＤとして利用される。
ゲート電極２１の左右に存在する拡散層１４がソースＳ及びドレインＤとして利用され、フィン１８のゲート電極２１の下に位置する部分が、チャネル部として、即ち、マルチチャネルフィンとして利用される。
本実施の形態では、トレンチ内１７に形成されたゲート電極膜２０の不要部分の除去を容易にするため、トレンチの長さ（図１５の横方向の長さ）がゲート電極２１の幅よりも長くしてある。ゲート電極形成時の位置ずれを考慮して、その長さは、例えば、４０nm以上長くする。
以上のように本実施の形態によれば、マルチチャネルフィン構造の半導体装置、ここではトランジスタ、を製造することができる。本実施の形態では、マルチチャネル構造を形成するために、フォトリソグラフィ工程が１回、平坦化（ＣＭＰ）工程が１回ですむので、従来よりも製造工程を簡略化できる。
また、本実施の形態では、素子領域を画定するために用いられるマスクを縮小し、その側面にサイドウォールを形成し、そのサイドウォールを利用してトレンチを形成するようにしたことで、フォトリソグラフィの解像度の制限を受けることなく、トレンチ間の距離を小さくすることができる。また、同じ理由により、トレンチの幅を小さくすることができる。
さらに、本実施の形態では、電流パスがフィン部のみなので、応答特性（電気的特性）が安定し優れている。
次に、本発明の第２の実施の形態について図１８乃至図２９を参照して、説明する。なお、各図において、第１の実施の形態のものと同一のものには同一の参照符号を付してある。
第１の実施の形態では、一対のフィンを有する２フィントランジスタの製造方法について説明したが、本実施の形態では、２対のフィンを有する４フィントランジスタの製造方法について説明する。なお、本実施の形態に係る半導体装置の製造方法は、基本的には第１の実施の形態と同じである。
まず、第１の実施の形態と同様に、シリコン基板上に第１の絶縁膜を成膜し、さらにその上にフォトレジスト膜を形成する。そして、フォトレジスト膜を、２つの拡散領域パターンが並置されたパターンとなるようにパターニングし、パターニングされたフォトレジスト膜をエッチングマスクとして第１の絶縁膜をエッチングする。次に、フォトレジスト膜を除去し、第１の絶縁膜をエッチングマスクとして、シリコン基板をドライエッチングする。その結果、２つの拡散層が、互いに距離を置いて平行に形成される。その後、拡散層の周囲を第２の絶縁膜で埋設し、その表面位置をシリコン基板の上面位置に一致させる。また、第１の絶縁膜を縮小する。
以上の結果、図１８に示すような状態が得られる。その平面図を図１９に示す。なお、図１８及び図１９は、第１の実施の形態における図６及び図７に相当するものである。
図１８及び図１９に示すように、本実施の形態では、２つの拡散層１４ａ，１４ｂの間の距離をＤ６としている。この距離Ｄ６は、できるだけ距離Ｄ２に近い値を持つことが好ましい。
次に、第１の絶縁膜１２に対してドライエッチング及びウェットエッチング時に選択比が取れる第３の絶縁膜を用い、図２０及び図２１に示すように、第１の絶縁膜１２の側面に幅Ｄ３（＞Ｄ２）程度のサイドウォール１６を形成する。このとき、隣接する拡散層１４ａ，１４ｂ上のサイドウォール間の距離Ｄ７（＝Ｄ６＋２×Ｄ２−２×Ｄ３）は０でもよい。
その後、第１の実施の形態と同様に第１の絶縁膜１２に対してウェットエッチングを行い、第１の絶縁膜１２を除去する。そして、第３の絶縁膜により形成されたサイドウォール１６をエッチングマスクとして、拡散層１４ａ，１４ｂに対してドライエッチングを行い、図２２に示すように深さＤ４程度のトレンチ１７ａ，１７ｂを形成する。このときの平面図を図２３に示す。
次に、サイドウォール１６をウェットエッチング等で除去する。また、第２の絶縁膜１５の表面位置をトレンチ１７ａ，１７ｂの底面位置（フィンの高さ）に合わせるべく、図２４に示すように、ウェットエッチエッチング等により、厚みＤ４に相当する分だけ除去する。このときの平面図を図２５に示す。
この後、図２６に示すように、熱酸化等によりゲート酸化膜１９を成膜し、その上にゲート電極膜２０を形成する。さらに、フォトリソグラフィとドライエッチング等によりゲート電極膜２０を所定形状にエッチングし、図２７に示すようなゲート電極２１を形成する。
次に、絶縁膜（窒化膜等／膜厚ＤＡ１）を成膜する。このとき、ＤＡ１をＤ１÷２より厚くすることにより、Ｓ／Ｄ領域に露出している拡散層１４のフィン部の内側は絶縁膜により埋め込まれる。続いて、その絶縁膜に対するドライエッチにより、図２８に示すように、ゲート電極２１の横及び拡散層１４の側面にサイドウォールＡ１を形成する。
次に、図２９に示すように、Ｓ／Ｄコンタクトを形成Ａ２する。このとき、ゲート電極２１の左右の拡散層１４のうち、上記絶縁膜Ａ１で埋め込まれている箇所以外がソースＳ及びドレインＤとして利用される。
以上のようにして、ゲート電極２１の下に４つのフィン１８ａ，１８ｂ，１８ｃ，及び１８ｄが平行に形成されたマルチチャネルフィン構造を得ることができる。
本実施の形態においても、マルチチャネルフィン構造を形成するために、フォトリソグラフィ工程が１回、平坦化（ＣＭＰ）工程が１回ですむので、従来よりも製造工程を簡略化できる。また、本実施の形態においても、フォトリソグラフィの解像度の制限を受けることなく、トレンチ間の距離及び／又はトレンチの幅を小さくすることができる。さらに、本実施の形態においても、電流パスがフィン部のみなので、応答特性（電気的特性）が安定し優れている。
本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図１の工程の後の工程を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図２の工程の後の工程を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図３の工程の後の工程を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図４の工程の後の工程を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図５の工程の後の工程を説明するための図である。 図６に示す状態に対応する平面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図６の工程の後の工程を説明するための図である。 図８に示す状態に対応する平面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図８の工程の後の工程を説明するための図である。 図１０に示す状態に対応する平面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図１０の工程の後の工程を説明するための図である。 図１２に示す状態に対応する平面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図１２の工程の後の工程を説明するための図である。 図１４に示す状態に対応する平面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための平面図であって、図１５の工程の後の工程を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための平面図であって、図１６の工程の後の工程を説明するための図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための断面図である。 図１８に示す状態に対応する平面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図１８の工程の後の工程を説明するための図である。 図２０に示す状態に対応する平面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図２０の工程の後の工程を説明するための図である。 図２２に示す状態に対応する平面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図２２の工程の後の工程を説明するための図である。 図２４に示す状態に対応する平面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための断面図であって、図２４の工程の後の工程を説明するための図である。 図２６に示す状態に対応する平面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための平面図であって、図２６の工程の後の工程を説明するための図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための平面図であって、図２８の工程の後の工程を説明するための図である。 従来の半導体装置における問題点を説明するための平面図である。 図３０のＡ−Ａ線断面図である。
符号の説明
１１ シリコン基板
１２ 第１の絶縁膜
１３ フォトレジスト膜
１４，１４ａ，１４ｂ 拡散層
１５ 第２の絶縁膜
１６ サイドウォール
１７，１７ａ，１７ｂ トレンチ
１８，１８ａ，１８ｂ，１８ｃ，１８ｄ フィン
１９ ゲート酸化膜
２０ ゲート電極膜
２１ ゲート電極
３１ 素子領域
３２ ゲート電極
３３ 中心トレンチ
Ａ１ サイドウォール
Ａ２ コンタクト

Claims (8)

  1. 絶縁膜をエッチングマスクとして半導体基板をエッチングすることにより画定された素子領域と、
    前記絶縁膜を縮小し、その側面にサイドウォールを形成し、当該サイドウォールをエッチングマスクとして前記素子領域の一部をエッチングすることにより形成された複数のフィン部と、
    を有すること特徴とする半導体装置。
  2. 前記フィン部の長さが、当該フィン部と直交するように形成されるゲート電極の幅よりも長いことを特徴とする請求項１に記載の半導体装置。
  3. 前記フィン部の長さが、前記ゲート電極の幅よりも、４０nm以上長いことを特徴とする請求項１に記載の半導体装置。
  4. 前記フィン部の幅、または、前記複数のフィン部間の距離が３０nm以下であることを特徴とする請求項１，２又は３に記載の半導体装置。
  5. 第１の絶縁膜をマスクとして半導体基板をエッチングし、素子領域を画定する工程と、
    前記第１の絶縁膜を等方性エッチングして縮小する工程と、
    縮小された前記第１の絶縁膜の側面にサイドウォールを形成する工程と、
    前記第１の絶縁膜を除去する工程と、
    前記サイドウォールをマスクとして前記素子領域をエッチングし当該素子領域内にトレンチを形成することで、前記素子領域に複数のフィン部を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記素子領域を画定した後、第２の絶縁膜で埋め込みを行う工程と、
    前記第２の絶縁膜の表面を平坦化する工程と、
    前記第２の絶縁膜の表面位置を前記素子領域の高さにまで低下させる工程と、
    をさらに含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記サイドウォールの形成が、
    前記第１の絶縁膜とは異なる第３の絶縁膜を全面に形成する工程と、
    当該第３の絶縁膜を異方性エッチングして前記サイドウォールとする工程と、
    を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記サイドウォールを除去する工程と、
    前記第２の絶縁膜を前記フィン部の高さにあわせるように一部除去する工程と、
    をさらに含むことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
JP2006281150A 2006-10-16 2006-10-16 半導体装置及びその製造方法 Pending JP2008098553A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006281150A JP2008098553A (ja) 2006-10-16 2006-10-16 半導体装置及びその製造方法
US11/872,794 US7700456B2 (en) 2006-10-16 2007-10-16 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006281150A JP2008098553A (ja) 2006-10-16 2006-10-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008098553A true JP2008098553A (ja) 2008-04-24

Family

ID=39381049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281150A Pending JP2008098553A (ja) 2006-10-16 2006-10-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7700456B2 (ja)
JP (1) JP2008098553A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073939A1 (en) * 2009-09-29 2011-03-31 Elpida Memory, Inc. Semiconductor device
JP2012204799A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体記憶装置及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618893B1 (ko) * 2005-04-14 2006-09-01 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2008098553A (ja) * 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2010021328A (ja) * 2008-07-10 2010-01-28 Elpida Memory Inc 半導体装置及びその製造方法、並びに、データ処理システム
KR101561061B1 (ko) * 2009-04-10 2015-10-16 삼성전자주식회사 돌출형 소자 분리막을 가지는 반도체 소자
US20120306005A1 (en) * 2011-06-04 2012-12-06 Kimihiro Satoh Trough channel transistor and methods for making the same
CN103311280B (zh) * 2012-03-13 2015-12-02 中国科学院微电子研究所 半导体器件及其制造方法
KR101994079B1 (ko) * 2012-10-10 2019-09-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
TWI563663B (en) * 2013-05-15 2016-12-21 United Microelectronics Corp Semiconductor device and fabrication method thereof
US9000483B2 (en) * 2013-05-16 2015-04-07 United Microelectronics Corp. Semiconductor device with fin structure and fabrication method thereof
CN104425603A (zh) * 2013-09-02 2015-03-18 中国科学院微电子研究所 半导体器件及其制造方法
CN104701184A (zh) * 2015-03-20 2015-06-10 上海华力微电子有限公司 形成多鳍结构场发射晶体管的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219307B2 (ja) 1991-08-28 2001-10-15 シャープ株式会社 半導体装置の構造および製造方法
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
US6960806B2 (en) 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2005294789A (ja) 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法
US7087950B2 (en) * 2004-04-30 2006-08-08 Infineon Technologies Ag Flash memory cell, flash memory device and manufacturing method thereof
KR100594282B1 (ko) 2004-06-28 2006-06-30 삼성전자주식회사 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
JP2006135067A (ja) 2004-11-05 2006-05-25 Toshiba Corp 半導体装置およびその製造方法
KR100652384B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 2비트 형태의 불휘발성 메모리소자 및 그 제조방법
JP2006196617A (ja) 2005-01-12 2006-07-27 Fujitsu Ltd 半導体装置の製造方法とその方法で製造した半導体装置
US20060177977A1 (en) * 2005-02-08 2006-08-10 The Hong Kong University Of Science And Technology Method for patterning fins and gates in a FinFET device using trimmed hard-mask capped with imaging layer
JP4487266B2 (ja) * 2006-08-30 2010-06-23 エルピーダメモリ株式会社 半導体装置
JP2008098553A (ja) * 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置及びその製造方法
JP4600837B2 (ja) * 2006-12-19 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008171872A (ja) * 2007-01-09 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2008300384A (ja) * 2007-05-29 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
JP2009094275A (ja) * 2007-10-09 2009-04-30 Elpida Memory Inc 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073939A1 (en) * 2009-09-29 2011-03-31 Elpida Memory, Inc. Semiconductor device
US8633531B2 (en) * 2009-09-29 2014-01-21 Noriaki Mikasa Semiconductor device
JP2012204799A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US7700456B2 (en) 2010-04-20
US20080157206A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP2008098553A (ja) 半導体装置及びその製造方法
TWI416634B (zh) 形成積體電路結構的方法
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
TWI676292B (zh) 一種在基底上製造半導體裝置之鰭結構的方法
US11211255B2 (en) Semiconductor structure
CN108417631B (zh) 鳍状结构旁的绝缘层和移除鳍状结构的方法
US9123659B1 (en) Method for manufacturing finFET device
JP3519571B2 (ja) 半導体装置の製造方法
JP2008091871A (ja) フィントランジスタの製造方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
KR100614800B1 (ko) 복수개의 돌출된 채널을 갖는 트랜지스터의 제조 방법
KR100739656B1 (ko) 반도체 장치의 제조 방법
JP2011082476A (ja) 半導体素子及びその形成方法
JP2008098614A (ja) 半導体素子の製造方法
JP2006135067A (ja) 半導体装置およびその製造方法
KR100568452B1 (ko) 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
KR20000006136A (ko) 반도체디바이스및그제조방법
JP2009094379A (ja) 半導体装置の製造方法
TWI518792B (zh) 半導體製程
TWI495089B (zh) 半導體記憶體陣列結構
JP2002118253A (ja) 半導体装置およびその製造方法
KR100333541B1 (ko) 반도체소자의제조방법
JP2008103501A (ja) 半導体装置の製造方法及び半導体装置
KR20060124022A (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090805