CN101989548B

CN101989548B - 半导体器件及其制造方法

Info

Publication number: CN101989548B
Application number: CN2009100560159A
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-08-06
Filing date: 2009-08-06
Publication date: 2012-08-22
Anticipated expiration: 2029-08-06
Also published as: CN101989548A

Abstract

本发明提供了一种半导体器件及其制造方法，该方法包括步骤：提供半导体衬底，在所述半导体衬底上具有栅绝缘层，在所述栅绝缘层上具有栅层；刻蚀所述栅层和所述栅绝缘层，形成栅极结构；形成覆盖所述栅极结构的氮化物层；刻蚀所述氮化物层，去除所述栅极结构顶部以及栅极结构的上部分侧壁上的所述氮化物层；形成覆盖所述栅极结构及剩余的氮化物层的氧化物层；在所述栅极结构两侧的半导体衬底中分别形成源极区和漏极区，提高半导体器件的性能。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体晶片朝向高集成度方向发展，MOS器件的栅极结构特征尺寸已经进入深亚微米阶段，栅极结构下的导电沟道变得越来越细且长度变得较以往更短，这样就对工艺的要求越来越高。

图1至图4为传统的半导体器件制造过程的示意图。在现有的半导体器件制造技术中，通常先在半导体衬底10上形成栅氧层20，作为栅极结构30和半导体衬底10之间的栅绝缘层，然后在栅绝缘层上形成多晶硅层40，之后对多晶硅层40和栅氧层20进行刻蚀，形成栅极结构30。但是由于在刻蚀过程中栅极结构30侧壁存在损伤，因此为了修复损伤会在栅极结构30形成之后会在栅极结构30侧壁上形成一层氧化物层50，从而可以修复栅极结构30的损伤。

在公开号为“CN1492515A”，名称为“MOS器件及其制造方法”的中国专利中还可以发现更多与上述技术方案相关的信息，例如更详细的形成栅极结构及形成氧化物层的方法。

利用上述的半导体器件制造方法形成氧化物层50时，由于氧化反应在多晶硅层40与栅氧层20的交界处的角部60反应较快，从而如图4所示，在多晶硅层40的角部形成的氧化物层50的厚度大于在栅极结构30侧壁上形成的氧化物层50，由于在栅极结构角部60的氧化物层50的厚度较厚，从而使得栅氧层20在角部厚度增加，因为氧化物层50也起到绝缘的作用，因此造成栅绝缘层在栅极结构角部的厚度增加。针对利用上述方法形成的半导体器件进行测试后，发现半导体器件的性能较差。

发明内容

本发明的目的是提供了一种半导体器件的制造方法，提高半导体器件的性能。

为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括步骤：

提供半导体衬底，在所述半导体衬底上具有栅绝缘层，在所述栅绝缘层上具有栅层；

刻蚀所述栅层和所述栅绝缘层，形成栅极结构；

形成覆盖所述栅极结构的氮化物层；

刻蚀所述氮化物层，去除所述栅极结构顶部以及栅极结构的上部分侧壁上的所述氮化物层；

形成覆盖所述栅极结构及剩余的氮化物层的氧化物层；

在所述栅极结构两侧的半导体衬底中分别形成源极区和漏极区。

可选的，形成覆盖所述栅极结构及剩余的氮化物层的氧化物层的方法为利用热氧化生长或原位蒸气的方法。

可选的，所述氮化物层的厚度为

至

可选的，所述氮化物层的材料包括氮化硅。

可选的，所述氮化物层覆盖栅极结构侧壁的高度大于栅极结构侧壁高度的1/20，小于栅极结构侧壁高度的1/2。

可选的，所述刻蚀所述氮化物层的方法为干法刻蚀。

相应的，本发明还提供了一种半导体器件，包括：

半导体衬底；

栅极结构，位于所述半导体衬底上；

氮化物层，位于所述栅极结构的靠近所述半导体衬底部分的侧壁上；

氧化物层，位于所述栅极结构及所述氮化物层外层，覆盖所述栅极结构及所述氮化物层；

源极区和漏极区，位于所述栅极结构两侧的半导体衬底中。

可选的，所述氮化物层的材料包括氮化硅。

和现有技术相比，上述技术方案的优点在于：

通过形成用于修复的氧化物层之前，先在栅极结构侧壁靠近半导体衬底的部分高度上形成氮化物层，从而在形成氧化物层时起到保护栅极结构中多晶硅层的角部不被氧化，从而也就避免了栅极结构角部的氧化层过厚的问题，提高了半导体器件的性能。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1至图4为传统的半导体器件制造过程的示意图；

图5为随栅极结构角部的栅绝缘层厚度的变化，MOS器件的开启电压、栅绝缘层电容及饱和电流的变化曲线；

图6为本发明的半导体器件的制造方法一实施例的流程图；

图7至图12为本发明的半导体器件的制造方法一实施例的示意图；

图13为利用现有技术和本发明的半导体器件的制造方法形成的MOS器件的测试图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

由于在刻蚀形成栅极结构的过程中，对栅极结构侧壁存在损伤，因此为了修复损伤通常会在栅极结构30形成之后会在栅极结构侧壁上形成一层氧化物层50，从而可以修复栅极结构30的损伤。

但是，由于利用传统的半导体器件制造方法形成的氧化物层时，由于氧化反应在栅层(例如多晶硅层)与栅绝缘层的交界处的角部反应较快，从而在栅层(例如多晶硅层)的角部形成的氧化物层的厚度大于在栅极结构侧壁上形成的氧化物层，使得栅绝缘层在栅极结构角部的厚度增加。针对利用上述方法形成的半导体器件进行测试后，发现器件的性能较差。

图5为随栅极结构角部的栅绝缘层厚度的变化，MOS器件的开启电压、栅绝缘层电容及饱和电流的变化曲线。发明人研究后认为：如图5所示，图5中左侧纵坐标为开启电压Vth，单位为V，右侧纵坐标为饱和电流和栅绝缘层电容(Idsat&Cgd0)的变化百分比，横坐标为栅极结构角部的栅绝缘层的厚度，单位为

其中曲线51的栅绝缘层厚度＞曲线52的栅绝缘层厚度＞曲线53的栅绝缘层厚度，从图5可以看出随着栅绝缘层厚度的增加，开启电压的变化增大。

因此，利用现有技术形成的半导体器件，一方面，因为栅极结构角部的氧化物层增厚，从而造成栅极结构角部的栅绝缘层增厚，这样造成开启电压Vth增加，使器件不能达到合格要求。同时，在栅极结构在氧化物过程中，由于氧化层的生长，特别是栅极结构的角部氧化增厚效应，会对栅极结构角部形成较大的晶格失配，从而在底部硅衬底内产生大量的间隙性缺陷，这些引入的缺陷会导致沟道及袋状区的离子非正常增强扩散的发生，从而引起显著的半导体器件反短沟道效应，这样会导致在制造过程中小的沟道尺寸变化就会引起大的器件特性的偏差，例如开启电压很大的漂移，严重限制了半导体器件性能的优化和工艺窗口的控制。

图6为本发明的半导体器件的制造方法一实施例的流程图。图7至图12为本发明的半导体器件的制造方法一实施例的示意图。下面结合图6至图12对本发明的半导体器件的制造方法进行说明。

本发明的半导体器件的制造方法包括步骤：

S1：提供半导体衬底，在所述半导体衬底上具有栅绝缘层，在所述栅绝缘层上具有栅层。

具体的，如图7所示，提供半导体衬底100，所述半导体衬底100可以是单晶硅、多晶硅或非晶硅；所述半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物；该半导体衬底100还可以具有外延层或绝缘层上硅结构；所述的半导体衬底100还可以是其它半导体材料，这里不再一一列举。

在半导体衬底100上具有栅绝缘层110，在本实施例中，该栅绝缘层110的材料为氧化物，例如二氧化硅(SiO₂)、氮氧化硅(SiON)等材料或其组合。栅绝缘层110的形成方法可以是任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等。当然所述栅绝缘层101也可以为其它绝缘材料层。

在栅绝缘层110上具有栅层120，该栅层120为多晶硅层，利用HDP-CVD(高密度等离子化学气相淀积)等工艺淀积而成。一般，多晶硅层采用掺杂多晶硅材料，厚度可以为

另外该栅层120还可以为本领域技术人员所熟知的材料。

S2：刻蚀所述栅层120和所述栅绝缘层110，形成栅极结构。

如图8所示，在接下来的工艺步骤中，通常在多晶硅层表面还需形成一硬掩膜层，例如氮化硅，通常采用PECVD工艺淀积形成上述氮化硅。然后涂布光刻胶并图案化光刻胶以定义栅极结构的位置，随后利用光刻胶和氮化硅作为掩膜，采用等离子刻蚀方法刻蚀多晶硅层和氧化物层，形成栅极结构130。然后去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。当然，除上述之外也可以利用本领域技术人员熟知的刻蚀方法形成栅极结构。

S3：形成覆盖栅极结构130的氮化物层140。

如图9所示，具体的，所述氮化物层140材料包括氮化硅或氮氧化硅等，在本实施例中，优选的，所述氮化物层140材料为氮化硅；氮化物层140的形成方法可以是任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(FVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等。

在本实施例中，优选的采用LPCVD工艺，使得形成的氮化物层140不是特别致密，从而容易在后续的过程中被刻蚀。具体的，所述氮化物层140的反应气体可以包括硅烷、氨气、氮气和氦气，例如所述硅烷的流量范围为10sccm～20sccm；所述氨气的流量范围为5sccm～10sccm；所述氮气与氦气的混合气体的流量范围为200sccm～400sccm；所述反应室内压力范围为100mTorr～1000mTorr。优选的，形成的氮化硅层的厚度为

至

例如

这样既保证了将栅极结构覆盖，又保证了不会对栅极结构130的尺寸造成太大影响，从而不会对后续形成的导电沟道的长度造成太大影响。

另外，氮化物层140还可以为形成过程中不会对栅极结构氧化的其它材料，本领域技术人员可以结合公知技术得到的材料都在本发明保护的范围内。

在传统技术中，形成起修复栅极结构的氧化硅层的过程中，会引入氧气O₂，因此会对栅极结构130角度造成过度氧化，从而使得栅极结构130角部的氧化物层的厚度大于栅绝缘层110以及栅极结构130侧壁上的氧化物层的厚度，这样会引起开启电压升高，以及随沟道长度的变化，开启电压漂移严重等问题，使器件的性能变差。在本发明中，形成氮化物层140时，例如氮化硅的过程中不引入氧气，因此不会使栅极结构的角部被过度氧化，这样就不会使栅极结构130角部的氧化层增厚，从而提高了器件的性能。

S4：刻蚀所述氮化物层140，去除栅极结构130顶部以及栅极结构130的上部分侧壁上的氮化物层140。

如图10所示，具体的，该刻蚀步骤可以利用本领域技术人员熟知的刻蚀方法，例如可以不用掩模，直接采用等离子体各向异性干法刻蚀工艺，这样在栅极结构130顶部的氮化物层140被刻蚀去除后，栅极结构130侧壁顶端的氮化物层140也被刻蚀掉，仅保留了栅极结构130侧壁底部的氮化物层140，也就是在栅极结构130角部覆盖有氮化物层140。

优选的，所述氮化物层140覆盖栅极结构130侧壁的高度，大于栅极结构130侧壁高度的1/20，小于栅极结构130侧壁高度的1/2，这样保证了栅极结构130的角部被覆盖，从而在后续过程中不会被过度氧化，而在栅极结构130侧壁的上部分没有被保护，从而可以再后续形成氧化物层的过程中被修复，这样使得被修复的栅极结构130阻断了漏电流的通路，达到了减小漏电流的目的。如果氮化物层140覆盖栅极结构130侧壁的高度过大就会使得栅极结构130被修复的部分过少，存在漏电流过大的问题，如果氮化物层140覆盖栅极结构130侧壁的高度过小，就会使得栅极结构130的角部被覆盖的不完全，从而还会存在角部被过度氧化的可能，本实施例中优选的大于栅极结构130侧壁高度的1/20，小于栅极结构130侧壁高度的1/2，这样保证了栅极结构130的角部被覆盖，而且栅极结构130被修复的部分不会过少。

在一优选实施方式中，所述氮化物层140覆盖栅极结构130侧壁的高度为栅极结构130侧壁高度的3/40，例如栅极结构高度为0.1μm，所述氮化物层140覆盖栅极结构130的高度为距离半导体衬底0.0075μm。

S5：形成覆盖栅极结构130及剩余的氮化物层140的氧化物层150。

如图11所示，为了修复刻蚀对栅极结构130的侧壁造成的损伤，还需在栅极结构130表面和两侧生长一层氧化层150。可以利用热氧化或ISSG(原位蒸气产生)形成上述氧化层150。在本实施例中优选的使用热氧化生长的方法。该方法为本领域技术人员熟知的方法因此不再赘述，最后形成厚度为1nm至5nm的氧化物层。

在刻蚀形成栅极结构130之后，栅极结构130侧壁存在刻蚀形成的缺陷，可能会存在漏电流的问题。因此形成氧化物层150可以对该缺陷进行了修复.在发明中，栅极结构130角部覆盖有氮化物层140，因此被覆盖氮化物层140的部分就没有进行修复，但是栅极结构130除角部(覆盖有氮化物层140)以外的位置，例如侧壁结构侧壁的上部在形成氧化物层150的过程中被修复，因此这样阻断了漏电流的通道，同样起到减小漏电流的作用。并且因为在栅极结构130角部覆盖有氮化物层140，因此在形成氧化物层150的时候由于氮化物层140做保护，在栅极结构130角部不会有过度氧化，而使得栅极结构角部的氧化物层过厚的问题，因此提高了半导体器件的性能。

S6：在所述栅极结构两侧的半导体衬底中分别形成源极区和漏极区。

该步骤可以利用本领域技术人员熟知的方法，例如具体的：

如图12所示，首先，对栅极结构两侧的半导体衬底进行掺杂，形成轻掺杂源极区和轻掺杂漏极区，例如对于NMOS晶体管采用的n型杂质为磷(P)、砷(As)；对于PMOS晶体管，采用的p型杂质为硼(B)。掺杂杂质的原子被离化、分离、加速(获得动能)，形成离子束流，扫过多晶硅层表面，杂质离子对多晶硅层表面进行物理轰击，进入表面并在表面以下停下。离子注入使用掺杂杂质的气态源，大多数气态源采用氟化物，例如PF₅、AsF₅、BF₃。

接着，形成栅极结构侧壁层160。

接着，对栅极结构130两侧的半导体衬底进行掺杂，形成重掺杂源极区和重掺杂漏极区。例如对于NMOS晶体管采用的n型杂质为磷(P)、砷(As)；对于PMOS晶体管，采用的p型杂质为硼(B)。掺杂杂质的原子被离化、分离、加速(获得动能)，形成离子束流，扫过多晶硅层表面，杂质离子对多晶硅层表面进行物理轰击，进入表面并在表面以下停下。离子注入使用掺杂杂质的气态源，大多数气态源采用氟化物，例如PF₅、AsF₅、BF₃。但该步骤的能量和剂量都比轻掺杂步骤中大，从而形成重掺杂源极区和重掺杂漏极区。

图13为利用现有技术和本发明的半导体器件的制造方法形成的MOS器件的测试图。如图13所示，横坐标为饱和电流Idsat，单位为mA/μm，纵坐标为开启电压Vth，单位为V，其中曲线1为现有技术制造的MOS器件的饱和电流和开启电压的曲线图，曲线2为利用本发明的半导体器件的制造方法形成的MOS器件的饱和电流和开启电压的曲线图，从图上可以看出现有技术形成的MOS器件饱和电流由225mA/μm变化到475mA/μm时，开启电压变化45mV，但利用本发明的半导体器件的制造方法形成的MOS器件饱和电流由225mA/μm变化到475mA/μm时，开启电压变化13mV，因为饱和电流的变化由导电沟道的尺寸相关，因此可以看出和现有技术相比，利用本发明的半导体器件的制造方法形成的MOS器件导电沟道变化相同的尺寸，开启电压变化较小。

相应的，本发明还提供了一种半导体器件，参考图12，包括：半导体衬底100；栅极结构130，位于半导体衬底100上；氮化物层140，位于所述栅极结构130的靠近所述半导体衬底100部分的侧壁上；氧化物层150，位于所述栅极结构130及所述氮化物层140外层，覆盖所述栅极结构130及所述氮化物层140；源极区170a和漏极区170b，位于所述栅极结构130两侧的半导体衬底100中。

优选的，所述氮化物层的材料包括氮化硅。

优选的，所述氮化物层覆盖栅极结构侧壁的高度大于栅极结构侧壁高度的1/20，小于栅极结构侧壁高度的1/2。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体器件的制造方法，其特征在于，包括步骤：

刻蚀所述栅层和所述栅绝缘层，形成栅极结构；

形成覆盖所述栅极结构的氮化物层；

刻蚀所述氮化物层，去除所述栅极结构顶部以及栅极结构的上部分侧壁上的所述氮化物层，所述氮化物层覆盖所述栅极结构侧壁的高度大于所述栅极结构侧壁高度的1/20，小于所述栅极结构侧壁高度的1/2；

形成覆盖所述栅极结构及剩余的氮化物层的氧化物层；

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成覆盖所述栅极结构及剩余的氮化物层的氧化物层的方法为利用热氧化生长或原位蒸气的方法。

3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述氮化物层的厚度为

至

4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述氮化物层材料包括氮化硅或氮氧化硅。

5.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述刻蚀所述氮化物层的方法为干法刻蚀。

6.一种半导体器件，其特征在于，包括：

半导体衬底；

栅极结构，位于所述半导体衬底上，包括栅层和栅绝缘层；

氮化物层，位于所述栅极结构的靠近所述半导体衬底部分的侧壁上，所述氮化物层覆盖所述栅极结构侧壁的高度大于所述栅极结构侧壁高度的1/20，小于所述栅极结构侧壁高度的1/2；

源极区和漏极区，位于所述栅极结构两侧的半导体衬底中。

7.根据权利要求6所述的半导体器件，其特征在于，所述氮化物层的厚度为

至

8.根据权利要求7所述的半导体器件，其特征在于，所述氮化物层材料包括氮化硅或氮氧化硅。