CN1399349A

CN1399349A - 垂直沟道场效应晶体管及制备方法

Info

Publication number: CN1399349A
Application number: CN 02129384
Authority: CN
Inventors: 刘金华; 刘文安; 黄如; 张兴
Original assignee: Peking University
Current assignee: Peking University; Semiconductor Manufacturing International Shanghai Corp
Priority date: 2002-09-09
Filing date: 2002-09-09
Publication date: 2003-02-26
Anticipated expiration: 2022-09-09
Also published as: CN1194413C

Abstract

本发明涉及一种多晶硅作源端的具有垂直沟道结构的场效应晶体管，及它的制备方法。本发明的垂直沟道场效应晶体管，其特征在于用多晶硅作器件的源端。有效的节省了有源区的面积，更好的控制了器件的沟道长度，工艺中降低了硅台刻蚀的高度，避免了多晶硅刻蚀过程中因硅台高度高而可能出现的断裂，降低了工艺难度。并且采用多晶硅作源端，可以很容易和双极器件集成，为实现BiCMOS提供了一个很好的途径。可作为半导体器件广泛应用于集成电路技术领域。

Description

垂直沟道场效应晶体管及制备方法

本发明涉及一种半导体器件，它是一种具有垂直沟道结构的场效应晶体管，本发明还涉及它的制备方法。

垂直沟道场效应晶体管(vertical FET)技术是一种新的实现小尺寸MOSFET的方法。它的沟道长度是由硅台刻蚀、离子注入或者外延来决定的，而不象传统的平面MOSFET那样是通过光刻来定义的，因而无须借助于复杂的光刻手段就可以很容易的实现短沟道器件的制作，其工艺和平面MOSFET技术也完全兼容。垂直沟道器件被学术界和工业界认为是继平面MOSFET之后的最有潜力的新型器件之一。目前，在ROM、DRAM等领域已有成熟的应用。

垂直沟道场效应晶体管从加工工艺上来分基本上可以分为两类，一类是以硅台的刻蚀和离子注入的形式形成垂直沟道，另一类是通过外延的技术形成垂直沟道。从结构上来分垂直沟道场效应晶体管则可分为环栅(surround gate)和双栅(double gate)两种。文献Takato，H.etal.Electron Devices，IEEETransactions on，Volume：38 Issue：3，March 1991.Page(s)：573-578.和文献Schulz，.T etal.Electron Devices Meeting，2000.IEDM Technical Digest.International，2000 Page(s)：61-64.中介绍的分别是典型的硅台技术的环栅和双栅垂直沟道器件。它们都是通过刻蚀硅台和离子注入形成的沟道，栅电极环绕硅台的四周或在硅台的两个侧边上，形成环栅或者双栅。文献Risch，L.et al.IEEE Transactions on，Volume：43 Issue：9，Sept.1996 Page(s)：1495-1498.和文献Klaes，D.et.al.Thin Solid Films Volume：336，Issue：1-2，December 30，1998，pp.306-308.中介绍的是典型的外延技术的垂直沟道器件。它们共同的特点是源、栅、漏端都是通过外延形成的。由于外延技术可以很好的控制外延层的厚度，因而就可以比较精确的控制沟道的长度。该技术比较复杂，对设备和工艺条件要求严格。

常见的硅台工艺中，由于源端(或漏端)的引出要在硅台的顶端，因此使得硅台的面积比较大，相应就需要占用较大的有源区面积。另外硅台工艺中通常采用注入的方式形成沟道，由于注入的结深不容易控制，因而会使得沟道长度也难以控制。多晶硅技术目前已成熟应用于双极超高速集成电路中，利用多晶硅作发射极，是先进的双极技术的典型特征。本发明借鉴了多晶硅技术在双极器件中的应用，以硅台技术为基础，利用多晶硅作垂直沟道MOSFET的源端。这样不仅结合了硅台技术工艺简单和外延技术易于控制沟道长度的优点，而且源端的引出可以在场区，这样有源区部分的硅台面积就可以做的很小，大大减小了有源区的面积。

因此，本发明的目的就是提供一种短沟道的垂直MOSFET，有效地节省器件有源区的面积，更好地控制器件沟道长度。

并且可以双极器件兼容，为实现BiCMOS打下了很好地基础。

本发明的垂直沟道场效应晶体管用多晶硅作器件的源端。

本发明的制备方法包括下列步骤：

(1)版图设计：定义有源区；在有源区中定义一个硅台区域，将来要在此处刻蚀出硅台，垂直沟道就在硅台的侧壁上形成；硅台版图如果在有源区的里边，则所作器件为环栅；如果硅台版图横跨有源区两端，则所作器件为双栅器件；源漏也不是对称的结构，源端的引出在场区，漏端在有源区里面；多晶硅栅也要设计成不对称的形状，在有源区的部分较窄，要搭在硅台的版图上，而在体区的部分较宽，因为要在上面开引线孔；最后在源、栅、漏区开出引线孔，并设计金属引线；

另外对于衬底正面引出的器件，要在有源区的一端设计p+(对于n管)注入或n+(对于p管)注入的版图。

(2)器件隔离；

采用传统的局部氧化(LOCOS)技术；

(3)调节阈值注入；

根据制作器件类型的不同对有源区作n型或p型注入；

(4)淀积源端多晶硅；

然后在多晶硅上淀积一层氧化层；

(5)刻蚀硅台；

硅台的高度可以根据所作器件沟道长度的不同而调整；

(6)生长栅氧化层；

先生长牺牲氧化层，然后去掉牺牲氧化层，再生长栅氧化层；

(7)淀积多晶硅，并对多晶硅进行重掺杂，接着作激活退火；

(8)刻蚀多晶硅，作源漏注入；

(9)对于衬底正面引出的器件，作衬底引出注入；

(10)淀积低氧层，并进行退火；

(11)刻蚀引线孔，淀积金属，合金，完成各区引出。

本发明在刻蚀硅台后还进行LDD注入。

本发明的采用多晶硅作源端的垂直沟道场效应晶体管，有效的节省了有源区的面积，更好的控制了器件的沟道长度，工艺中降低了硅台刻蚀的高度，避免了多晶硅刻蚀过程中因硅台高度高而可能出现的断裂，降低了工艺难度。并且采用多晶硅作源端，可以很容易和双极器件集成，为实现BiCMOS提供了一个很好的途径。附图中图1(a)和图1(b)分别是常规硅台结构器件(没有采用多晶硅作源端)和采用多晶硅作源端的垂直沟道器件版图示意图的比较(两版图中各层的大小和之间的间隔都一样)，由图中可以清楚的看到采用多晶硅作源端后大大减小了有源区的面积。

附图说明图1(a)采用多晶硅作源端的垂直沟道器件版图(俯视)示意图图1(b)常规硅台结构器件(没有采用多晶硅作源端)垂直沟道器件版图(俯视)示意图图2(a)本发明实施例沿图2(b)中AA’方向的剖面图

110——隔离氧化层 111——场氧 112——多晶硅 113——n+区

114——n-区 115——栅氧 116——金属 118——衬底图2(b)本发明实施例沿图2(b)中BB’方向的剖面图图3(a)-(i)本发明实施例中的工艺步骤示意图

119——氧化层 120——氮化硅 121——光刻胶 122——硅台

123——引线孔

图1(a)是本发明实施例的俯视示意图，图2(a)和图2(b)分别是沿图1(a)中AA’和BB’的剖面图。图3(a)-3(h)示出了本发明实施例中的工艺步骤示意图，均为沿图1(a)中BB’方向的剖面图。现参照附图更为详细地说明采用多晶硅作源端的n型垂直短沟道MOSFET的制作方法，p型MOSFET的制作只要将工艺中相应n型和p型的注入互换即可。附图中相同的参考号被用来指相同的或者相当的元件或材料，对于各参考号具体的所指，下面的步骤中都分别有详细的描述。

图3(a)示出了本发明的初始结构。此初始结构包括衬底118和两层掩蔽层119和120，以及隔离氧化层111。其中119是类似SiO₂一类的氧化层，120是类似Si₃N₄一类的氮化物。虽然本发明的附图中描述了包含两层材料的掩蔽层，但是并不排除也可以包含更多的材料层或者使用其它材料。

隔离层111也是氧化物层，它和掩蔽氧化层119都是用热氧化的工艺生长，但是在厚度上存在很大差异，生长条件也不完全相同。他们和后面将要提到的同样用来作隔离的氧化层110以及用来作栅介质的氧化层115也不相同。氧化层110用CVD(化学气象淀积)工艺生长，生长温度远比采用热氧化工艺的119和111氧化温度低。当然119、110也可以采用CVD的方法生长，但是最佳的方法是采用热生长工艺。栅介质115也是采用高温热氧化的方式生长的，但是和119、110的生长条件相比，氧化层115对氧化层的质量要求最高，因而对生长条件要求更严格。通常，氧化层11和10的厚度最厚，在几百nm左右。栅介质115的最薄，通常只有几个nm，氧化层119也比较薄，但是比115厚，大约在几十个nm的范围。值得一提的是，上述提到的氧化层也都可以采用其它的一些生长方式，比如原子层淀积、溅射、蒸发等一些方法。本发明中119采用1000℃生长，厚度为30nm。

氧化层111的具体生长工艺是这样的，在依次生长完掩蔽层119和120以后，用常规的光刻和腐蚀(反应离子刻蚀(RIE)、等离子体刻蚀、离子束腐蚀等干法刻蚀工艺)将衬底上某些地方(没有光刻胶掩蔽的地方)的氮化物层120去掉。之后进行一次离子注入，这次注入为防止场区开启注入，注硼，剂量为1E13cm^-2的量级，能量为40-80kev。然后采用常规湿法化学腐蚀(HF酸溶液、BHF溶液等)的方法去掉掩蔽层119。清除光刻胶之后用上面提到的热氧化的方法生长隔离氧化层111。本发明中111的生长温度为850-1000℃，厚度450-800nm。光刻胶的腐蚀方法既可以采用湿法也可以用干法，均为熟悉本技术领域人员所熟知的常规工艺。

就氮化层120而论，利用的是和上面生长氧化层类似的CVD工艺，将此层制作在氧化层119上面。氮化层的厚度可以变化，但是应该比氧化层119更厚。通常，氮化层的厚度在50～200nm之间。本发明中120的厚度为100nm。本发明采用的衬底可以是任何一种常规的硅半导体材料。可以用在本发明中的其它一些衬底材料包括但是不局限于Si、Ge、SiGe、GaP和另外所有III/V族化合物半导体。衬底也可以是Si/SiGe之类的栈状结构组成。本发明的衬底材料是P型(100)硅片，电阻率为5～10Ωcm。

本发明的下一个步骤如图3(b)所示，包括首先清除掉掩蔽层120。通常采用湿法化学腐蚀的方法，具体的说就是用选择腐蚀氮化物层而对氧化层腐蚀很小的化学溶液和氮化物层反应，生成可以溶解的物质，从而去掉120，常用的腐蚀液是浓磷酸H₃PO₄，但不仅仅局限于浓磷酸。

在去除掩蔽层120以后，采用常规的离子注入工艺对器件进行掺杂。这次注入是为了改变器件沟道区的掺杂浓度从而调节器件的阈值电压，这是熟悉本技术领域人员所熟知的常规工艺。本发明实施例中注入离子为B，注入剂量为范围为1E13cm^-2-1E14cm^-2，能量为80-100kev。根据制作器件尺寸和要求的不同，注入的剂量和能量可以有所调整，注入离子也可以选择其它p型杂质如BF₂等。在离子注入完成以后，去掉掩蔽氧化层119。去除的方法有多种，本发明中采用湿法腐蚀的方法。

本发明实施例中的下一个步骤包括生长多晶硅112，如图3(c)所示。采用LPCVD的方法，淀积的厚度为100～300nm，这层多晶硅将来用作器件的源端。在淀积之前用稀释的HF溶液轻漂材料的表面，以去掉自然氧化层。在淀积完多晶硅以后再淀积一层掩蔽层SiO₂，厚度大约为30～50nm。此处的掩蔽层包括但是不局限于SiO₂，也可以是Si₃N₄等其它氮化物，或者是氧化物和氮化物的复合层。

接下来的步骤如图3(d)所示，首先是常规的光刻工艺，光刻以后在掩蔽层119上面留下光刻胶121。接下来用121作掩模去除掩蔽层119。去除的方法是用常规的RIE干法刻蚀工艺。然后采用电感耦合等离子体(ICP)刻蚀的方法刻蚀如图3(d)所示的硅台122。刻蚀分为两部分，首先刻蚀多晶硅112，然后刻蚀硅衬底118。两层总得厚度大约为0.2～0.5微米。这一步刻蚀工艺也可以采用RIE等其它方法，但是ICP刻蚀具有更好的选择性，会使刻蚀出的硅台更为陡直。刻蚀完硅台122以后，去掉光刻胶121和掩蔽氧化层119，去光刻胶既可以采用干法，也可以采用湿法，均是本技术领域的常规工艺。

接下来生长一层牺牲氧化层119，如图3(e)所示，采用上面提到的热生长工艺，厚度大约为30nm。这次氧化的目的是为了降低硅台122侧壁的缺陷，使其表面更光滑，同时也作为下面离子注入的掩蔽层。因为多晶硅氧化的速率比单晶硅快，因此112侧壁的氧化层厚度要比122侧壁的厚一些。氧化完成后进行砷(AS)离子注入，注入剂量为1E13cm^-2-1E14cm^-2，能量为30-60kev。注入后在衬底118的表面形成深度大约为30nm的轻掺杂区域(LDD)114，该区域的掺杂浓度要比衬底118的掺杂浓度高。和后面将要提到的源、漏端区113的注入相比，这次注入的剂量比较小，能量也比较低。在离子注入完成后，用常规的腐蚀工艺(通常采用HF溶液)去掉氧化层119和111。

接下来的工艺如图3(f)所示，首先生长氧化层115，采用热生长的工艺，然后在15的外面制作一层多晶硅112用来作栅电极。氧化层115用来作栅介质，厚度大约为3～10nm。需要指出的是，本发明中的115不仅可以用氧化层，还可以是其它栅介质材料，比如SiO₂\Si₃N₄的复合层、高K材料、掺N(氮)或者氮化的SiO2等为熟悉本领域的技术人员所熟知的材料，同样也可以因不同的材料采用不同的工艺如淀积、溅射等。本发明中115在850-1000℃的温度下生长，厚度为5nm。栅电极112的材料也不局限于多晶硅，可以是金属或SiGe等材料。本发明实施例中的多晶硅厚度大约为250nm左右，采用LPCVD(低压化学气象淀积)的方法。之后紧接着对112进行掺杂，常用的方法是离子注入或者在生长多晶硅的同时进行原位掺杂。本发明实施例采用离子注入的工艺，注磷，剂量为1E15cm^-2-1E16cm^-2，能量为80-120kev。注入完成后进行退火，温度在900-1100℃。

本实施例中的下一步工艺包括刻蚀多晶硅112，采用本技术领域中常用的RIE刻蚀工艺。在刻蚀前先进行光刻，这样在刻蚀完成以后，在硅台122侧壁的一周留下了多晶硅侧墙，其它地方的多晶硅全部被去除掉了，如图3(g)所示。然后进行n+离子注入，形成源、漏端的接触区113。这次注入的剂量比较大，通常选择在1E15/cm²～1E16/cm²之间，能量为80-100kev左右；。

本实施例的下一步骤如图3(h)所示。在器件的表面制作隔离层110，通常采用CVD的方法淀积一层氧化层。110的厚度通常在500nm左右，在制作完成后进行一次退火，用来激活上一步骤中注入的离子，同时使隔离层110更为致密，更好的起到隔离的作用。本发明中退火温度为900-1100℃。需要指出的是，隔离层110除了可以用氧化层以外，也可以是其它任何可以MOSFET中作隔离或钝化用的介质，比如Al₂O₃以及Si₃N₄等，这一点也是熟悉本领域的技术人员所熟知的。

本发明实施例的最后一步如图3(i)所示，光刻以后腐蚀隔离层110，直到暴露出硅台122、衬底118以及多晶硅112的表面，这样就形成接触孔123。最后淀积金属，引出电极。这两步工艺都是常规工艺，熟悉本领域的技术人员对此应该非常熟悉。至此，完成了本发明实施例的所有步骤。

上述是对于本发明最佳实施例工艺步骤的详细描述，但是很显然，本发明技术领域的熟练人员可以根据上述的步骤作出形式和内容方面的改变而不偏离本发明的构思与范围。因此，本发明不局限于上述准确的形式和细节，而是在所附权利要求的范围内。

Claims

1、一种垂直沟道场效应晶体管，其特征在于用多晶硅作器件的源端。

2、一种制备如权利要求1所述的垂直沟道场效应晶体管的方法，其步骤包括

1)版图设计：定义有源区；在有源区中定义一个硅台区域，源端位于硅台的上端，漏端在有源区硅台的旁边；栅设计成不对称的形状，在有源区的部分较窄，搭在硅台的版图上，在体区的部分较宽；在源、栅、漏区开出引线孔，并设计金属引线；

2)器件隔离；

3)调节阈值注入；

4)淀积源端多晶硅；

5)刻蚀硅台；

6)生长栅氧化层；

7)淀积多晶硅，并对多晶硅进行重掺杂，接着作激活退火；

8)刻蚀多晶硅，作源漏注入；

9)淀积低氧层，并进行退火；

10)刻蚀引线孔，淀积金属，合金，完成各区引出。

3、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于2)中采用LOCOS技术作器件隔离。

4、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于在刻蚀硅台后进行LDD注入。

5、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于所述第7)步为：先生长牺牲氧化层，然后去掉牺牲氧化层，再生长栅氧化层。

6、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于3)所述调解阈值注入注硼，注入的剂量在1E13cm^-2～1E14cm^-2范围内，能量在80-100kev之间。

7、如权利要求4所述的制备垂直沟道场效应晶体管的方法，其特征在于所述LDD注入注砷，注入的剂量在1E13cm^-2～1E14cm^-2范围内，能量为30-60kev之间。

8、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于在版图设计1)中，对于正面引出衬底的器件，对于n管，在有源区的一端设计p⁺注入的版图；对于p管，在有源区的一端设计n⁺注入的版图。

9、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于1)所述栅为多晶硅栅。

10、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于7)所述重掺杂为离子注入的工艺，注磷，剂量为1E15cm^-2-1E16cm^-2，能量为80-100kev左右；注入完成后在900-1100℃下进行快速退火。

11、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于8)所述源漏注入的剂量在1E15/cm²～1E16/cm²之间，注入的峰值位置大于LDD注入。

12、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于10)所述低氧层厚400-800nm左右；注入完成后在900-1100℃下进行快速退火。

13、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于在淀积完源端多晶硅以后再淀积一层掩蔽层，厚度大约为30～50nm。