CN112635315A - 沟槽氧化层和沟槽栅的制备方法及半导体器件 - Google Patents

沟槽氧化层和沟槽栅的制备方法及半导体器件 Download PDF

Info

Publication number
CN112635315A
CN112635315A CN202011454720.7A CN202011454720A CN112635315A CN 112635315 A CN112635315 A CN 112635315A CN 202011454720 A CN202011454720 A CN 202011454720A CN 112635315 A CN112635315 A CN 112635315A
Authority
CN
China
Prior art keywords
layer
trench
groove
oxide layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011454720.7A
Other languages
English (en)
Other versions
CN112635315B (zh
Inventor
李诚瞻
罗烨辉
郑昌伟
赵艳黎
丁杰钦
焦莎莎
罗海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN202011454720.7A priority Critical patent/CN112635315B/zh
Publication of CN112635315A publication Critical patent/CN112635315A/zh
Application granted granted Critical
Publication of CN112635315B publication Critical patent/CN112635315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。

Description

沟槽氧化层和沟槽栅的制备方法及半导体器件
技术领域
本公开涉及半导体器件技术领域，具体涉及一种沟槽氧化层和沟槽栅的制备方法及半导体器件。
背景技术
SiC金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。由于SiC材料是宽禁带半导体材料中唯一可以直接通过热氧化形成生成SiO2的材料，这一优点简化了SiC MOSFET的制造工艺，使得SiCMOSFET受到极大关注。
其中，沟槽栅型SiC MOSFET利用
Figure BDA0002828242000000011
晶面高迁移率的沟道优势、元胞尺寸小等特点，可以获得更小的比接触电阻特性，输出更大的电流密度。
然而，相对于平面栅型器件，沟槽栅型的器件存在沟槽侧壁和沟槽底部等不同晶面。在进行栅氧工艺时，氧化速率强烈依赖于SiC的晶面曲线，使得SiC沟槽侧壁氧化层的生长速率为底部的2倍以上，造成沟槽底部栅氧薄而侧壁厚，器件栅极充放电容大，沟槽底部电场应力比较大，容易造成器件栅极底部击穿失效风险的增加。
发明内容
针对上述问题，本公开提供了一种沟槽氧化层和沟槽栅的制备方法及半导体器件，解决了现有技术中沟槽型半导体器件由于沟槽底部电场应力比较大容易造成器件栅极底部击穿失效的技术问题。
第一方面，本公开提供一种沟槽氧化层的制备方法，包括：
提供第一导电类型衬底，并在所述衬底上方形成第一导电类型外延层；
在所述外延层上形成第一掩膜层，并在所述第一掩膜层上形成刻蚀窗口；
通过所述刻蚀窗口，对所述外延层进行刻蚀，以在所述外延层表面形成沟槽；
形成覆盖于所述第一掩膜层表面、所述刻蚀窗口侧壁、所述沟槽侧壁和底部的第二掩膜层；
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部的所述外延层内，以在所述沟槽底部的所述外延层内形成氧离子注入区；
去除覆盖于所述沟槽底部的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部形成第一氧化层；其中，所述第一氧化层延伸至未形成氧化层的所述沟槽侧壁靠近所述沟槽底部的一侧；
去除所述第一掩膜层和剩余的所述第二掩膜层部分；
再次对所述外延层进行热氧化处理，以在所述沟槽侧壁上形成第二氧化层；其中，所述第一氧化层的厚度大于所述第二氧化层的厚度。
根据本公开的实施例，优选地，所述沟槽侧壁包括相对的第一侧壁和第二侧壁；
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部的所述外延层内，以在所述沟槽底部的所述外延层内形成氧离子注入区，包括以下步骤：
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部和所述第一侧壁的所述外延层内，以在所述沟槽底部和所述第一侧壁的所述外延层内形成氧离子注入区。
根据本公开的实施例，优选地，去除覆盖于所述沟槽底部的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部形成第一氧化层，包括以下步骤：
去除覆盖于所述沟槽底部和所述第一侧壁的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部和所述第一侧壁上形成第一氧化层。
根据本公开的实施例，优选地，再次对所述外延层进行热氧化处理，以在所述沟槽侧壁上形成第二氧化层，包括以下步骤：
再次对所述外延层进行热氧化处理，以在所述第二侧壁上形成第二氧化层。
根据本公开的实施例，优选地，在所述外延层表面形成沟槽的步骤之后，所述方法还包括：
对所述沟槽侧壁和底部进行牺牲氧化处理。
根据本公开的实施例，优选地，对所述沟槽侧壁和底部进行牺牲氧化处理，包括以下步骤：
对所述外延层进行热氧化处理，以在所述沟槽侧壁和底部进行热氧化以形成牺牲氧化层；
通过湿法刻蚀将所述牺牲氧化层去除。
根据本公开的实施例，优选地，所述第一掩膜层的厚度大于所述第二掩膜层的厚度。
根据本公开的实施例，优选地，所述第一掩膜层和所述第二掩膜层为氮化硅和氮化铝中的任意一种。
第二方面，本公开提供一种沟槽栅的制备方法，包括以下步骤：
提供第一导电类型衬底，并在所述衬底上方形成第一导电类型外延层；
在所述外延层上形成第一掩膜层，并在所述第一掩膜层上形成刻蚀窗口；
通过所述刻蚀窗口，对所述外延层进行刻蚀，以在所述外延层表面形成沟槽；
形成覆盖于所述第一掩膜层表面、所述刻蚀窗口侧壁、所述沟槽侧壁和底部的第二掩膜层；
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部的所述外延层内，以在所述沟槽底部的所述外延层内形成氧离子注入区；
去除覆盖于所述沟槽底部的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部形成第一氧化层；其中，所述第一氧化层延伸至未形成氧化层的所述沟槽侧壁靠近所述沟槽底部的一侧；
去除所述第一掩膜层和剩余的所述第二掩膜层部分；
再次对所述外延层进行热氧化处理，以在所述沟槽侧壁上形成第二氧化层；其中，所述第一氧化层的厚度大于所述第二氧化层的厚度；
在所述沟槽内填充多晶硅，以形成栅极；其中，所述栅极与所述外延层之间通过所述第一氧化层和所述第二氧化层隔离，以形成沟槽栅结构。
第三方面，本公开提供一种半导体器件，包括采用如第一方面中任一项所述的制备方法制备而成的沟槽氧化层或包括采用如第二方面中所述的制备方法制备而成的沟槽栅。
采用上述技术方案，至少能够达到如下技术效果：
(1)通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率；
(2)通过氧离子注入增强的形式，使得沟槽底部形成富氧状态(氧离子注入区)，提高沟槽底部的氧化速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善；
(3)所述第一氧化层延伸至所述沟槽侧壁靠近所述沟槽底部的一侧(鸟嘴效应)，使得在沟槽底部侧壁一定区域内，可以得到比侧壁中部沟道区更厚的氧化层，进一步减小栅-漏电容；
(4)工艺制程易于实现。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开一示例性实施例示出的一种沟槽氧化层的制备方法流程示意图；
图2-图10是本公开一示例性实施例示出的一种沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图；
图11是本公开一示例性实施例示出的另一种沟槽氧化层的制备方法流程示意图；
图12-图20是本公开一示例性实施例示出的另一种沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图；
图21是本公开一示例性实施例示出的一种沟槽栅的制备方法的相关步骤形成的剖面结构示意图；
图22是本公开一示例性实施例示出的另一种沟槽栅的制备方法的相关步骤形成的剖面结构示意图；
图23是本公开一示例性实施例示出的一种半导体器件的剖面结构示意图；
图24是本公开一示例性实施例示出的另一种半导体器件的剖面结构示意图；
在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
图1是本公开实施例示出的一种沟槽氧化层的制备方法流程示意图。图2-图10是本公开实施例示出的一种沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图。下面，参照图1和图2-图10来描述本公开实施例提出的沟槽氧化层的制备方法一个示例性方法的详细步骤。
如图1所示，本实施例的沟槽氧化层的制备方法，包括如下步骤：
步骤S101：提供第一导电类型衬底101，并在衬底101上方形成第一导电类型外延层102。
其中，衬底101为(但不限于)SiC衬底101，外延层102为(但不限于)SiC外延层102。
步骤S102：如图2所示，在外延层102上形成第一掩膜层103，并在第一掩膜层103上形成刻蚀窗口(图中未标注)。
具体的，对第一掩膜层103依次进行匀胶→光刻→显影→刻蚀工艺，以形成刻蚀窗口。
其中，第一掩膜层103为氮化硅和氮化铝中的任意一种。第一掩膜层103的厚度为2至3μm。
步骤S103：如图3所示，通过刻蚀窗口，对外延层102进行刻蚀，以在外延层102表面形成沟槽104。
其中，刻蚀后的沟槽104的深度为0.8至1.2μm。
步骤S103之后，方法还包括以下步骤：对沟槽104侧壁和底部进行牺牲氧化处理。
其中，对沟槽104侧壁和底部进行牺牲氧化处理，包括以下步骤：
(a)如图4所示，对外延层102进行热氧化处理，以在沟槽104侧壁和底部进行热氧化以形成牺牲氧化层105；
(b)通过湿法刻蚀将牺牲氧化层105去除。
具体的，沟槽104形成后，在800℃至1100℃高温炉管中，对刻蚀后的沟槽104侧壁和底部进行氧化增长，形成牺牲氧化层105。再通过湿法腐蚀的方式，去除沟槽104侧壁和沟槽104底部的牺牲氧化层105。牺牲氧化层105的作用在于通过对沟槽104侧壁和底部进行氧化，去除表层缺陷，降低沟槽104刻蚀对SiC界面造成的影响。
步骤S104：如图5所示，形成覆盖于第一掩膜层103表面、刻蚀窗口侧壁、沟槽104侧壁和底部的第二掩膜层106。
具体的，通过低压力化学气相沉积法(Low Pressure Chemical VaporDeposition，LPCVD)形成覆盖于第一掩膜层103表面、刻蚀窗口侧壁、沟槽104侧壁和底部的第二掩膜层106。
其中，第二掩膜层106为氮化硅和氮化铝中的任意一种。第二掩膜层106的厚度为0.1至0.3μm。第二掩膜层106的厚度小于第一掩膜层103的厚度。
步骤S105：如图6所示，以第二掩膜层106作为掩蔽，注入氧离子到沟槽104底部的外延层102内，以在沟槽104底部的外延层102内形成氧离子注入区107。
在本实施例中，氧离子注入角度与晶圆成90度夹角(垂直离子注入)，由于沟槽104侧壁有第二掩膜层106附着，避免了氧离子注入到侧壁。通过对沟槽104进行氧离子注入，在沟槽104底部形成一个氧离子富集区域(氧离子注入区107)，底部的第二掩膜层106部分起到减少外延层102受到的离子注入损伤的作用。
需要说明的是，在氧离子注入过程中，氧离子会注入到第一掩膜层103表面内，但是由于第一掩膜层103会在后续的工艺中被去除，所以不影响。
步骤S106：如图7所示，去除覆盖于沟槽104底部的第二掩膜层106部分，并对外延层102进行热氧化处理，以在沟槽104底部形成第一氧化层108；其中，第一氧化层108延伸至未形成氧化层的沟槽104侧壁靠近沟槽104底部的一侧，如图8所示。
具体的，利用干法刻蚀工艺，对第二掩膜层106进行刻蚀。通过掩膜自对准作用和干法刻蚀各向异性的特点，该刻蚀工艺仅能去除覆盖于第一掩膜层103表面和沟槽104底部的第二掩膜层106部分，刻蚀工艺后的沟槽104侧壁仍有第二掩膜层106残留附着，沟槽104底部的外延层102(氧离子注入区107)因其上方的第二掩膜层106的去除而暴露。
然后，在1100℃至1400℃氧环境温度下，进行热氧化生长。在高温下，通入炉管的氧气与暴露的沟槽104底部(氧离子注入区107)发生热氧化反应，形成热氧化层。同时，注入在沟槽104底部的氧离子在高温环境下与外延层102(如SiC)材料发生热氧化反应，形成热氧化层(第一氧化层108)。富氧化的状态条件，加速了外延层102的氧化速率，使得在沟道底部形成90nm至150nm的第一氧化层108(致密厚氧化层)，强化了其构成的器件的沟槽104底部抗击穿能力，降低了失效风险，且降低了器件的栅-漏电容，开关特性得到改善。
由于侧壁仍有第二掩膜层106附着，阻止了氧气扩散到沟槽104侧壁，避免了沟槽104侧壁进行栅氧化层生长。同时，由于鸟嘴效应，使得第一氧化层108延伸至未形成氧化层的沟槽104侧壁靠近沟槽104底部的一侧，即在沟槽104侧壁(靠近底部的一侧)一定区域内(鸟嘴长度0.05至0.25μm)，在后续工艺中可以得到比侧壁其它区域(如中部沟道区)更厚的氧化层，可以进一步降低其构成的器件的栅-漏电容。
步骤S107：如图9所示，去除第一掩膜层103和剩余的第二掩膜层106部分。
具体的，采用湿法刻蚀方式，对沟槽104侧壁的剩余的第二掩膜层106部分进行腐蚀去除，同时去除外延层102上的第一掩膜层103。
步骤S108：如图10所示，再次对外延层102进行热氧化处理，以在沟槽104侧壁上形成第二氧化层109；其中，第一氧化层108的厚度大于第二氧化层109的厚度。
具体的，在1100℃至1400℃氧环境温度下再次进行热氧化生长，通过控制氧化时间，在沟槽104侧壁上形成特定厚度的第二氧化层109，第一氧化层108的厚度大于第二氧化层109的厚度，强化了其构成的器件的沟槽104底部抗击穿能力，降低了失效风险，且降低了器件的栅-漏电容，开关特性得到改善。
本实施例中，沟槽104的两侧壁均形成了第二氧化层109，即位于沟槽104两侧壁的氧化层厚度均小于位于沟槽104底部的氧化层厚度，形成的沟槽104氧化层(包括第一氧化层108和第二氧化层109)用于形成双沟道的沟槽栅型器件。
在本实施例中，第一导电类型和第二导电类型的导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
本公开实施例提供一种沟槽氧化层的制备方法，以第二掩膜层106作为掩蔽，注入氧离子到沟槽104底部的外延层102内，以在沟槽104底部的外延层102内形成氧离子注入区107；去除覆盖于沟槽104底部的第二掩膜层106部分，并对外延层102进行热氧化处理，以在沟槽104底部形成第一氧化层108；去除剩余的第二掩膜层106部分；再次对外延层102进行热氧化处理，以在沟槽104侧壁上形成第二氧化层109；其中，第一氧化层108的厚度大于第二氧化层109的厚度。通过在沟槽104侧壁和沟槽104底部形成第二掩膜层106，避免氧离子注入到沟槽104侧壁，抑制沟槽104侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层108)，强化了沟槽104底部抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善。
实施例二
图11是本公开实施例示出的另一种沟槽氧化层的制备方法流程示意图。图12-图20是本公开实施例示出的另一种沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图。下面，参照图11和图12-图20来描述本公开实施例提出的沟槽204氧化层的制备方法一个示例性方法的详细步骤。
如图11所示，本实施例的沟槽204氧化层的制备方法，包括如下步骤：
步骤S201：提供第一导电类型衬底201，并在衬底201上方形成第一导电类型外延层202。
其中，衬底201为(但不限于)SiC衬底201，外延层202为(但不限于)SiC外延层202。
步骤S202：如图12所示，在外延层202上形成第一掩膜层203，并在第一掩膜层203上形成刻蚀窗口(图中未标注)。
具体的，对第一掩膜层203依次进行匀胶→光刻→显影→刻蚀工艺，以形成刻蚀窗口。
其中，第一掩膜层203为氮化硅和氮化铝中的任意一种。第一掩膜层203的厚度为2至3μm。
步骤S203：如图13所示，通过刻蚀窗口，对外延层202进行刻蚀，以在外延层202表面形成沟槽204。
其中，刻蚀后的沟槽204的深度为0.8至1.2μm。
步骤S203之后，方法还包括以下步骤：对沟槽204侧壁和底部进行牺牲氧化处理。
其中，对沟槽204侧壁和底部进行牺牲氧化处理，包括以下步骤：
(a)如图14所示，对外延层202进行热氧化处理，以在沟槽204侧壁和底部进行热氧化以形成牺牲氧化层205；
(b)通过湿法刻蚀将牺牲氧化层205去除。
具体的，沟槽204形成后，在800℃至1200℃高温炉管中，对刻蚀后的沟槽204侧壁和底部进行氧化增长，形成牺牲氧化层205。再通过湿法腐蚀的方式，去除沟槽204侧壁和沟槽204底部的牺牲氧化层205。牺牲氧化层205的作用在于通过对沟槽204侧壁和底部进行氧化，去除表层缺陷，降低沟槽204刻蚀对SiC界面造成的影响。
步骤S204：如图15所示，形成覆盖于第一掩膜层203表面、刻蚀窗口侧壁、沟槽204侧壁和底部的第二掩膜层206。
具体的，通过低压力化学气相沉积法(Low Pressure Chemical VaporDeposition，LPCVD)形成覆盖于第一掩膜层203表面、刻蚀窗口侧壁、沟槽204侧壁和底部的第二掩膜层206。
其中，第二掩膜层206为氮化硅和氮化铝中的任意一种。第二掩膜层206的厚度为0.1至0.3μm。第二掩膜层206的厚度小于第一掩膜层203的厚度。
沟槽204侧壁包括第一侧壁和第二侧壁。
步骤S205：如图16所示，以第二掩膜层206作为掩蔽，注入氧离子到沟槽204底部和第一侧壁的外延层202内，以在沟槽204底部和第一侧壁(图中右侧壁)的外延层202内形成氧离子注入区207。
在本实施例中，氧离子注入与晶圆表面垂直方向夹角为2°至10°倾角(倾斜离子注入)，优选角度为4°，保证沟槽204底部和注入侧壁(第一侧壁)大部分形成氧离子富集区(氧离子注入区207)，注入区域的第二掩膜层206部分起到减少外延层202受到的离子注入损伤的作用。
需要说明的是，在氧离子注入过程中，氧离子会注入到第一掩膜层203表面内，但是由于第一掩膜层203会在后续的工艺中被去除，所以不影响。
步骤S206：如图17所示，去除覆盖于沟槽204底部和第一侧壁的第二掩膜层206部分，并对外延层202进行热氧化处理，以在沟槽204底部和第一侧壁上形成第一氧化层208；其中，第一氧化层208延伸至未形成氧化层的沟槽204侧壁(第二侧壁)靠近沟槽204底部的一侧，如图18所示。
具体的，对第二掩膜层206进行刻蚀，以刻蚀掉覆盖于第一侧壁侧的第一掩膜层203表面(沟槽右侧的第一掩膜层203表面)、沟槽204底部以及第一侧壁的第二掩膜层206部分。刻蚀工艺后，第二掩膜层206位于第二侧壁(图中左侧壁)和覆盖于第二侧壁侧的第一掩膜层203表面(沟槽左侧的第一掩膜层203表面)的部分被保留下来。
然后，在1100℃至1400℃氧环境温度下，进行热氧化生长。在高温下，通入炉管的氧气与暴露的沟槽204底部和第一侧壁(氧离子注入区207)发生热氧化反应，形成热氧化层(第一氧化层208)。同时，注入在沟槽204底部的氧离子在高温环境下与外延层202(如SiC)材料发生热氧化反应，形成热氧化层。富氧化的状态条件，加速了外延层202的氧化速率，使得在沟道底部和第一侧壁形成90nm至150nm的第一氧化层208(致密厚氧化层)。底部的厚氧化层强化了其构成的器件的沟槽204底部抗击穿能力，降低了失效风险，且降低了器件的栅-漏电容，开关特性得到改善。
可以理解为，本实施例形成的沟槽204氧化层用于形成单沟道的沟槽栅型器件(单侧导通)，第一侧壁即为没有沟道的一侧。第一侧壁(非沟道一侧)的厚氧化层进一步强化了沟槽204未形成沟道侧(第一侧壁)的抗击穿能力。
由于第二侧壁仍有第二掩膜层206附着，阻止了氧气扩散到沟槽204侧壁，避免了第二侧壁进行栅氧化层生长。同时，由于鸟嘴效应，使得第一氧化层208延伸至未形成氧化层的沟槽204侧壁(第二侧壁)靠近沟槽204底部的一侧，即在第二侧壁(靠近底部的一侧)一定区域内(鸟嘴长度0.05至0.25μm)，在后续工艺中可以得到比第二侧壁其它区域(如中部沟道区)更厚的氧化层，可以进一步降低其构成的器件的栅-漏电容。
步骤S207：如图19所示，去除第一掩膜层203和剩余的第二掩膜层206部分。
具体的，采用湿法刻蚀方式，对第二侧壁剩余的第二掩膜层206部分和第一掩膜层203表面剩余的第二掩膜层206进行腐蚀去除，同时去除外延层202上的第一掩膜层203。
步骤S208：如图20所示，再次对外延层202进行热氧化处理，以在第二侧壁上形成第二氧化层209；其中，第一氧化层208的厚度大于第二氧化层209的厚度。
具体的，在1200℃～1400℃氧环境温度下再次进行热氧化生长，通过控制氧化时间，在第二侧壁上形成特定厚度的第二氧化层209，第一氧化层208的厚度大于第二氧化层209的厚度，强化了其构成的器件的沟槽204底部抗击穿能力，降低了失效风险，且降低了器件的栅-漏电容，开关特性得到改善。
本实施例中，沟槽204的第二侧壁形成第二氧化层209，第一侧壁和底部形成第一氧化层208，即第二侧壁氧化层厚度小于位于第一侧壁和沟槽204底部的氧化层厚度，形成的沟槽氧化层(包括第一氧化层208和第二氧化层209)用于形成单沟道的沟槽栅型器件(单侧导通)，第一侧壁为没有沟道的一侧，第二侧壁为有沟道的一侧。
在本实施例中，第一导电类型和第二导电类型的导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
本公开实施例提供一种沟槽氧化层的制备方法，以第二掩膜层206作为掩蔽，注入氧离子到沟槽204底部的外延层202内，以在沟槽204底部和第一侧壁的外延层202内形成氧离子注入区207；去除覆盖于沟槽204底部和第一侧壁的第二掩膜层206部分，并对外延层202进行热氧化处理，以在沟槽204底部和第一侧壁形成第一氧化层208；去除剩余的第二掩膜层206部分；再次对外延层202进行热氧化处理，以在第二侧壁上形成第二氧化层209；其中，第一氧化层208的厚度大于第二氧化层209的厚度。通过在沟槽204侧壁和沟槽204底部形成第二掩膜层206，避免氧离子注入到沟槽204侧壁，抑制沟槽204侧壁的栅氧生长速率，形成底部和第一侧壁致密的厚栅氧化层(第一氧化层208)，强化了沟槽204底部和未形成沟道侧(第一侧壁)抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善。
实施例三
在实施例一的基础上，本实施例提供一种沟槽栅的制备方法。
本实施例与实施例一的区别仅在于，本实施例还包括栅极110的形成步骤：
步骤S109：如图21所示，在沟槽104内填充多晶硅，以形成栅极110；其中，栅极110与外延层102之间通过第一氧化层108和第二氧化层109隔离，以形成沟槽栅结构。
本公开实施例提供一种沟槽栅的制备方法，以第二掩膜层106作为掩蔽，注入氧离子到沟槽104底部的外延层102内，以在沟槽104底部的外延层102内形成氧离子注入区107；去除覆盖于沟槽104底部的第二掩膜层106部分，并对外延层102进行热氧化处理，以在沟槽104底部形成第一氧化层108；去除剩余的第二掩膜层106部分；再次对外延层102进行热氧化处理，以在沟槽104侧壁上形成第二氧化层109；其中，第一氧化层108的厚度大于第二氧化层109的厚度；在沟槽104内填充多晶硅，以形成栅极210。通过在沟槽104侧壁和沟槽104底部形成第二掩膜层106，避免氧离子注入到沟槽104侧壁，抑制沟槽104侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层108)，强化了沟槽104底部抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善。
实施例四
在实施例二的基础上，本实施例提供另一种沟槽栅的制备方法。
本实施例与实施例二的区别仅在于，本实施例还包括栅极210的形成步骤：
步骤S209：如图22所示，在沟槽204内填充多晶硅，以形成栅极210；其中，栅极210与外延层202之间通过第一氧化层208和第二氧化层209隔离，以形成沟槽栅结构。
本公开实施例提供一种沟槽栅的制备方法，以第二掩膜层206作为掩蔽，注入氧离子到沟槽204底部的外延层202内，以在沟槽204底部和第一侧壁的外延层202内形成氧离子注入区207；去除覆盖于沟槽204底部和第一侧壁的第二掩膜层206部分，并对外延层202进行热氧化处理，以在沟槽204底部和第一侧壁形成第一氧化层208；去除剩余的第二掩膜层206部分；再次对外延层202进行热氧化处理，以在第二侧壁上形成第二氧化层209；其中，第一氧化层208的厚度大于第二氧化层209的厚度；在沟槽204内填充多晶硅，以形成栅极210。通过在沟槽204侧壁和沟槽204底部形成第二掩膜层206，避免氧离子注入到沟槽204侧壁，抑制沟槽204侧壁的栅氧生长速率，形成底部和第一侧壁致密的厚栅氧化层(第一氧化层208)，强化了沟槽204底部和未形成沟道侧(第一侧壁)抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善。
实施例五
在实施例一和实施例三的基础上，如图23所示，本实施例提供一种半导体器件，包括：衬底101、外延层102、沟槽104、第一氧化层108、第二氧化层109、栅极110、阱区111、源区112、层间介质层113、源极金属层114和漏极金属层115。
衬底101为第一导电类型的衬底101。外延层102为第一导电类型的衬底101。
沟槽104设置与外延层102表面内，沟槽104的深度为0.8至1.2μm。
第一氧化层108设置于沟槽104底部，第二氧化层109设置于沟槽104侧壁。第一氧化层108的厚度大于第二氧化层109的厚度，第一氧化层108的厚度为90nm至150nm。这种第一氧化层108的厚度大于第二氧化层109的厚度的结构，强化了沟槽104底部抗击穿能力，降低了失效风险，且降低了器件的栅-漏电容，开关特性得到改善。
除此而外，第一氧化层108延伸至沟槽104侧壁靠近底部的一侧，可以进一步降低器件的栅-漏电容。
第一氧化层108和第二氧化层109将填充于沟槽104内的多晶硅栅极110与外延层102、阱区111以及源区112隔离。
阱区111为第二导电类型的阱区，阱区111位于外延层102表面内、沟槽104两侧，阱区111的深度小于沟槽104的深度，阱区111的上表面与外延层102的上表面相平齐。
源区112为第一导电类型的源区，源区112位于阱区111表面内、沟槽104两侧，源区112的一端与第二氧化层109接触，以在沟槽104两侧形成导通沟道(图中未示出)，源区112的上表面与外延层102的上表面相平齐。可以理解为，本实施例提供的半导体器件是双沟道的沟槽栅型器件。
层间介质层113位于衬底101上方，同时覆盖栅极110和第二氧化层109的上表面，以使栅极110和第二氧化层109与源极金属层114隔离。
源极金属层114位于外延层102上方，与源区112形成电连接，源极金属层114可以为铝、钛等具有低接触电阻率的金属。
漏极金属层115位于衬底101下方，与衬底101形成欧姆接触。
本公开实施例提供一种半导体器件，包括设置于沟槽104底部的第一氧化层108和设置于沟槽104侧壁的第二氧化层109，且第一氧化层108的厚度大于第二氧化层109的厚度。这种结构有利于强化了沟槽104底部抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善。
实施例六
在实施例二和实施例四的基础上，如图24所示，本实施例提供另一种半导体器件，包括：衬底201、外延层202、沟槽204、第一氧化层208、第二氧化层209、栅极210、阱区211、源区212、层间介质层213、源极金属层214和漏极金属层215。
衬底201为第一导电类型的衬底201。外延层202为第一导电类型的衬底201。
沟槽204设置与外延层202表面内，沟槽204的深度为0.8至1.2μm。沟槽204的侧壁包括第一侧壁和第二侧壁。
第一氧化层208设置于沟槽204底部和第一侧壁上，第二氧化层209设置于第二侧壁。第一氧化层208的厚度大于第二氧化层209的厚度，第一氧化层208的厚度为90nm至150nm。这种第一氧化层208的厚度大于第二氧化层209的厚度的结构，强化了沟槽204底部抗击穿能力，降低了失效风险，且降低了器件的栅-漏电容，开关特性得到改善。
除此而外，第一氧化层208延伸至第二侧壁靠近底部的一侧，可以进一步降低器件的栅-漏电容。
第一氧化层208和第二氧化层209将填充于沟槽204内的多晶硅栅极210与衬底201外延层202、阱区211以及源区212隔离。
阱区211为第二导电类型的阱区211，位于外延层202表面内、沟槽204两侧，阱区211的深度小于沟槽204的深度，阱区211的上表面与外延层202的上表面相平齐。
源区212为第一导电类型的源区212，位于阱区211表面内、第二侧壁一侧，源区212的一端与第二氧化层209接触，以在第二侧壁一侧形成导通沟道(图中未示出)，源区212的上表面与外延层202的上表面相平齐。可以理解为，本实施例提供的半导体器件是单沟道的沟槽栅型器件(单侧导通)，第一侧壁为没有沟道的一侧，第二侧壁为有沟道的一侧。第一侧壁的厚氧化层，可以进一步强化沟槽204未形成沟道侧(第一侧壁)的抗击穿能力。
层间介质层213位于衬底201上方，同时覆盖栅极210和第二氧化层209的上表面，以使栅极210和第二氧化层209与源极金属层214隔离。
源极金属层214位于外延层202上方，与源区212形成电连接，源极金属层214可以为铝、钛等具有低接触电阻率的金属。
漏极金属层215位于衬底201下方，与衬底201形成欧姆接触。
本公开实施例提供一种半导体器件，包括设置于沟槽204底部和第一侧壁的第一氧化层208和设置于第二侧壁的第二氧化层209，且第一氧化层208的厚度大于第二氧化层209的厚度。这种结构有利于强化了沟槽204底部和未形成沟道侧的抗击穿能力，且降低了器件的栅-漏电容，开关特性得到改善。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
虽然本公开所公开的实施方式如上，但所述的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种沟槽氧化层的制备方法，其特征在于，包括：
提供第一导电类型衬底，并在所述衬底上方形成第一导电类型外延层；
在所述外延层上形成第一掩膜层，并在所述第一掩膜层上形成刻蚀窗口；
通过所述刻蚀窗口，对所述外延层进行刻蚀，以在所述外延层表面形成沟槽；
形成覆盖于所述第一掩膜层表面、所述刻蚀窗口侧壁、所述沟槽侧壁和底部的第二掩膜层；
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部的所述外延层内，以在所述沟槽底部的所述外延层内形成氧离子注入区；
去除覆盖于所述沟槽底部的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部形成第一氧化层；其中，所述第一氧化层延伸至未形成氧化层的所述沟槽侧壁靠近所述沟槽底部的一侧；
去除所述第一掩膜层和剩余的所述第二掩膜层部分；
再次对所述外延层进行热氧化处理，以在所述沟槽侧壁上形成第二氧化层；其中，所述第一氧化层的厚度大于所述第二氧化层的厚度。
2.根据权利要求1所述的沟槽氧化层的制备方法，其特征在于，所述沟槽侧壁包括相对的第一侧壁和第二侧壁；
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部的所述外延层内，以在所述沟槽底部的所述外延层内形成氧离子注入区，包括以下步骤：
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部和所述第一侧壁的所述外延层内，以在所述沟槽底部和所述第一侧壁的所述外延层内形成氧离子注入区。
3.根据权利要求2所述的沟槽氧化层的制备方法，其特征在于，去除覆盖于所述沟槽底部的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部形成第一氧化层，包括以下步骤：
去除覆盖于所述沟槽底部和所述第一侧壁的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部和所述第一侧壁上形成第一氧化层。
4.根据权利要求3所述的沟槽氧化层的制备方法，其特征在于，再次对所述外延层进行热氧化处理，以在所述沟槽侧壁上形成第二氧化层，包括以下步骤：
再次对所述外延层进行热氧化处理，以在所述第二侧壁上形成第二氧化层。
5.根据权利要求1所述的沟槽氧化层的制备方法，其特征在于，在所述外延层表面形成沟槽的步骤之后，所述方法还包括：
对所述沟槽侧壁和底部进行牺牲氧化处理。
6.根据权利要求5所述的沟槽氧化层的制备方法，其特征在于，对所述沟槽侧壁和底部进行牺牲氧化处理，包括以下步骤：
对所述外延层进行热氧化处理，以在所述沟槽侧壁和底部进行热氧化以形成牺牲氧化层；
通过湿法刻蚀将所述牺牲氧化层去除。
7.根据权利要求1所述的沟槽氧化层的制备方法，其特征在于，所述第一掩膜层的厚度大于所述第二掩膜层的厚度。
8.根据权利要求1所述的沟槽氧化层的制备方法，其特征在于，所述第一掩膜层和所述第二掩膜层为氮化硅和氮化铝中的任意一种。
9.一种沟槽栅的制备方法，其特征在于，包括以下步骤：
提供第一导电类型衬底，并在所述衬底上方形成第一导电类型外延层；
在所述外延层上形成第一掩膜层，并在所述第一掩膜层上形成刻蚀窗口；
通过所述刻蚀窗口，对所述外延层进行刻蚀，以在所述外延层表面形成沟槽；
形成覆盖于所述第一掩膜层表面、所述刻蚀窗口侧壁、所述沟槽侧壁和底部的第二掩膜层；
以所述第二掩膜层作为掩蔽，注入氧离子到所述沟槽底部的所述外延层内，以在所述沟槽底部的所述外延层内形成氧离子注入区；
去除覆盖于所述沟槽底部的所述第二掩膜层部分，并对所述外延层进行热氧化处理，以在所述沟槽底部形成第一氧化层；其中，所述第一氧化层延伸至未形成氧化层的所述沟槽侧壁靠近所述沟槽底部的一侧；
去除所述第一掩膜层和剩余的所述第二掩膜层部分；
再次对所述外延层进行热氧化处理，以在所述沟槽侧壁上形成第二氧化层；其中，所述第一氧化层的厚度大于所述第二氧化层的厚度；
在所述沟槽内填充多晶硅，以形成栅极；其中，所述栅极与所述外延层之间通过所述第一氧化层和所述第二氧化层隔离，以形成沟槽栅结构。
10.一种半导体器件，其特征在于，包括采用如权利要求1至8中任一项所述的制备方法制备而成的沟槽氧化层或包括采用如权利要求9所述的制备方法制备而成的沟槽栅。
CN202011454720.7A 2020-12-10 2020-12-10 沟槽氧化层和沟槽栅的制备方法及半导体器件 Active CN112635315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011454720.7A CN112635315B (zh) 2020-12-10 2020-12-10 沟槽氧化层和沟槽栅的制备方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011454720.7A CN112635315B (zh) 2020-12-10 2020-12-10 沟槽氧化层和沟槽栅的制备方法及半导体器件

Publications (2)

Publication Number Publication Date
CN112635315A true CN112635315A (zh) 2021-04-09
CN112635315B CN112635315B (zh) 2024-05-28

Family

ID=75309860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011454720.7A Active CN112635315B (zh) 2020-12-10 2020-12-10 沟槽氧化层和沟槽栅的制备方法及半导体器件

Country Status (1)

Country Link
CN (1) CN112635315B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621120A (zh) * 2022-12-16 2023-01-17 广东芯粤能半导体有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008291A1 (en) * 2000-01-14 2001-07-19 Takaaki Aoki Semiconductor device and method for manufacturing the same
CN1893111A (zh) * 2005-05-12 2007-01-10 谢福渊 深沟槽内栅极氧化层上的脆弱点的消除
US20090026534A1 (en) * 2007-02-02 2009-01-29 Mosel Vitelic Inc. Trench MOSFET and method of making the same
US20100151642A1 (en) * 2008-12-12 2010-06-17 Niko Semiconductor Co., Ltd. Fabrication method of trenched metal-oxide-semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008291A1 (en) * 2000-01-14 2001-07-19 Takaaki Aoki Semiconductor device and method for manufacturing the same
CN1893111A (zh) * 2005-05-12 2007-01-10 谢福渊 深沟槽内栅极氧化层上的脆弱点的消除
US20090026534A1 (en) * 2007-02-02 2009-01-29 Mosel Vitelic Inc. Trench MOSFET and method of making the same
US20100151642A1 (en) * 2008-12-12 2010-06-17 Niko Semiconductor Co., Ltd. Fabrication method of trenched metal-oxide-semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621120A (zh) * 2022-12-16 2023-01-17 广东芯粤能半导体有限公司 半导体结构及其制备方法
CN115621120B (zh) * 2022-12-16 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN112635315B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
JP3699907B2 (ja) 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理
KR100903902B1 (ko) 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조
US7394144B2 (en) Trench semiconductor device and method of manufacturing it
US6316807B1 (en) Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
JP4184270B2 (ja) トレンチゲートｍｏｓｆｅｔにおける端部終端
JP3217690B2 (ja) 半導体装置の製造方法
KR100850689B1 (ko) 파워 ｍｏｓｆｅｔ 및 이러한 파워 ｍｏｓｆｅｔ을 제조하는 방법
US20070111423A1 (en) Method of fabricating semiconductor device
US8487368B2 (en) Low voltage power MOSFET device and process for its manufacture
KR20080025158A (ko) 트랜치-게이트 전계 효과 트랜지스터 내에서 측방향으로연장되는 유전체층을 형성하는 구조 및 방법
KR20120086700A (ko) 초고밀도 전력 트렌치 ｍｏｓｆｅｔ
US20070063272A1 (en) Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof
EP0675530B1 (en) Manufacturing method of a field effect semiconductor device
CN115513297A (zh) 碳化硅平面mosfet器件及其制造方法
US7671441B2 (en) Trench MOSFET with sidewall spacer gates
CN111081778A (zh) 一种碳化硅沟槽型mosfet器件及其制造方法
US20110193142A1 (en) Structure and Method for Post Oxidation Silicon Trench Bottom Shaping
CN112635315B (zh) 沟槽氧化层和沟槽栅的制备方法及半导体器件
CN102945799B (zh) 纵向功率半导体器件的制造方法
JP7141758B2 (ja) Ｕ字型ゲートｍｏｓｆｅｔのトレンチコーナー部酸化物層の厚さを増加させる製造方法
CN112185816B (zh) 一种高能效屏蔽栅沟槽mosfet及其制造方法
KR101051809B1 (ko) 고전압 소자 및 그의 제조방법
CN113054014A (zh) SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及SiC MOSFET器件
KR100266635B1 (ko) 반도체산화막형성방법
CN117637815A (zh) 半导体结构的制作方法以及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant