CN1240138C - 垂直沟道场效应晶体管及制备方法 - Google Patents

Abstract

本发明涉及一种具有垂直沟道结构的场效应晶体管，及它的制备方法。本发明在现有垂直沟道场效应晶体管的漏端增加LDD结构，在源端形成Halo结构；即，对于n型管，在漏端与沟道之间增加一个n^-区，在源端与沟道之间增加一个p⁺区；对于p型管，在漏端与沟道之间增加一个p^-区，在源端与沟道之间增加一个n⁺区。本发明的垂直沟道场效应晶体管，可以有效的降低器件的短沟道效应，降低阈值的漂移，减小DIBL效应。同时降低了器件的关态电流，减小了功耗，提高了器件的开关比。这些特点都可以很好的改善器件尺寸减小而出现的问题，其优越性随着器件特征尺寸的减小表现更明显。可作为半导体器件广泛应用于集成电路技术领域。

Description

垂直沟道场效应晶体管及制备方法

技术领域：本发明涉及一种半导体器件，尤其是一种具有垂直沟道结构的场效应晶体管，本发明还涉及它的制备方法。

背景技术：不断缩小器件的尺寸、提高集成度以获得更好的性能是集成电路技术追求的目标和发展的动力。集成电路中最基本的单元是金属-氧化物-半导体场效应晶体管(MOSFET)。传统的MOSFET技术是平面的结构，器件的源端(source)、栅(gate)和漏端(drain)在一个水平的方向上。垂直沟道(vertical channel)技术提供了一种新的实现小尺寸MOSFET的方法。和传统的平面MOSFET相比，它的源端、栅和漏端在一个垂直的平面上，是一种立体的结构。这种结构可以提高集成度高，其工艺和平面MOSFET技术也完全兼容。垂直沟道器件还有一个非常显著的优点是，它的沟道长度是由硅台刻蚀、离子注入或者外延来决定的，而不象传统的平面MOSFET那样是通过光刻来定义的，因而无须借助于复杂的光刻手段就可以很容易的实现短沟道器件的制作。垂直沟道器件被学术界和工业界认为是继平面MOSFET之后的最有潜力的新型器件之一。目前，日本、德国和美国在这方面研究的比较多，技术上也保持领先。

目前已经提出了许多种垂直沟道器件的加工工艺和结构。从工艺上来分可将其分为两类，一类以硅台的刻蚀和离子注入的形式形成沟道，另一类是通过外延的技术依次形成源、栅、漏端。从结构上来分则可分为环栅(surround gate)和双栅(double gate)两种。

文献Takato，H.etal.Electron Devices，IEEE Transactions on，Volume：38Issue：3，March 1991.Page(s)：573-578.和文献Schulz，.Tetal.Electron Devices Meeting，2000.IEDM Technical Digest.International，2000Page(s)：61-64.分别介绍了典型的硅台技术的环栅和双栅垂直沟道器件。它们都是通过刻蚀硅台和离子注入形成的沟道，栅电极环绕硅台的四周或在硅台的两个侧边上，形成环栅或者双栅。

它们的器件结构和工艺都比较简单，在硅台直径比较小的时候有很好的器件特性。但是沟道的长度不容易控制，而且.当硅台直径较大时会有较严重的短沟道效应。

文献Risch，L.et al.IEEE Transactions on，Volume：43 Issue：9，Sept.1996Page(s)：1495-1498.和文献 Klaes，D.et.al.Thin Solid Films Volume：336，Issue：1-2，December 30，1998，pp.306-308.中介绍的是典型的外延技术的垂直沟道器件。它们共同的特点是源、栅、漏端都是通过外延形成的，由于外延技术可以很好的控制外延层的厚度，因而就可以比较精确的控制沟道的长度。但该技术比较复杂，对设备和工艺条件要求严格。

由于垂直沟道MOSFET器件的工作原理以及特性和平面MOSFET器件几乎相同，因此当MOSFET的特征尺寸进入到深亚微米以后，由漏端强电场引起的漏致势垒降低(DIBL)效应、热载流子效应，以及源、漏耗尽层的穿通等问题在垂直沟道MOSFET器件中也同样存在。这些问题严重影响了器件的性能，有时甚至会使器件失效。上述文献中的结构中都没有采用有效的手段来抑制这些问题，虽然在文献Mori，K.etal.Electron Devices，IEEE Transactions on，Volume：49 Issue：1，Jan.2002 Page(s)：61-66.中介绍了采用低搀杂漏(LDD)结构的器件，能有效的减小热载流子效应，但是DIBL效应并没有得到抑制。

发明内容：本发明的目的就是提供一种短沟道的垂直MOSFET，有效地降低了器件中漏端的电场，提高了源端的电场，抑制了热载流子效应和DIBL效应，以及制备这种垂直沟道MOSFET的方法。

本发明的垂直沟道MOSFET在现有垂直沟道场效应晶体管的漏端增加LDD结构，在源端形成Halo结构(沟道区源端高掺杂结构)；即，对于n型管，在漏端与沟道之间增加一个n^-区，在源端与沟道之间增加一个p⁺区；对于p型管，在漏端与沟道之间增加一个p^-区，在源端与沟道之间增加一个n⁺区。

制备方法包括下列步骤：

(1)版图设计：垂直沟道MOSFET的版图设计和传统的平面MOSFET存在很大不同。首先定义有源区，要在有源区中定义一个硅台区域，将来要在此处刻蚀出硅台，垂直沟道就在硅台的侧壁上形成。源漏也不是对称的结构，不像在平面器件中源漏分别位于栅的两侧。垂直管中源端位于硅台的上端，漏端在有源区硅台的旁边。多晶硅栅也要设计成不对称的形状，在有源区的部分较窄，要搭在硅台的版图上，而在体去的部分较宽，因为要在上面开引线孔。最后在源、栅、漏区开出引线孔，并设计金属引线；

另外，对于正面引出衬底的器件要在有源区的一端设计p⁺(对于n管)或n⁺(对于p管)注入的版图。

(2)器件隔离；

可以采用传统的局部氧化(LOCOS)技术；

(3)调节阈值注入；

根据制作器件类型的不同对有源区作n型或p型注入；

(4)Halo注入；

对有源区作n型或p型注入，此次注入的浓度和LDD的注入浓度相仿，但是注入类型相反，而且注入的深度也比LDD深；

(5)刻蚀硅台；

硅台的高度可以根据所作器件沟道长度的不同而调整；

(6)LDD注入；

对有源区作n型或p型注入，该次注入的浓度比(3)中注入浓度要高；

(7)生长栅氧化层；

可以先生长牺牲氧化层，然后去掉牺牲氧化层，再生长栅氧化层；

(8)淀积多晶硅，并对多晶硅进行重掺杂，接着作激活退火；

(9)刻蚀多晶硅，作源漏注入；

(10)淀积低氧层，并进行退火；

对于正面引出衬底的器件，在淀积低氧层前，源漏注入前后作衬底引出注入；

(11)刻蚀引线孔，淀积金属，合金，完成各区引出。

LDD结构和Halo结构是平面MOSFET中是最典型的用来抑制热载流子效应和DIBL效应的方法。文献M.Koyanggi，etc.IEEE Trans.Electron Devices，vol.ED-32，pp.562-570，1985.和文献Duheon，etc Reliability Physics Symposium，1995.33rd Annual Proceedings.，IEEE International，1995Page(s)：271-275.对此作了详细的介绍。

熟悉本技术领域的人员都知道，MOSFET中的halo结构可以抑制DIBL效应是因为源端进行了局部重掺杂以后抬高了源端的电势，从而削弱了由于漏端强电场引起的电势降低。通常只是为了工艺中的方便才做成对称的结构。在本发明中，我们可以只制作单边的halo结构，即只在源端引入了halo结构。而为了降低漏端的电场，我们也可只在器件的漏区作了LDD的结构，而并非常见的对称结构(源、漏都有)。因此，本发明实施例是一种非对称的LDD和Halo结构。当然本发明也可以作成对称的LDD和/或halo结构。

本发明采用的工艺简单，和现有的平面MOSFET技术完全兼容。

器件性能分析：

为了说明上述器件的性能，我们用二维模拟软件DESSIS ISE(6.0版本)对LDD垂直沟道器件和Halo垂直沟道器件分别进行了模拟。并且同时模拟了常规的(即没有LDD结构和Halo结构)垂直沟道器件以作对比。模拟中器件的参数如下：栅氧厚度Tox＝1.5nm、结深Xj＝50nm、沟道长度Lch＝1μm、硅台上的漏区结深Ts＝0.2um、沟道掺杂浓度Nch＝5E17、衬底掺杂浓度Np_-＝5E16cm^-3、源、漏区N+掺杂浓度Nn₊＝1E20cm^-3、源端和衬底的电压Vs＝Vsub＝0V。在比较LDD垂直沟道器件和普通器件特性的差别时，LDD结构的厚度＝20nm、LDD结构的宽度＝0.1um，LDD区的掺杂浓度Nn-＝1E19cm^-3，以硅台的宽度为变量。在比较Halo垂直沟道器件和普通器件特性的差别时，台宽Ls＝50nm、Halo结构P+掺杂Np₊＝5E18cm^-3、以Halo掺杂区的厚度(thickness)为变量。模拟中采用流体动力学和量子效应模型；复合模型采用了SRH、Auger、Band2band和Avalanche模型；迁移率模型采用了doping Dependence、High fieldsaturation、Enormal和PhuMob模型。

图5(a)是常规的和带有LDD以及Halo结构的垂直沟道器件沿沟道方向的电场分布的模拟结果，该图的偏置条件是漏压Vd为1.5V，栅压Vg为1.5V，源端和衬底接地。横坐标从左至右是器件从源到漏的方向。从图2可以看出，和常规的器件相比，在器件的源漏采用了Halo结构以后，有效的增强了源端的电场。DIBL效应的起因正是由于源漏端电场的耦合造成的源端电势的降低，而引起的阈值电压的漂移，因此Halo结构的引入会抵消漏端电场对源端的影响，降低DIBL效应。我们模拟了几种不同硅台宽度的常规器件和带有LDD以及Halo结构的垂直沟道器件的DIBL效应。模拟中我们用同一器件在低漏压和高漏压条件下阈值电压的漂移来表DIBL效应，其中高电压为1.5V，低电压为0.1V。阈值电压的定义为漏电压Id＝1E-7/L时的栅压，L为沟道长度。结果如图5(b)所示，该图和上面的分析结论一致。

由图5(a)还可以看到，漏端的电场和常规器件相比也有下降，这是由于在漏端采用了LDD结构引起的。众所周知，短沟道效应、热载流子效应等问题都是由漏端电场过高引起的，因此通过LDD结构的引入，可以有效消除和降低这些问题。同时Halo结构的引入减小了源区和沟道、源区和衬底的耗尽层的宽度，并在一定程度上提高了阈值电压，因此会降低器件的关态电流Ioff。图5(c)示出了两种不同结构器件在不同硅台宽度条件下的开关比，带有LDD和Halo结构的器件明显优于常规器件。

需要指出的是，为更好的改善器件的性能，LDD和Halo结构的引入在器件设计中还需要一个优化的结果。LDD以及Halo结构的浓度、深度以及宽度的不同都对会对器件的性能有不同的影响。LDD的浓度过低，会增大器件的串联电阻，Halo结构的浓度的提高增加了源端的电场，虽然会在一定程度上提高迁移率，但是掺杂浓度的提高也增加了杂质散射，又会降低载流子的迁移率，这些都会对降低器件输出电流的大小。图5(d)示出了两种不同结构器件的输出特性，带有LDD和Halo结构器件的开态电流相对要小，主要是由于LDD的引入增大了器件的串联电阻引起的。

有上述的分析和结果表明，带有LDD和Halo结构的垂直沟道器件，可以有效的降低器件的短沟道效应，降低阈值的漂移，减小DIBL效应。同时降低了器件的关态电流，减小了功耗，提高了器件的开关比。这些特点都可以很好的改善器件尺寸减小而出现的问题，其优越性随着器件特征尺寸的减小表现更明显。和常规的器件结构相比有着优越的性能。

附图说明：

图1现有硅台结构垂直沟道场效应晶体管

10-隔离氧化层  11-场氧  12-多晶硅  13-n⁺区  15-栅氧16-金属  18-衬底

图2本发明实施例的俯视示意图

22-硅台  23-金属引线孔

图3(a)沿图2中AA’方向的剖面图

14-LDD结构  17-Halo结构

图3(b)沿图2中BB’方向的剖面图

图4(a)-(h)本发明实施例中的工艺步骤示意图

19-氧化层  21-光刻胶

图5(a)常规器件和带有LDD、Halo结构nMOSFETs沟道电场分布

Vd＝1.5V，Vg＝1.5V

图5(b)常规器件和带有LDD、Halo结构nMOSFETs DIBL效应和沟道宽度的关系曲线

图5(c)常规器件和带有LDD、Halo结构nMOSFETs的Ion/Ioff特性曲线

图5(d)常规器件和带有LDD、Halo结构nMOSFETs输出特性曲线

实施例：

现参照附图更为详细地说明有效抑制了热载流子效应和DIBL效应的n型垂直短沟道MOSFET的制作方法。p型MOSFET的制作只要将工艺中相应n型和p型互换即可。

图4(a)示出了本发明的初始结构。此初始结构包括衬底18和两层掩蔽层19和20，以及隔离氧化层11。

本发明采用的衬底可以是任何一种常规的硅半导体材料。可以用在本发明中的其它一些衬底材料包括但是不局限于Si、Ge、SiGe、GaP和另外所有III/V族化合物半导体。衬底也可以是Si/SiGe之类的栈状结构组成。根据要制作的器件类型的不同，衬底可以是n型或p型。本发明的衬底材料是P型(100)硅片，电阻率为5～10Ωcm。

掩蔽氧化层19是类似SiO₂一类的氧化层，氮化层20是类似Si₃N₄一类的氮化物。虽然本发明的附图中描述了包含两层材料的掩蔽层，但是并不排除也可以包含更多的材料层或者使用其它材料。

隔离层11也是氧化物层，它和掩蔽氧化层19都是用热氧化的工艺生长，但是在厚度上存在很大差异，生长条件也不完全相同。

氧化层11厚度最厚，在几百nm左右。氧化层19比较薄，大约在几十个nm的范围。

氧化层也都可以采用其它的一些生长方式，比如原子层淀积、溅射、蒸发等一些方法。

本发明中19采用高温热生长工艺，厚度为30-50nm。

就氮化层20而论，利用的是和上面生长氧化层类似的CVD工艺，将此层制作在氧化层19上面。氮化层的厚度可以变化，但是应该比氧化层19更厚。通常氮化层的厚度在50～200nm之间。

氧化层11的具体生长工艺是这样的，在依次生长完掩蔽层19和20以后，用常规的光刻和腐蚀(反应离子刻蚀(RIE)、等离子体刻蚀、离子束腐蚀等干法刻蚀工艺)将衬底上某些地方(没有光刻胶掩蔽的地方)的氮化物层20去掉。之后进行一次硼离子注入，该注入为防止场区开启注入。然后采用常规湿法化学腐蚀(HF酸溶液、BHF溶液等)的方法去掉掩蔽层19。清除光刻胶之后用上面提到的热氧化的方法生长隔离氧化层11。本发明中11的生长温度为900-1100℃，厚度400-800nm。光刻胶的腐蚀方法既可以采用湿法也可以用干法，均为熟悉本技术领域人员所熟知的常规工艺。

本发明的下一个步骤如图4(b)所示，包括首先清除掉掩蔽层20。通常采用湿法化学腐蚀的方法，具体的说就是用选择腐蚀氮化物层而对氧化层腐蚀很小的化学溶液和氮化物层反应，生成可以溶解的物质，从而去掉20，常用的腐蚀液是浓磷酸H₃PO₄，但不仅仅局限于浓磷酸。

在去除掩蔽层20以后，采用常规的离子注入工艺对器件进行掺杂。此处要作两次掺杂，第一次注入是为了改变器件沟道区的掺杂浓度从而调节器件的阈值电压，这是熟悉本技术领域人员所熟知的常规工艺。第二步是本发明中关键工艺，通过合理的选择离子注入的剂量和能量，在第一次沟道掺杂的基础上，再形成一个掺杂浓度更高的区域17，即为halo区域。根据制作器件类型的不同，这两步注入可以选择不同的注入剂量和能量，两次注入的杂质类型相同，对于相同的离子第一次注入的能量要大于第二次。这两次注入也可以选择相同的注入类型不同的离子，比如分别用P(磷)离子和As(砷)离子，但是要控制第一次离子注入的峰值位置比第二次的深。注入的剂量可以有所调整，但是要保证两次注入的区域17的离子浓度要比只有一次离子注入区域(即第二次注入射程以外，只有第一次注入的区域)高约一个数量级。本发明中第一次注入注硼，第二次注BF₂，每次注入的剂量均在1E13cm^-2～1E14cm^-2范围内，第一次注入能量为100kev左右，第二次在60kev左右。

本发明实施例中的下一个步骤如图4(c)所示。首先是常规的光刻工艺，光刻以后在掩蔽层19上面留下光刻胶21。接下来用21作为去除掩蔽层19的掩模，用常规的RIE刻蚀工艺刻蚀掉暴露区域的19。然后采用电感耦合等离子体(ICP)刻蚀的方法刻蚀如图2C所示的硅台22。当然这一步也可以采用RIE等其它的刻蚀工艺，但是由于ICP刻蚀具有更好的选择性，会使刻蚀出的硅台更为陡直。22的高度大约为0.2～0.5微米。刻蚀完22以后，采用和上面提到的相同的方法去掉光刻胶21和掩蔽氧化层19。

之后生长一层新的氧化层19，如图4(d)所示，采用上面提到的热生长工艺，厚度大约为30-50nm。这次氧化有两个目的，一个是为了作下面离子注入的掩蔽层，另外是作牺牲氧化层，注入完成后去掉19会使硅台22的侧壁更为光滑。之后进行离子注入，在衬底18的表面形成深度大约为20-50nm的轻掺杂区域14，该区域的掺杂浓度要比衬底18的掺杂浓度高，这次注入即为LDD注入，也是本发明中很关键的一步工艺。和后面将要提到的源、漏端区13的注入相比，这次注入的剂量比较小，能量也比较低。本发明中LDD的注入注砷(AS)，注入剂量较高，在1E13cm^-2～1E14cm^-2范围内，能量为100kev左右。在离子注入完成后，用常规的腐蚀工艺，通常采用HF溶液去掉氧化层19。

接下来的工艺如图4(e)所示，首先生长氧化层15，采用热生长的工艺，然后在15的外面制作一层多晶硅12用来作栅电极。氧化层15用来作栅介质，厚度大约为3～10nm。和19、10的生长条件相比，氧化层15对氧化层的质量要求最高，因而对生长条件要求更严格。需要指出的是，本发明中的15不仅可以用氧化层，还可以是其它栅介质材料，比如SiO₂\Si₃N₄的复合层、高K材料、掺N(氮)或者氮化的SiO2等为熟悉本领域的技术人员所熟知的材料。同样也可以因不同的材料采用不同的工艺如淀积、溅射等。本发明中15在800-1000℃的温度下生长，厚度4-8nm。栅电极12的材料也不局限于多晶硅，可以是金属或SiGe等材料。如果采用多晶硅的话，其厚度大约为150-300nm左右，常用CVD(化学气象淀积)的工艺制备。本发明中采用LPCVD工艺生长12，厚度为150-300nm。生长之后要对12进行掺杂，最常用的方法是离子注入。本发明采用离子注入的工艺，注入完成以后要进行退火，视注入离子的不同退火的温度、时间也不相同。本发明实施例采用离子注入的工艺，注磷，剂量为4E15cm^-2，能量为100kev左右。注入完成后在900-1100摄氏度下进行高温快速退火。

本实施例中的下一步工艺如图4(f)所示。包括刻蚀多晶硅12，采用本技术领域中常用的RIE刻蚀工艺。之前进行光刻，这样在刻蚀完成以后，除了有光刻胶的地方和硅台22侧壁的一周留下了多晶硅12，其它地方的多晶硅全部被去除掉了。然后进行离子注入，形成源、漏端的接触区13。这次注入的剂量比较大，通常选择在1E15/cm²～1E16/cm²之间，但是注入的峰值位置要小于形成17时的注入，大于形成14时的注入。

本实施例的下一步骤如图4(g)所示。在器件的表面制作隔离层10，氧化层10用CVD(化学气象淀积)工艺生长，生长温度远比采用热氧化工艺的19和11氧化温度低。10的厚度通常在400-800nm左右，在制作完成后900-1100摄氏度下进行一次快速退火，用来激活上一步骤中注入的离子，同时使隔离层10更为致密，更好的起到隔离的作用。需要指出的是，隔离层10除了可以用氧化层以外，也可以是其它任何可以MOSFET中作隔离或钝化用的介质，比如Al₂O₃以及Si₃N₄等，这一点也是熟悉本领域的技术人员所熟知的。

本发明实施例的最后一步如图4(h)所示，光刻以后腐蚀隔离层10，直到暴露出硅台22、衬底18以及多晶硅12的表面，这样就形成接触孔23。最后淀积金属，引出电极。这两步工艺都是常规工艺，熟悉本领域的技术人员对此应该非常熟悉。至此，完成了本发明实施例的所有步骤。

上述是对于本发明最佳实施例工艺步骤的详细描述，但是很显然，本发明技术领域的熟练人员可以根据上述的步骤作出形式和内容方面非实质性的改变而不偏离本发明所实质保护的范围。因此，本发明不局限于上述具体的形式和细节。

Claims (13)

1、一种垂直沟道场效应晶体管，其特征在于在现有垂直沟道场效应晶体管的漏端增加LDD结构，在源端形成Halo结构；即，对于n型管，在漏端与沟道之间增加一个n^-区，在源端与沟道之间增加一个p⁺区；对于p型管，在漏端与沟道之间增加一个p^-区，在源端与沟道之间增加一个n⁺区。

2、一种制备如权利要求1所述的垂直沟道场效应晶体管的方法，其步骤包括

1)版图设计：定义有源区；在有源区中定义一个硅台区域，源端位于硅台的上端，漏端在有源区硅台的旁边；栅设计成不对称的形状，在有源区的部分较窄，搭在硅台的版图上，在体区的部分较宽；在源、栅、漏区开出引线孔，并设计金属引线；

2)器件隔离；

3)调节阈值注入；

4)Halo注入；

5)刻蚀硅台；

6)LDD注入；

7)生长栅氧化层；

8)淀积多晶硅，并对多晶硅进行重掺杂，接着作激活退火；

9)刻蚀多晶硅，作源漏注入；

10)淀积低氧层，并进行退火；

11)刻蚀引线孔，淀积金属，合金，完成各区引出。

3、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于采用LOCOS技术作器件隔离。

4、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于所述LDD注入浓度大于调节阈值注入浓度；Halo注入的浓度和LDD的注入浓度相仿，但是注入类型相反，而且注入的深度也比LDD深。

5、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于所述第7)步为：先生长牺牲氧化层，然后去掉牺牲氧化层，再生长栅氧化层。

6、如权利要求2或4所述的制备垂直沟道场效应晶体管的方法，其特征在于根据制作器件类型的不同，调解阈值注入和Halo注入可以选择不同的注入剂量和能量；两次注入的杂质类型相同，对于相同的离子第一次注入的能量要大于第二次；这两次注入也可以选择相同的注入类型不同的离子，如分别用磷离子和砷离子，但是要控制第一次离子注入的峰值位置比第二次的深；注入的剂量可以有所调整，但是要保证两次注入的区域的离子浓度要比只有一次离子注入区域高约一个数量级。

7、如权利要求6所述的制备垂直沟道场效应晶体管的方法，其特征在于3)所述调解阈值注入注硼，Halo注入注BF₂，每次注入的剂量均在1E13cm^-2～1E14cm^-2范围内，能量在100kev左右。

8、如权利要求2或4所述的制备垂直沟道场效应晶体管的方法，其特征在于6)所述LDD注入注砷，注入的剂量1E13cm^-2～1E14cm^-2，能量60kev左右。

9、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于在版图设计1)中，对于正面引出衬底的器件，对于n管，在有源区的一端设计p⁺注入的版图；对于p管，在有源区的一端设计n⁺注入的版图。

10、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于1)所述栅为多晶硅栅。

11、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于7)所述重掺杂为离子注入的工艺，注磷，剂量为4E15cm^-2，能量为100kev左右；注入完成后在900-1100℃下进行快速退火。

12、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于8)所述源漏注入的剂量在1E15/cm²～1E16/cm²之间，注入的峰值位置要小于Halo注入，大于LDD注入。

13、如权利要求2所述的制备垂直沟道场效应晶体管的方法，其特征在于10)所述低氧层厚400-800nm；注入完成后在900-1100℃下进行快速退火。

Images