CN1529349A - 一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法 - Google Patents
一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法 Download PDFInfo
- Publication number
- CN1529349A CN1529349A CNA031512526A CN03151252A CN1529349A CN 1529349 A CN1529349 A CN 1529349A CN A031512526 A CNA031512526 A CN A031512526A CN 03151252 A CN03151252 A CN 03151252A CN 1529349 A CN1529349 A CN 1529349A
- Authority
- CN
- China
- Prior art keywords
- film
- sio
- mask
- thickness
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000012212 insulator Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 44
- 238000005516 engineering process Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- -1 oxonium ion Chemical class 0.000 claims description 13
- 239000002159 nanocrystal Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000007789 gas Substances 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000005543 nano-size silicon particle Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，依次包括纳米侧墙的生成，以侧墙厚度定义晶体管栅的长度，以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤，其特征在于：(1)纳米侧墙的形成，其厚度为30～100nm；(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅，SiO2掩膜厚度为100～800nm，栅的厚度为300～500nm，栅氧化层的厚度为1～30nm；(3)以多晶硅栅和其上的SiO2叠层掩模，进行源漏自对准的注氧隔离，注入离子的能量为20～200keV，剂量为1.0～7.0×1017cm－2，衬底温度为400～700℃；退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1％～5％。(4)CMOS工艺完成器件的制造。
Description
技术领域
本发明提出了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，属于微电子技术领域。
背景技术
根据摩尔定律，器件特征尺寸的不断缩小可以提高器件的性能和芯片的集成度。当器件尺寸进入深亚微米，尤其是纳米范围以后，摩尔定律的维持受到越来越大的挑战。这主要是因为器件进入深亚微米和纳米范围之后，更加逼近各种物理极限，各种微观效应相继出现，从而极大地影响了器件的性能。为了继续维持摩尔定律的有效性，使器件尺寸缩小的同时提高器件的性能，各种新型的材料被引入器件的结构中来推迟物理极限的到来。绝缘体上硅(SOI)材料就是新材料中的一种，将成为纳米器件的主流衬底材料(International Technology Roadmap for Semiconductors，2002 Update，见http：//public.itrs.net)。
但是，由于SOI材料中埋氧的存在，SOI器件有两个固有的缺点。由于顶层硅与硅衬底之间被埋氧隔离而电绝缘，导致了载流子在沟道下方的聚集，使顶层硅的电位升高，产生所谓的“浮体效应”，严重地影响器件的性能。另一方面，由于埋氧的热导率非常低，仅为体硅热导率的1％左右，器件产生的热量将受到极大的阻挡，无法及时地耗散出去，产生严重的“自热效应”。
解决SOI器件的浮体效应和自热效应的最直接办法是使器件的沟道下方没有埋氧，让沟道与衬底相连。这样，沟道和衬底是电耦合的，不会产生由于载流子积累而导致的浮体效应；同时，器件工作时产生的热量可以通过埋氧中的硅通道及时地耗散出去。我们将这种新型器件称为源漏在绝缘体上的晶体管，简称为DSOI(Drain and Source On Insulator)器件。为了让这种新型的DSOI器件在纳米范围也能够得到应用，必须设法在器件的下方形成有纳米硅通道的埋氧，纳米硅通道在沟道的下方；埋氧在源区和漏区下方；而且埋氧和多晶硅栅是对准的，这样才能保证器件的性能。
注氧隔离(SIMOX)技术是制备SOI材料的主流技术之一。由于SIMOX技术可以通过掩模精确控制注氧的区域，埋氧和顶层硅的厚度可以通过氧离子的剂量和能量来控制，所以它完全与目前互补金属-氧化物-半导体(CMOS)的制造工艺相兼容，可以用来制备在埋氧中有纳米硅通道的SOI结构。我们前期的研究结果发现，采用SIMOX技术可以在埋氧中获得亚微米和深亚微米的硅通道(Measurement and simulation of electrical and thermalproperty of drain and source on insulator MOSFETs(DSOI)，P.He，X.Lin，B.Jiang，et al.，IEEE International SOI Conference，2002，pp.55-57.)，并且所形成硅通道和所用的掩模相比要大一些。这样，如果将掩模进一步缩小到纳米范围，埋氧不会连接到一起，从而使得制备有纳米硅通道的埋氧存在可行性。
要实现这种DSOI纳米器件，如何获得纳米尺寸的掩模是一个难点。常规的光学曝光无法获得纳米尺寸的掩模。电子束(e-beam)曝光是制备纳米尺寸掩模的主要方法。但是，电子束曝光设备的价格非常昂贵，效率也很低，同时电子束曝光还存在着邻近效应和二次电子效应(Reduction andelimination of proximity effects，E.A.Dobisz，C.R.K.Marrian，R.E.Salvino，et al.，Journal of Vacuum Science & Technology B，11(6)，1993，pp.2733-2740.)，从而影响了掩模的质量。
众所周知，侧墙(sidewall spacer)的形成是衬底表面形状和各向异性反应离子刻蚀(RIE)的共同结果。在有台阶的衬底上用化学气相沉积(CVD)或溅射沉积的薄膜会以均匀的厚度覆盖衬底，这就意味着在台阶处薄膜的垂直高度是台阶的高度和所沉积薄膜厚度之和。当采用各向异性RIE刻蚀时，台阶处的薄膜便形成侧墙。侧墙厚度与所沉积薄膜的厚度相当，约为其厚度的90％；当然，如果过刻蚀的话，其厚度会更薄。
由于侧墙的厚度决定于所沉积薄膜的厚度，这样我们通过沉积纳米厚度的薄膜和RIE刻蚀就可以获得纳米厚度的侧墙。利用这种天然的纳米尺寸的侧墙作为掩模，我们可以制备有纳米硅通道的埋氧，从而避免了昂贵和复杂的电子束曝光。
发明内容
鉴于以上所述的光学曝光和电子束曝光的不足以及侧墙技术的优点，将侧墙技术、SIMOX技术和CMOS工艺结合起来，实现源漏自对准注氧隔离的纳米DSOI器件。因此，本发明的目的在于提供一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于该方法包括以下主要步骤：
(1)在硅片上热氧化生成栅氧化层；
(2)在栅氧化层上沉积多晶硅栅薄膜；
(3)在多晶硅栅薄膜上沉积SiO2薄膜；
(4)沉积Si3N4薄膜，光刻生成台阶；
(5)沉积多晶硅薄膜，RIE刻蚀形成多晶硅侧墙，除去剩余的Si3N4薄膜；
(6)以多晶硅侧墙为掩模RIE刻蚀下层的SiO2薄膜；
(7)以刻蚀出来的SiO2为掩膜刻蚀多晶硅栅；
(8)通过SiO2掩模和多晶硅栅叠层进行自对准氧离子注入；
(9)除去SiO2掩模，沉积SiO2或Si3N4薄膜作为保护膜进行高温退火；
(10)常规CMOS工艺完成器件的制造。
上述的工艺步骤中，步骤(1)中的栅氧厚度为1～30nm，步骤(2)中的多晶硅栅厚度为300～500nm。
一般而言，侧墙不是规则的台面结构，有一个侧面是圆弧面，所以不能直接以侧墙为掩模进行氧离子注入。可以利用侧墙作为掩模将其下面的SiO2薄膜刻蚀成一个足够厚的规则掩模来完全阻挡注入的氧离子注入到多晶硅栅中。步骤(3)中的SiO2薄膜厚度为100～800nm，可以相应地完全阻挡20～200keV的氧离子。
步骤(4)中的Si3N4薄膜是为了引入台阶以便形成侧墙。Si3N4薄膜厚度为100～500nm。这里采用常规的光学曝光和RIE来实现Si3N4台阶的光刻。
步骤(5)中的多晶硅厚度为33～110nm。然后RIE刻蚀出侧墙，侧墙的厚度约为所沉积多晶硅薄膜厚度的90％，即30～100nm。用热磷酸除去Si3N4薄膜。步骤(3)到(5)的工艺完成了侧墙的制作。
步骤(6)是以所形成的侧墙为掩模刻蚀出进行阻挡氧离子注入的掩模。
步骤(7)完成多晶硅栅的刻蚀。
步骤(8)和(9)是SIMOX工艺中的两个主要步骤。步骤(8)中的氧离子注入是以多晶硅栅和其上的SiO2为掩膜，这种自对准的氧离子注入保证了所形成在埋氧只在源区和漏区的下方。注入时，离子的剂量为1.0～7.0×1017cm-2，相应的能量为20～200keV。注入时衬底的温度保持为400～700℃。步骤(9)中高温退火的温度为1200～1375℃，退火时间为1～24小时；退火气氛为Ar与O2的混合气体，其中O2的体积含量为0.1％～5％。
最后，继续用常规的CMOS工艺完成器件的制造。
本发明中的衬底和注入的离子是广义的。作为半导体衬底的材料包括Si、Ge、SiGe、GaAs或其它IV-IV，III-V和II-VI族的二元和三元化合物半导体或者它们之间的多层结构。注入的离子除O+外还可以是O2 +、HO+、H2O+、N+、N2 +等含氧或含氮的离子以形成SiO2、Si3N4或它们的混合埋层。
从以上步骤中不难看出，本发明所述的方法是将侧墙技术和SIMOX技术引入到常规的CMOS工艺之中，在CMOS工艺中以纳米侧墙的厚度来定义多晶硅栅的长度，并且以多晶硅栅和其上的SiO2叠层为掩膜实现源漏下方自对准埋氧的形成。本发明在不需要电子束曝光的条件下制备新型的纳米器件，方法非常简单、经济、巧妙，可以在未来的纳米集成电路中得到应用。
附图说明
图1为采用侧墙技术与CMOS工艺相结合制造源漏自对准注氧隔离的DSOI纳米器件的工艺步骤。
(a)为生长栅氧化层和多晶硅栅薄膜后的结构示意图；
(b)为分别生长SiO2薄膜，Si3N4薄膜台阶和多晶硅薄膜后的结构示意图；
(c)为刻蚀多晶硅薄膜形成侧墙后的结构示意图；
(d)为以多晶硅侧墙为掩模刻蚀下层SiO2后的结构示意图；
(e)为以SiO2为掩模刻蚀多晶硅栅(侧墙一起被刻蚀)后的结构示意图；
(f)为注入氧离子的结构示意图；
(g)为高温退火后的结构示意图；
(h)为CMOS工艺所完成的DSOI纳米器件的结构示意图。
图1和图2中，1为硅衬底；2为SiO2薄膜；3为Si3N4薄膜；4为多晶硅薄膜；5为多晶硅侧墙；6为氧离子；7为注入硅中的氧及退火形成的埋氧；8为埋氧中的纳米硅通道；9为栅氧化层；10为多晶硅栅；11为器件的漏区；12为器件的源区。
具体实施方式
下面的具体实施例有助于理解本发明的特征和优点，但本发明决不仅局限于以下实施例。
实施例1
在单晶硅片上热氧化生长5nm厚的SiO2薄膜作为栅氧化层，LPCVD沉积300nm厚的多晶硅栅薄膜，如图1(a)所示。接着继续用LPCVD法沉积400nm厚的SiO2薄膜；300nm厚的Si3N4薄膜(并刻蚀成台阶)和70nm厚的多晶硅薄膜，如图1(b)。按实施例1的步骤，先刻蚀形成多晶硅侧墙，如图1(c)；再刻蚀下面的SiO2薄膜形成掩膜，如图1(d)；最后RIE刻蚀多晶硅栅，侧墙同时被刻蚀掉，如图1(e)。O+的注入能量为70keV，相应的剂量为2.5×1017cm-2，注入时衬底温度保持为680℃，如图1(f)。除去掩模后，在表面沉积500nm厚的SiO2薄膜，保护多晶硅栅和硅衬底不被退火气氛中氧气氧化。高温退火在Ar+0.1％O2气氛中进行，退火温度为1300℃，退火5个小时；除去SiO2保护薄膜后后的结构如图1(g)所示。最后按常规CMOS工艺完成DSOI纳米器件的制造，结构如图1(h)所示。
实施例2
具体步骤和条件同实施例1，不同之处在于沉积的SiO2薄膜及所形成的掩模的厚度为500nm。O+的注入能量和剂量分别为130keV和4.5×1017cm-2。
实施例3
具体步骤和条件同实施例1，不同之处在于注入的离子不是O+，而是N+。
Claims (6)
1、一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于将侧墙技术、SIMOX技术和CMOS工艺相结合，用侧墙厚度定义晶体管栅的长度，以SiO2掩膜和叠层为掩膜进行自对准的注氧隔离。
2、根据权利要求1所述的制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于包括以下工艺步骤：
(a)在半导体衬底上生长栅氧化层；
(b)用LPCVD沉积多晶硅栅薄膜；
(c)用LPCVD在多晶硅栅薄膜上沉积SiO2薄膜；
(d)用LPCVD在SiO2薄膜上沉积Si3N4薄膜并用RIE刻蚀成台阶；
(e)再用LPCVD在刻蚀出台阶Si3N4薄膜上沉积多晶硅薄膜；RIE刻蚀形成多晶硅侧墙；且用热磷酸除去剩余的Si3N4薄膜；
(f)以多晶硅侧墙为掩模，RIE刻蚀SiO2薄膜，形成阻挡离子注入的掩模；
(g)继续以SiO2为掩膜刻蚀多晶硅栅；
(h)通过SiO2掩模和多晶硅栅叠层进行氧离子注入；
(i)除去SiO2掩模，沉积SiO2或Si3N4薄膜作为保护膜进行高温退火；
(j)常规CMOS工艺完成器件的制造。
3、根据权利要求2所述的制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于所述的半导体衬底材料还包括Si、Ge、SiGe、GaAs或其它IV-IV，III-V和II-VI族的二元和三元化合物半导体或者它们之间的多层结构。
4、根据权利要求1制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于所述的硅片上生长的栅氧化层的厚度为1～30nm；多晶硅栅的厚度为300～500nm；所生长的SiO2薄膜、Si3N4薄膜和多晶硅侧膜的厚度分别是100～800nm，100～500nm，33～110nm；所形成的多晶硅侧墙的厚度为30～100nm。
5、根据权利要求1制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于注入的离子为O+、O2 +、HO+、H2O+、N+、N2 +含氧或含氮的离子以形成SiO2、Si3N4或它们的混合埋层。
6、根据权利要求1制造源漏在自对准绝缘体上的纳米晶体管器件的方法，其特征在于注入离子的能量为20～200keV，相应的剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；除去掩模后进行高温退火，温度为1200～1375℃，退火的时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的体积含量为0.1％～5％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03151252 CN1261988C (zh) | 2003-09-26 | 2003-09-26 | 一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03151252 CN1261988C (zh) | 2003-09-26 | 2003-09-26 | 一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1529349A true CN1529349A (zh) | 2004-09-15 |
| CN1261988C CN1261988C (zh) | 2006-06-28 |
Family
ID=34286985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03151252 Expired - Fee Related CN1261988C (zh) | 2003-09-26 | 2003-09-26 | 一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1261988C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100453444C (zh) * | 2005-12-14 | 2009-01-21 | 中国科学院微电子研究所 | 利用多层侧墙技术制备纳米压印模版的方法 |
| CN102602880A (zh) * | 2012-03-22 | 2012-07-25 | 中国科学院半导体研究所 | 通用的多种材料间全限制纳米线的自对准制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359632B (zh) * | 2008-09-12 | 2010-04-07 | 西安电子科技大学 | SiN掩蔽技术制备纳米级CMOS集成电路的方法 |
-
2003
- 2003-09-26 CN CN 03151252 patent/CN1261988C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100453444C (zh) * | 2005-12-14 | 2009-01-21 | 中国科学院微电子研究所 | 利用多层侧墙技术制备纳米压印模版的方法 |
| CN102602880A (zh) * | 2012-03-22 | 2012-07-25 | 中国科学院半导体研究所 | 通用的多种材料间全限制纳米线的自对准制备方法 |
| CN102602880B (zh) * | 2012-03-22 | 2014-12-17 | 中国科学院半导体研究所 | 通用的多种材料间全限制纳米线的自对准制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1261988C (zh) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4521542B2 (ja) | 半導体装置および半導体基板 | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| CN1282233C (zh) | 双栅极场效应晶体管及其制造方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| CN1956199A (zh) | 半导体结构及其制造方法 | |
| CN1638067A (zh) | 制造应变mosfet的结构和方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN102227001A (zh) | 一种锗基nmos器件及其制备方法 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN109065615A (zh) | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 | |
| US20100044720A1 (en) | Semiconductor device with a reduced band gap and process | |
| CN100342549C (zh) | 局部绝缘体上的硅制作功率器件的结构及实现方法 | |
| CN1956214A (zh) | 场效应晶体管及其制造方法 | |
| US9312378B2 (en) | Transistor device | |
| CN1851930A (zh) | 一种部分耗尽的soi mos晶体管及其制作方法 | |
| CN106033727B (zh) | 场效应晶体管的制作方法 | |
| US11315824B2 (en) | Trench isolation structure and manufacturing method therefor | |
| CN1261988C (zh) | 一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法 | |
| CN102054700B (zh) | Pmos晶体管的制造方法 | |
| Xiong et al. | A novel self-aligned offset-gated polysilicon TFT using high-/spl kappa/dielectric spacers | |
| CN1265433C (zh) | 一种厚膜图形化绝缘体上的硅材料的制备方法 | |
| CN1193432C (zh) | 降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法 | |
| CN1194413C (zh) | 垂直沟道场效应晶体管及制备方法 | |
| CN1261974C (zh) | 采用侧墙技术制备有纳米硅通道的埋氧的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |