CN107994065A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN107994065A CN107994065A CN201610958506.2A CN201610958506A CN107994065A CN 107994065 A CN107994065 A CN 107994065A CN 201610958506 A CN201610958506 A CN 201610958506A CN 107994065 A CN107994065 A CN 107994065A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- semiconductor substrate
- semiconductor devices
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 238000000034 method Methods 0.000 title claims abstract description 129
- 239000010410 layer Substances 0.000 claims abstract description 406
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 239000011241 protective layer Substances 0.000 claims abstract description 87
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 238000000926 separation method Methods 0.000 claims abstract description 76
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 55
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 55
- 230000008569 process Effects 0.000 claims abstract description 15
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 42
- 239000011248 coating agent Substances 0.000 claims description 39
- 238000000576 coating method Methods 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000011343 solid material Substances 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- -1 first grid structure Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000002023 wood Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底中具有隔离层；在器件区的半导体衬底上形成第一栅极结构；在所述第一栅极结构和隔离层之间的半导体衬底中形成源漏应力层；形成源漏应力层后，在隔离层表面形成保护层；形成保护层后，进行中间处理步骤；进行中间处理步骤后，去除保护层；去除保护层后，采用自对准硅化工艺在源漏应力层上形成金属硅化物层。所述方法能够提高半导体器件的电学性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管形成的半导体器件的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供半导体衬底，所述半导体衬底包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底中具有隔离层；在器件区的半导体衬底上形成第一栅极结构；在所述第一栅极结构和隔离层之间的半导体衬底中形成源漏应力层；形成源漏应力层后，在隔离层表面形成保护层；形成保护层后，进行中间处理步骤；进行中间处理步骤后，去除保护层；去除保护层后，采用自对准硅化工艺在源漏应力层上形成金属硅化物层。
可选的，还包括：在进行所述中间处理步骤之前，在所述源漏应力层的表面形成覆盖层；在形成所述覆盖层的同时，形成所述保护层；所述金属硅化物层位于覆盖层表面。
可选的，所述覆盖层和所述保护层的材料为硅。
可选的，形成所述覆盖层和所述保护层的工艺为选择性外延生长工艺；所述选择性外延生长工艺的参数包括：采用的气体包括硅源气体和刻蚀选择气体，硅源气体的流量为5sccm～500sccm，刻蚀选择气体的流量为5sccm～500sccm，腔室压强为10mtorr～500mtorr，温度为600摄氏度～850摄氏度。
可选的，所述硅源气体为SiH2Cl2和SiH4中的一种或两者的组合；所述刻蚀选择气体为HCl、HBr和Cl2中的一种或者任意几种的组合。
可选的，所述覆盖层的厚度大于所述保护层的厚度。
可选的，所述第一栅极结构的侧壁表面具有侧墙；所述第一栅极结构的顶部表面具有掩膜层；所述金属硅化物层仅位于所述覆盖层表面。
可选的，形成所述金属硅化物层的方法包括：在所述器件区半导体衬底、覆盖层和隔离层上、掩膜层表面、以及侧墙的侧壁形成金属层；进行退火处理，使覆盖层和覆盖层上的金属层反应形成金属硅化物层；进行退火处理后，刻蚀去除器件区半导体衬底和隔离层上、掩膜层表面、以及侧墙侧壁的金属层。
可选的，所述第一栅极结构的侧壁表面具有侧墙；所述侧墙暴露出第一栅极结构的顶部表面；所述金属硅化物层还位于第一栅极结构的顶部表面。
可选的，形成所述金属硅化物层的方法包括：在所述器件区半导体衬底、覆盖层和隔离层上、第一栅极结构的顶部表面、以及侧墙的侧壁形成金属层；进行退火处理，使覆盖层和覆盖层上的金属层、以及第一栅极结构和第一栅极结构顶部表面的金属层反应形成金属硅化物层；进行退火处理后，刻蚀去除器件区半导体衬底和隔离层上、以及侧墙侧壁的金属层。
可选的，所述中间处理步骤包括：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖器件区半导体衬底、隔离层和第一栅极结构且暴露出源漏应力层表面；以所述图形化的光刻胶层为掩膜，在所述源漏应力层中注入掺杂离子；在所述源漏应力层中注入掺杂离子后，采用刻蚀工艺去除所述图形化的光刻胶层。
可选的，去除所述保护层的工艺为各向同性刻蚀工艺。
可选的，在去除所述保护层的过程中，所述保护层相对于所述隔离层的刻蚀选择比为30:1～3:1。
可选的，形成所述源漏应力层的方法包括：在所述第一栅极结构和隔离层之间的半导体衬底中形成凹槽；在所述凹槽中形成源漏应力材料层，形成源漏应力层。
可选的，形成所述源漏应力材料层的方法包括：在所述凹槽的侧壁和底部形成源漏应力种子层；在所述凹槽中形成位于源漏应力种子层上的源漏应力体材料层；所述源漏应力种子层和所述源漏应力体材料层构成所述源漏应力材料层。
可选的，所述第一栅极结构包括位于器件区半导体衬底上的第一栅介质层和位于第一栅介质层上的第一栅电极层；所述第一栅介质层的材料为氧化硅或高K介质材料；所述第一栅电极层的材料为多晶硅。
可选的，还包括：形成层间介质层，所述层间介质层覆盖器件区半导体衬底、第一栅极结构、金属硅化物层和隔离层；去除第一栅电极层，在所述层间介质层中形成开口；在所述开口中形成第二栅电极层。
可选的，当所述第一栅介质层的材料为氧化硅时，所述半导体器件的形成方法还包括：去除第一栅电极层后，去除第一栅介质层，在所述层间介质层中形成开口；形成所述第二栅电极层之前，在所述开口的侧壁和底部形成第二栅介质层；当所述第一栅介质层的材料为高K介质材料时，形成开口后，第一栅介质层构成第二栅电极层；所述第二栅介质层和第二栅电极层构成第二栅极结构。
本发明还提供一种采用上述任意一项方法所形成的半导体器件。
本发明还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底中具有隔离层；第一栅极结构，位于器件区的半导体衬底上；源漏应力层，位于所述第一栅极结构和隔离层之间的半导体衬底中；保护层，位于所述隔离层表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，进行中间处理步骤之前，在所述隔离层的表面形成保护层，在进行中间处理步骤之后且在形成金属硅化物层之前，去除保护层。所述保护层能够保护隔离层，避免中间处理步骤对隔离层造成较大的损耗。从而避免源漏应力层的侧壁在中间处理步骤之后且在形成金属硅化物层之前被覆盖的面积减小过多。在形成金属硅化物层的过程中，避免源漏应力层侧壁受到较大的损耗，进而避免源漏应力层对沟道的应力减小。从而提高了半导体器件的电学性能。
进一步的，利用在源漏应力层表面形成覆盖层的工艺制程，在所述隔离层表面形成保护层，使得容易实现在隔离层表面形成保护层，使得工艺难度降低，且工艺得到简化。
本发明技术方案提供的半导体器件中，源漏应力层侧壁受到损耗较小，进而避免源漏应力层对沟道的应力减小，从而提高了半导体器件的电学性能。
本发明技术方案提供的半导体器件中，在隔离层表面具有保护层，所述保护层能够保护隔离层，隔离层保护源漏应力层侧壁。在后续工艺中，源漏应力层侧壁不易受到较大的损耗。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图8是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件的电学性能有待提高。
图1至图3是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底100中具有隔离层101。
继续参考图1，在器件区的半导体衬底100上形成伪栅极结构110；在所述伪栅极结构110和隔离层101之间的半导体衬底100中形成源漏应力层120。
参考图2，形成所述源漏应力层120后，进行中间处理步骤。
所述中间处理步骤用以形成相应的功能层。在进行中间处理步骤的过程中，需要形成图形化的光刻胶层以定义功能层的位置。所述中间处理步骤还包括：采用刻蚀工艺去除图形化的光刻胶层。
参考图3，进行所述中间处理步骤后，在源漏应力层120上形成金属硅化物层130。
形成所述金属硅化物层130的步骤包括：在所述器件区半导体衬底100、源漏应力层120、隔离层101、以及伪栅极结构110上形成金属层；进行退火处理，使源漏应力层120和源漏应力层120上的金属层反应形成金属硅化物层130；进行退火处理后，刻蚀去除器件区半导体衬底100、隔离层101、以及伪栅极结构110上的金属层。
然而，上述方法形成的半导体器件的电学性能较差，经研究发现，原因在于：
在形成源漏应力层后，进行了所述中间处理步骤，所述中间处理步骤包括采用刻蚀工艺去除图形化的光刻胶层。因此在进行所述中间处理步骤后，隔离层受到较大的刻蚀损伤。导致在进行所述中间处理步骤后且在形成金属硅化物层之前，源漏应力层的侧壁被隔离层覆盖的面积减小过多。为了方便说明，将源漏应力层侧壁中，在中间处理步骤之前被隔离层覆盖，在中间处理步骤之后且在形成金属硅化物层之前被暴露出来的部分称为侧壁暴露区。在形成金属硅化物的过程中，金属层较难形成在侧壁暴露区表面。在刻蚀去除器件区半导体衬底、隔离层、以及伪栅极结构上的金属层的过程中，侧壁暴露区表面被暴露在刻蚀环境中，因此会对源漏应力层侧壁产生较大的损耗。导致源漏应力层对沟道的应力减小，降低了半导体器件的电学性能。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底中具有隔离层；在器件区的半导体衬底上形成第一栅极结构；在所述第一栅极结构和隔离层之间的半导体衬底中形成源漏应力层；形成源漏应力层后，在隔离层表面形成保护层；形成保护层后，进行中间处理步骤；进行中间处理步骤后，去除保护层；去除保护层后，采用自对准硅化工艺在源漏应力层上形成金属硅化物层。
所述方法中，进行中间处理步骤之前，在所述隔离层的表面形成保护层，在进行中间处理步骤之后且在形成金属硅化物层之前，去除保护层。所述保护层能够保护隔离层，避免中间处理步骤对隔离层造成较大的损耗，从而避免源漏应力层的侧壁在中间处理步骤之后且在形成金属硅化物层之前被覆盖的面积，相对于在中间处理步骤之前被覆盖的面积较小。在形成金属硅化物层的过程中，避免源漏应力层侧壁受到较大的损耗，进而避免源漏应力层对沟道的应力减小。从而提高了半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供半导体衬底，所述半导体衬底200包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底200中具有隔离层201。
所述半导体衬底200为后续形成半导体器件提供工艺平台。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，所述半导体衬底200的材料为单晶硅。
所述半导体衬底200包括器件区和隔离区。所述器件区的半导体衬底200上用于形成MOS晶体管。所述隔离区的半导体衬底200中具有隔离层201，所述隔离层201用于电学隔离相邻器件区的MOS晶体管。
继续参考图4，在器件区的半导体衬底200上形成第一栅极结构210。
所述第一栅极结构210包括位于器件区半导体衬底200上的第一栅介质层211和位于第一栅介质层211上的第一栅电极层212。
本实施例中，所述第一栅电极层212的材料为多晶硅。
本实施例中，若后续去除第一栅电极层212而形成开口，那么第一栅介质层211形成后续的第二栅介质层，故需要第一栅介质层211的材料为高K(K大于3.9)介质材料。若后续去除第一栅极结构210而形成开口，那么形成开口后，需要在开口中形成第二栅介质层，相应的，第一栅介质层211的材料为氧化硅。
本实施例中，以后续去除第一栅极结构210而形成开口为示例进行说明。后续在所述开口中形成第二栅极结构。
在其它实施例中，所述第一栅介质层的材料为高K介质材料，所述第一栅电极层的材料为金属。相应的，后续不会形成第二栅极结构。
形成所述第一栅极结构210的方法包括：在所述器件区的半导体衬底200和隔离层201上形成栅介质材料层(未图示)；在所述栅介质材料层上形成栅电极材料层(未图示)；在所述栅电极材料层上形成图形化的掩膜层213；以所述掩膜层213为掩膜刻蚀所述栅介质材料层和栅电极材料层，在所述器件区的半导体衬底200上形成第一栅极结构210。
形成第一栅极结构210后，所述掩膜层213位于第一栅极结构210的顶部表面。
所述第一栅介质层211对应所述栅介质材料层，所述第一栅电极层212对应所述栅电极材料层。
本实施例中，还包括：在所述第一栅极结构210的侧壁表面形成侧墙214。
所述侧墙214的材料为氮化硅、氮氧化硅或者碳氮化硅。
所述侧墙214用于定义第一栅极结构210的中心和后续形成的源漏应力层的中心投影于半导体衬底200表面上的距离。
所述侧墙214和掩膜层213能够在后续形成源漏应力层的过程中保护第一栅极结构210，避免后续源漏应力层的材料形成于第一栅极结构210表面。
继续参考图4，在第一栅极结构210和隔离层201之间的半导体衬底200中形成源漏应力层220。
形成所述源漏应力层220的方法包括：在所述第一栅极结构210和隔离层201之间的半导体衬底200中形成凹槽(未图示)，具体的，在侧墙214和隔离层201之间的半导体衬底200中形成凹槽；在所述凹槽中形成源漏应力材料层(未图示)，形成源漏应力层220。
所述源漏应力层220位于第一栅极结构210和侧墙两侧214的半导体衬底200中。
本实施例中，形成所述源漏应力材料层的方法包括：在所述凹槽的侧壁和底部形成源漏应力种子层；在所述凹槽中形成位于源漏应力种子层上的源漏应力体材料层；所述源漏应力种子层和所述源漏应力体材料层构成所述源漏应力材料层。
所述源漏应力种子层的形成工艺包括外延生长工艺。
当所述器件区的半导体衬底200上用于形成NMOS晶体管时，所述源漏应力种子层的材料为碳硅，所述源漏应力体材料层的材料为掺杂有第一离子的碳硅；当所述器件区的半导体衬底200上用于形成PMOS晶体管时，所述源漏应力种子层的材料为锗硅，所述源漏应力体材料层的材料为掺杂有第二离子的锗硅。
所述第一离子的导电类型为N型，如磷离子或砷离子。
所述第二离子的导电类型为P型，如硼离子或铟离子。
所述源漏应力种子层的作用为：阻止源漏应力体材料层中的离子向沟道扩散；对源漏应力体材料层起缓冲作用，避免源漏应力体材料层与半导体衬底之200间晶格差距较大而导致源漏应力体材料层晶格错位严重。
在其它实施例中，所述源漏应力层仅包括源漏应力体材料层。
本实施例中，在后续形成金属硅化物层之前保留所述掩膜层213，待后续形成金属硅化物层之后，去除所述掩膜层213。在其它实施例中，在形成源漏应力层220之后，且在后续形成金属硅化物层之前，去除所述掩膜层213。
需要说明的是，当所述器件区的半导体衬底200上用于形成PMOS晶体管时，所述凹槽在垂直于半导体衬底200表面和第一栅极结构210侧壁方向上的剖面形状呈西格玛形。因此所述源漏应力层220在垂直于半导体衬底200表面和第一栅极结构210侧壁方向上的剖面形状呈西格玛形。在此情况下，所述源漏应力层220具有向隔离层201突出的尖端，所述隔离层201将尖端底部的源漏应力层220全部覆盖。
参考图5，形成源漏应力层220后，在隔离层201表面形成保护层230。
所述保护层230作用为：防止后续进行的中间处理步骤对隔离层210造成较大的损耗。
本实施例中，在源漏应力层220表面形成覆盖层231的同时，在所述隔离层201表面形成保护层230。
隔离层201在垂直于第一栅极结构210延伸方向上且平行于半导体衬底200表面方向上的尺寸较小。若采用单独的工艺制程形成保护层230，会增加工艺难度。本实施例中，利用在源漏应力层220表面形成覆盖层231的工艺制程，在所述隔离层201表面形成保护层230，使得容易实现在隔离层201表面形成保护层230，使得工艺难度降低，且简化了工艺。
本实施例中，所述覆盖层231和保护层230的材料为硅。
本实施例中，形成所述覆盖层231和所述保护层230的工艺为选择性外延生长工艺；所述选择性外延生长工艺的参数包括：采用的气体包括硅源气体和刻蚀选择气体，硅源气体的流量为5sccm～500sccm，刻蚀选择气体的流量为5sccm～500sccm，腔室压强为10mtorr～500mtorr，温度为600摄氏度～850摄氏度。
所述硅源气体为SiH2Cl2和SiH4中的一种或两者的组合。
所述刻蚀选择气体为HCl、HBr和Cl2中的一种或者任意几种的组合。
通过调节刻蚀选择气体的流量和硅源气体的流量之间的比例，使得源漏应力层220表面形成覆盖层231的同时，在隔离层201表面形成保护层230。
本实施例中，覆盖层231的厚度大于保护层230的厚度。后续去除保护层230的过程中，可以采用无掩膜刻蚀工艺同时刻蚀覆盖层231和保护层230，待去除保护层230后，源漏应力层220表面还剩余部分的覆盖层231。从而使得工艺得到简化。
本实施例中，形成所述覆盖层231和所述保护层230后，保护层230的厚度为1埃～300埃，所述覆盖层231的厚度为10埃～500埃。
在其它实施例中，覆盖层的厚度小于或者等于保护层的厚度。在后续去除保护层的过程中，需要采用有掩膜刻蚀工艺。
需要说明的是，在其它实施例中，可以单独在隔离层表面形成保护层，在源漏应力层的表面不形成所述覆盖层。相应的，形成保护层的方法包括：在所述器件区的半导体衬底、隔离层、第一栅极结构和源漏应力层上形成保护材料层；图形化所述保护材料层，在所述隔离层的表面形成保护层。
参考图6，形成保护层230后，进行中间处理步骤。
在形成保护层230后且后续形成金属硅化物层240之前，还需要进行中间处理步骤，所述中间处理步骤用以形成相应的功能层。在进行所述中间处理步骤的过程中，需要形成图形化的光刻胶层以定义功能层的位置。所述中间处理步骤还包括：采用刻蚀工艺去除图形化的光刻胶层。
本实施例中，中间处理步骤用以形成重掺杂的源漏应力层220。
本实施例中，所述中间处理步骤包括：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖器件区半导体衬底200、隔离层201和第一栅极结构210且暴露出源漏应力层220表面；以所述图形化的光刻胶层为掩膜，在所述源漏应力层220中注入掺杂离子；在所述源漏应力层220中注入掺杂离子后，采用刻蚀工艺去除所述图形化的光刻胶层。
由于在隔离层201表面形成了保护层230，所述保护层230能够保护隔离层201在中间处理步骤过程中不受到损耗，从而避免源漏应力层220的侧壁在中间处理步骤之后且在后续形成金属硅化物层之前被覆盖的面积，相对于在中间处理步骤之前被覆盖的面积过小。
当所述器件区的半导体衬底200上用于形成PMOS晶体管时，由于所述保护层230能够保护隔离层201在中间处理步骤过程中不受到损耗，因此在中间处理步骤过程后，所述隔离层201还能将尖端底部的源漏应力层220全部覆盖。
参考图7，进行中间处理步骤后，去除保护层230(参考图6)。
去除所述保护层230的工艺为各向同性刻蚀工艺，如各向同性干法刻蚀工艺或各向同性湿法刻蚀工艺。
需要说明的是，由于保护层230的面积相对于图形化的光刻胶层的面积很小，且保护层230的厚度相对于图形化的光刻胶层的厚度很小，因此刻蚀去除保护层230的过程中，过刻蚀量很小。因此在刻蚀去除保护层230的过程中，对隔离层201的损耗很少。
当所述器件区的半导体衬底200上用于形成PMOS晶体管时，去除保护层230后，且在后续形成金属硅化物层之前，所述隔离层201还能将尖端底部的源漏应力层220全部覆盖。
本实施例中，在去除所述保护层230的过程中，所述保护层230相对于所述隔离层201的刻蚀选择比为30:1～3:1。选择此范围的意义在于：若所述保护层230相对于所述隔离层201的刻蚀选择比大于30:1，导致工艺难度较大。若所述保护层230相对于所述隔离层201的刻蚀选择比小于3:1，导致在刻蚀去除保护层230的过程中，对隔离层201的损耗较大。
本实施例中，覆盖层231的厚度大于保护层230的厚度。去除保护层230的过程中，采用无掩膜刻蚀工艺同时刻蚀覆盖层231和保护层230，去除保护层230后，源漏应力层220表面还剩余部分的覆盖层231。
本实施例中，由于保护层230在垂直于第一栅极结构210延伸方向上且平行于半导体衬底200表面方向上的尺寸较小，且无需采用有掩膜刻蚀工艺，因此无需形成相应尺寸较小的掩膜，避免导致掩膜的高宽比增加，进而避免掩膜倾倒，从而降低了工艺的难度。
在其它实施例中，采用有掩膜刻蚀工艺去除保护层，保留覆盖层。
参考图8，去除保护层230(参考图6)后，采用自对准硅化工艺在源漏应力层220上形成金属硅化物层240。
本实施例中，在形成金属硅化物层240之前，所述第一栅极结构210的侧壁表面具有侧墙214，所述第一栅极结构210的顶部表面具有掩膜层213，因此所述金属硅化物层240仅位于所述覆盖层231表面。
本实施例中，形成所述金属硅化物层240的方法包括：在所述器件区半导体衬底200、覆盖层231和隔离层201上、掩膜层213表面、以及侧墙214的侧壁形成金属层(未图示)；进行退火处理，使覆盖层231和覆盖层231上的金属层反应形成金属硅化物层240；进行退火处理后，刻蚀去除器件区半导体衬底200和隔离层201上、掩膜层213表面、以及侧墙214侧壁的金属层。
在其它实施例中，在形成金属硅化物之前，去除掩膜层。相应的，在形成金属硅化物之前，所述第一栅极结构的侧壁表面具有侧墙，所述侧墙暴露出第一栅极结构的顶部表面，因此所述金属硅化物层还位于第一栅极结构的顶部表面。
相应的，形成所述金属硅化物层的方法包括：在所述器件区半导体衬底、覆盖层和隔离层上、第一栅极结构的顶部表面、以及侧墙的侧壁形成金属层；进行退火处理，使覆盖层和覆盖层上的金属层、以及第一栅极结构和第一栅极结构顶部表面的金属层反应形成金属硅化物层；进行退火处理后，刻蚀去除器件区半导体衬底和隔离层上、以及侧墙侧壁的金属层。
由于避免了源漏应力层220的侧壁在中间处理步骤之后且在形成金属硅化物层之前被覆盖的面积，相对于在中间处理步骤之前被覆盖的面积过小，因此，所述金属层能够将暴露出的源漏应力层220全部覆盖。在刻蚀去除器件区半导体衬底200和隔离层201上、掩膜层213表面、以及侧墙214侧壁的金属层的过程中，或者在刻蚀去除器件区半导体衬底和隔离层上、以及侧墙侧壁的金属层的过程中，避免源漏应力层220侧壁受到较大的损耗，进而避免源漏应力层220对沟道的应力减小。提高了半导体器件的电学性能。
具体的，当所述器件区的半导体衬底200上用于形成PMOS晶体管时，去除保护层230后，且在形成金属硅化物层240之前，尖端底部的源漏应力层220被隔离层201全部覆盖。因此金属层能够将尖端和尖端上方的源漏应力层220全部覆盖。在刻蚀去除器件区半导体衬底200和隔离层201上、掩膜层213表面、以及侧墙214侧壁的金属层的过程中，或者在刻蚀去除器件区半导体衬底和隔离层上、以及侧墙侧壁的金属层的过程中，源漏应力层220不会暴露在刻蚀环境中，不会受到刻蚀损耗。
形成金属硅化物240后，还包括：形成层间介质层，所述层间介质层覆盖器件区半导体衬底200、第一栅极结构210、金属硅化物层240和隔离层201；去除第一栅电极层211，在所述层间介质层中形成开口；在所述开口的侧壁和底部形成第二栅电极层。
当所述第一栅介质层211的材料为氧化硅时，所述半导体器件的形成方法还包括：去除第一栅电极层212后，去除第一栅介质层211，在所述层间介质层中形成开口；形成所述第二栅电极层之前，在所述开口的侧壁和底部形成第二栅介质层。
当所述第一栅介质层211的材料为高K介质材料时，形成开口后，第一栅介质层211构成第二栅电极层。
所述第二栅介质层和第二栅电极层构成第二栅极结构。
所述第二栅介质层的材料为高K介质材料，所述第二栅电极层的材料为金属。
相应的，本实施例还提供一种采用上述方法所形成的半导体器件。
本实施例提供的半导体器件中，源漏应力层220侧壁受到损耗较小，进而避免源漏应力层220对沟道的应力减小，从而提高了半导体器件的电学性能。
相应的，本实施例还提供一种半导体器件，请参考图5，包括：半导体衬底200，所述半导体衬底200包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底200中具有隔离层201；第一栅极结构210，位于器件区的半导体衬底200上；源漏应力层220，位于所述第一栅极结构210和隔离层201之间的半导体衬底200中；保护层230，位于所述隔离层201表面。
本实施例提供的半导体器件中，在隔离层201表面具有保护层，所述保护层230能够保护隔离层201，隔离层201保护源漏应力层220侧壁。在后续工艺中，源漏应力层220侧壁不易受到较大的损耗。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底中具有隔离层；
在器件区的半导体衬底上形成第一栅极结构；
在所述第一栅极结构和隔离层之间的半导体衬底中形成源漏应力层；
形成源漏应力层后，在隔离层表面形成保护层；
形成保护层后，进行中间处理步骤；
进行中间处理步骤后，去除保护层；
去除保护层后，采用自对准硅化工艺在源漏应力层上形成金属硅化物层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在进行所述中间处理步骤之前，在所述源漏应力层的表面形成覆盖层；在形成所述覆盖层的同时，形成所述保护层；所述金属硅化物层位于覆盖层表面。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述覆盖层和所述保护层的材料为硅。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，形成所述覆盖层和所述保护层的工艺为选择性外延生长工艺；所述选择性外延生长工艺的参数包括：采用的气体包括硅源气体和刻蚀选择气体，硅源气体的流量为5sccm～500sccm，刻蚀选择气体的流量为5sccm～500sccm，腔室压强为10mtorr～500mtorr，温度为600摄氏度～850摄氏度。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述硅源气体为SiH2Cl2和SiH4中的一种或两者的组合；所述刻蚀选择气体为HCl、HBr和Cl2中的一种或者任意几种的组合。
6.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述覆盖层的厚度大于所述保护层的厚度。
7.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一栅极结构的侧壁表面具有侧墙；所述第一栅极结构的顶部表面具有掩膜层；所述金属硅化物层仅位于所述覆盖层表面。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，形成所述金属硅化物层的方法包括：在所述器件区半导体衬底、覆盖层和隔离层上、掩膜层表面、以及侧墙的侧壁形成金属层；进行退火处理，使覆盖层和覆盖层上的金属层反应形成金属硅化物层；进行退火处理后，刻蚀去除器件区半导体衬底和隔离层上、掩膜层表面、以及侧墙侧壁的金属层。
9.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一栅极结构的侧壁表面具有侧墙；所述侧墙暴露出第一栅极结构的顶部表面；所述金属硅化物层还位于第一栅极结构的顶部表面。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，形成所述金属硅化物层的方法包括：在所述器件区半导体衬底、覆盖层和隔离层上、第一栅极结构的顶部表面、以及侧墙的侧壁形成金属层；进行退火处理，使覆盖层和覆盖层上的金属层、以及第一栅极结构和第一栅极结构顶部表面的金属层反应形成金属硅化物层；进行退火处理后，刻蚀去除器件区半导体衬底和隔离层上、以及侧墙侧壁的金属层。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述中间处理步骤包括：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖器件区半导体衬底、隔离层和第一栅极结构且暴露出源漏应力层表面；以所述图形化的光刻胶层为掩膜，在所述源漏应力层中注入掺杂离子；在所述源漏应力层中注入掺杂离子后，采用刻蚀工艺去除所述图形化的光刻胶层。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除所述保护层的工艺为各向同性刻蚀工艺。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，在去除所述保护层的过程中，所述保护层相对于所述隔离层的刻蚀选择比为30:1～3:1。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述源漏应力层的方法包括：在所述第一栅极结构和隔离层之间的半导体衬底中形成凹槽；在所述凹槽中形成源漏应力材料层，形成源漏应力层。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，形成所述源漏应力材料层的方法包括：在所述凹槽的侧壁和底部形成源漏应力种子层；在所述凹槽中形成位于源漏应力种子层上的源漏应力体材料层；所述源漏应力种子层和所述源漏应力体材料层构成所述源漏应力材料层。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一栅极结构包括位于器件区半导体衬底上的第一栅介质层和位于第一栅介质层上的第一栅电极层；所述第一栅介质层的材料为氧化硅或高K介质材料；所述第一栅电极层的材料为多晶硅。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，还包括：形成层间介质层，所述层间介质层覆盖器件区半导体衬底、第一栅极结构、金属硅化物层和隔离层；去除第一栅电极层，在所述层间介质层中形成开口；在所述开口中形成第二栅电极层。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，当所述第一栅介质层的材料为氧化硅时，所述半导体器件的形成方法还包括：去除第一栅电极层后，去除第一栅介质层，在所述层间介质层中形成开口；形成所述第二栅电极层之前，在所述开口的侧壁和底部形成第二栅介质层；当所述第一栅介质层的材料为高K介质材料时，形成开口后，第一栅介质层构成第二栅电极层；所述第二栅介质层和第二栅电极层构成第二栅极结构。
19.一种采用如权利要求1至18任意一项方法所形成的半导体器件。
20.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括器件区和隔离区，所述隔离区与器件区邻接，所述隔离区的半导体衬底中具有隔离层；
第一栅极结构，位于器件区的半导体衬底上；
源漏应力层，位于所述第一栅极结构和隔离层之间的半导体衬底中；
保护层，位于所述隔离层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610958506.2A CN107994065B (zh) | 2016-10-27 | 2016-10-27 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610958506.2A CN107994065B (zh) | 2016-10-27 | 2016-10-27 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994065A true CN107994065A (zh) | 2018-05-04 |
| CN107994065B CN107994065B (zh) | 2020-06-09 |
Family
ID=62028739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610958506.2A Active CN107994065B (zh) | 2016-10-27 | 2016-10-27 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994065B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950203A (zh) * | 2019-03-20 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 半导体器件的集成制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071774A (zh) * | 2006-05-12 | 2007-11-14 | 联华电子股份有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| US20120068268A1 (en) * | 2010-09-22 | 2012-03-22 | Hsiao Tsai-Fu | Transistor structure and method of fabricating the same |
| US8329568B1 (en) * | 2010-05-03 | 2012-12-11 | Xilinx, Inc. | Semiconductor device and method for making the same |
| TW201351652A (zh) * | 2012-06-01 | 2013-12-16 | Taiwan Semiconductor Mfg | 半導體元件之製造方法 |
| CN104241130A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法、半导体器件及其形成方法 |
| CN105633000A (zh) * | 2014-11-05 | 2016-06-01 | 上海华力微电子有限公司 | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 |
| CN105719971A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2016
- 2016-10-27 CN CN201610958506.2A patent/CN107994065B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071774A (zh) * | 2006-05-12 | 2007-11-14 | 联华电子股份有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| US8329568B1 (en) * | 2010-05-03 | 2012-12-11 | Xilinx, Inc. | Semiconductor device and method for making the same |
| US20120068268A1 (en) * | 2010-09-22 | 2012-03-22 | Hsiao Tsai-Fu | Transistor structure and method of fabricating the same |
| TW201351652A (zh) * | 2012-06-01 | 2013-12-16 | Taiwan Semiconductor Mfg | 半導體元件之製造方法 |
| CN104241130A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法、半导体器件及其形成方法 |
| CN105633000A (zh) * | 2014-11-05 | 2016-06-01 | 上海华力微电子有限公司 | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 |
| CN105719971A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950203A (zh) * | 2019-03-20 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 半导体器件的集成制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994065B (zh) | 2020-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7867860B2 (en) | Strained channel transistor formation | |
| US8071442B2 (en) | Transistor with embedded Si/Ge material having reduced offset to the channel region | |
| KR101457007B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN103311125B (zh) | 具有应变区的finFET器件 | |
| KR100844933B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| CN108231588A (zh) | 晶体管及其形成方法 | |
| CN108695257B (zh) | 半导体结构及其形成方法 | |
| CN109994547B (zh) | 半导体器件及其形成方法 | |
| CN107799591A (zh) | Ldmos及其形成方法 | |
| CN106206435A (zh) | 无掩模双硅化工艺 | |
| CN105448832A (zh) | 一种半导体器件的制作方法 | |
| TW201926687A (zh) | 半導體裝置及其製造方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| US11594680B2 (en) | Method of forming a FinFET device | |
| CN108538724A (zh) | 半导体结构及其形成方法 | |
| CN111354641A (zh) | 半导体器件及其形成方法 | |
| CN107785262B (zh) | 半导体结构的制造方法 | |
| CN110364570A (zh) | 半导体器件及其形成方法和半导体结构 | |
| CN107994065A (zh) | 半导体器件及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN108074870B (zh) | 晶体管及其形成方法 | |
| US20130175610A1 (en) | Transistor with stress enhanced channel and methods for fabrication | |
| CN111508898B (zh) | 半导体器件及其形成方法 | |
| CN110957361B (zh) | 半导体器件及其形成方法 | |
| CN103594374B (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |