WO2013120344A1 - 隧穿场效应晶体管及其制备方法 - Google Patents
隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- WO2013120344A1 WO2013120344A1 PCT/CN2012/080408 CN2012080408W WO2013120344A1 WO 2013120344 A1 WO2013120344 A1 WO 2013120344A1 CN 2012080408 W CN2012080408 W CN 2012080408W WO 2013120344 A1 WO2013120344 A1 WO 2013120344A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- region
- effect transistor
- field effect
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000005669 field effect Effects 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 230000005641 tunneling Effects 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 39
- 238000002161 passivation Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 239000003989 dielectric material Substances 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000005465 channeling Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Definitions
- the semiconductor substrate is lightly doped or intrinsic, thereby reducing the on-resistance of the device and reducing power consumption at high currents.
- an isolation layer is formed on sidewalls of the gate dielectric layer and the gate.
- step S6 comprising: forming an isolation layer on sidewalls of the gate dielectric layer and the gate.
- the method for preparing the tunneling field effect transistor further includes the following steps: S9: forming a source region metal layer on the source region, forming a drain region on the drain region Leakage zone metal layer.
- FIGS. 2-11 are schematic structural views showing an intermediate state of a tunneling field effect transistor formed in the steps of a method of fabricating a tunneling field effect transistor according to an embodiment of the present invention. detailed description
- first and second are used for descriptive purposes only and are not to be construed as indicating or implying a relative importance or implicitly indicating the number of technical features indicated.
- features defining “first” and “second” may include one or more of the features, either explicitly or implicitly.
- “multiple” has two or more meanings unless otherwise stated.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供一种隧穿场效应晶体管及其制备方法。该隧穿场效应晶体管包括：半导体衬底（1）；沟道区（2），所述沟道区（2）形成在所述半导体衬底（1）中；所述沟道区（2）中形成有一个或多个隔离结构（3）；第一埋层（60）和第二埋层（62），所述第一埋层（60）和所述第二埋层（62）形成在所述半导体衬底（1）中且分别位于所述沟道区（2）两侧，所述第一埋层（60）为第一类型非重掺杂的，所述第二埋层（62）为第二类型非重掺杂的；源区（7）和漏区（8），所述源区（7）和所述漏区（8）形成在所述半导体衬底（1）中且分别位于所述第一埋层（60）和第二埋层（62）上，所述源区（7）为第一类型重掺杂的，所述漏区（8）为第二类型重掺杂的；和栅介质层（4）和栅极（5），所述栅介质层（4）形成在所述一个或多个隔离结构（3）上，所述栅极（5）形成在所述栅介质层（4）上。
Description
隧穿场效应晶体管及其制备方法 相关申请的交叉引用
本申请要求 2012年 2月 15 日提交到中华人民共和国国家知识产权局的中国专利申请 No. 201210034358.7的优先权和权益， 该专利申请的全部内容通过参照并入本文。 技术领域
本发明涉及半导体设计及制造技术领域， 特别涉及一种隧穿场效应晶体管及其制备方 法。 背景技术
对于 MOSFET (金属 -氧化物-半导体场效应晶体管）集成电路， 关态泄露电流随着集成 电路特征尺寸的缩小而迅速上升。 为降低泄露电流， 从而进一步降低器件的功耗， 提高器件 的耐压能力， 与 MOSFET具有不同工作原理的隧穿场效应晶体管（ TFET )得到了广泛的应 用。 目前， 常规隧穿场效应晶体管的漏极和源极位于半导体衬底的同一个平面， 这种结构的 隧穿场效应晶体管耐高压能力差， 导通电阻大， 功耗高。 因此， 如何提高隧穿场效应晶体管 的耐压能力且 P争低功耗是隧穿场效应晶体管研制过程中亟需解决的技术问题之一。 发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决了现有的隧穿场效应晶体管 耐高压能力差、 导通电阻大、 功耗高的缺点。
本发明一方面提供一种隧穿场效应晶体管。 所述隧穿场效应晶体管包括： 半导体衬底； 沟道区， 所述沟道区形成在所述半导体衬底中， 所述沟道区中形成有一个或多个隔离结构； 第一埋层和第二埋层，所述第一埋层和所述第二埋层形成在所述半导体衬底中且分别位于所 述沟道区两侧，所述第一埋层为第一类型非重掺杂的，所述第二埋层为第二类型非重掺杂的； 源区和漏区，所述源区和所述漏区形成在所述半导体衬底中且分别位于所述第一埋层和第二 埋层上，所述源区为第一类型重掺杂的，所述漏区为第二类型重掺杂的；和栅介质层和栅极， 所述栅介质层形成在所述一个或多个隔离结构上， 所述栅极形成在所述栅介质层上。
在本发明的一个实施例中， 所述一个或多个隔离结构内填充有介质材料，所述介质材料 对所述沟道区产生应力， 以提高沟道区载流子的迁移率， 且减小沟道的导通电阻。
在本发明的一个实施例中， 所述半导体衬底为轻掺杂或本征的， 由此能够降低器件的导 通电阻， 且减小大电流下的功耗。
在本发明的一个实施例中， 所述源区上形成有源区金属层，所述漏区上形成有漏区金属
层。
在本发明的一个实施例中， 所述源区金属层和所述漏区金属层的材料为金属-半导体合 金。
在本发明的一个实施例中， 在所述栅介质层和所述栅极的侧壁上形成有隔离层。
在本发明的一个实施例中， 所述源区金属层、所述漏区金属层和所述栅极上形成有钝化 层， 所述钝化层中形成有分别贯通所述钝化层至所述源区金属层、 所述漏区金属层和所述栅 极的多个接触孔。
在本发明的一个实施例中， 所述钝化层上形成有多个金属互连，所述多个金属互连分别 通过所述多个接触孔与所述源区金属层、 所述漏区金属层和所述栅极连接。
本发明另一方面提供一种隧穿场效应晶体管的制备方法。所述隧穿场效应晶体管的制备 方法包括以下步骤： S1 : 提供半导体衬底； S2: 在所述半导体衬底中形成一个或多个沟槽； S3: 在所述一个或多个沟槽的每个中填充介质材料以形成隔离结构； S4: 在所述一个或多个 隔离结构上形成栅介质层， 在所述栅介质层上形成栅极， 所述半导体衬底的被所述栅介质层 覆盖的区域为沟道区； S5： 对所述沟道区外侧的所述半导体衬底的第一外侧区域进行第一类 型非重掺杂以形成第一埋层； S6: 对所述沟道区外侧的所述半导体衬底的第二外侧区域进行 第二类型非重掺杂以形成第二埋层； S7: 对所述第一埋层的表面区域进行第一类型重掺杂以 形成源区； 和 S8: 对所述第二埋层的表面区域进行第二类型重掺杂以形成漏区。
在本发明的一个实施例中， 所述半导体衬底为轻掺杂或本征的， 由此能够降低器件的导 通电阻， 且减小大电流下的功耗。
在本发明的一个实施例中，填充在所述一个或多个沟槽中的介质材料对所述沟道区产生 应力， 以提高沟道区载流子的迁移率， 且减小沟道的导通电阻。 所填充的介质材料包括氧化 硅、 氮化硅等。
在本发明的一个实施例中， 在步骤 S6之后包括： 在所述栅介质层和所述栅极的侧壁上 形成隔离层。
在本发明的一个实施例中， 在步骤 S8之后， 所述隧穿场效应晶体管的制备方法还包括 以下步骤： S9: 在所述源区上形成源区金属层， 在所述漏区上形成漏区金属层。
在本发明的一个实施例中， 所述源区金属层和所述漏区金属层的材料为金属-半导体合 金。
在本发明的一个实施例中， 在步骤 S9之后， 所述隧穿场效应晶体管的制备方法包括以 下步骤： S10: 在所述源区金属层、 所述漏区金属层和所述栅极之上形成钝化层， 在所述钝 化层中形成分别贯通所述钝化层至所述源区金属层、所述漏区金属层和所述栅极的多个接触 孔； 和 S11 : 在所述钝化层上形成多个金属互连， 所述多个金属互连分别通过所述多个接触 孔与所述源区金属层、 所述漏区金属层和所述栅极连接。
根据本发明实施例的隧穿场效应晶体管及其制备方法，通过在衬底的有源区设置隔离结 构， 以增大沟道表面积， 其效果相当于增大沟道长度， 从而增强隧穿场效应晶体管的耐高电 压能力。 另外， 通过在隧穿场效应晶体管的源区和漏区附近形成的掺杂类型相反的非重掺杂
区域（即， 第一埋层和第二埋层）， 可以提高器件在关态下的耐击穿能力。 而在开态时由于 有栅压的作用，表面会形成电子积累或电子反型，故这两个区域（即， 第一埋层和第二埋层） 不会影响器件的开态特性。
本发明附加的方面和优点将在下面的描述中部分给出， 部分将从下面的描述中变得明 显， 或通过本发明的实践了解到。 附图说明
本发明上述的和 /或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和 容易理解， 其中：
图 1为本发明实施例的隧穿场效应晶体管的结构示意图；
图 2-11为本发明实施例的隧穿场效应晶体管的制备方法的步骤中形成的隧穿场效应晶 体管的中间状态的结构示意图。 具体实施方式
下面详细描述本发明的实施例， 所述实施例的示例在附图中示出， 其中自始至终相同或 类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的 实施例是示例性的， 仅用于解释本发明， 而不能解释为对本发明的限制。
此外， 术语"第一"、 "第二 "仅用于描述目的， 而不能理解为指示或暗示相对重要性或者 隐含指明所指示的技术特征的数量。 由此， 限定有 "第一"、 "第二 "的特征可以明示或者隐含 地包括一个或者更多个该特征。 进一步地， 在本发明的描述中， 除非另有说明， "多个 "的含 义是两个或两个以上。
图 1是本发明实施例的隧穿场效应晶体管的结构示意图。 需说明的是， 本发明的隧穿场 效应晶体管可以为 n型或 p型隧穿场效应晶体管。为筒便起见， 本发明各实施例仅以 n型隧 穿场效应晶体管为例进行描述。对于 p型隧穿场效应晶体管可以参照本发明实施例的 n型隧 穿场效应晶体管相应改变掺杂类型即可， 在此不再赘述。
如图 1所示， 才艮据本发明实施例的隧穿场效应晶体管包括半导体衬底 1 ; 沟道区 2, 沟 道区 2形成在半导体衬底 1中， 沟道区 2中形成有一个或多个隔离结构 3; 第一埋层 60和 第二埋层 62, 第一埋层 60和第二埋层 62形成在半导体衬底 1中且分别位于沟道区 2两侧， 第一埋层 60为第一类型非重掺杂的，第二埋层 62为第二类型非重掺杂的； 源区 7和漏区 8 , 源区 7和漏区 8形成在半导体衬底 1中且分别位于第一埋层 60和第二埋层 62上，源区 7为 第一类型重掺杂的， 漏区 8为第二类型重掺杂的； 和栅介质层 4和栅极 5 , 栅介质层 4形成 在一个或多个隔离结构上， 栅极 5形成在栅介质层 4上。
如图 1所示， 该隧穿场效应晶体管包括半导体衬底 1。 半导体衬底 1的材料可以是能够 用于制备隧穿场效应晶体管的任何半导体衬底材料， 具体可以是， 但不限于， 硅、锗硅、锗、 砷化镓等半导体材料。 在本实施例中， 半导体衬底 1为 n型轻掺杂或本征的， 由此能够降低
器件的导通电阻， 减小大电流下的功耗。
半导体衬底 1中形成有沟道区 2。 沟道区 2中形成一个或多个隔离结构 3。 需指出的是， 为筒明起见， 本发明实施例的附图仅在有源区示出一个隔离结构 3作为示例。 通过在半导体 衬底 1的有源区 （即， 沟道区 2 ) 中设置隔离结构， 以增大沟道表面积， 其效果相当于增大 沟道长度， 从而增强器件漏端的耐高电压能力。 在本发明优选的实施例中， 隔离结构 3内填 充有能够对沟道区 2产生应力的介质材料， 例如氧化硅、 氮化硅等。 通过在隔离结构 3中引 入介质材料， 可以对 n型 TFET的沟道区产生张应力， 或者对 p型 TFET的沟道区产生压应 力， 以提高沟道区载流子的迁移率， 且减小沟道区的导通电阻。
在半导体衬底 1中且在沟道区 2的两侧分别形成有源区 7和漏区 8, 其中， 源区 7为 p 型重掺杂的， 漏区 8为 n型重掺杂的。在半导体衬底 1中且在沟道区 2的两侧靠近源区 7和 漏区 8的位置分别形成有第一埋层 60和第二埋层 62。 在本实施例中， 第一埋层 60为 p型 非重掺杂的， 第二埋层 62为 n型非重掺杂的。 通过在隧穿场效应晶体管的源区和漏区附近 形成的掺杂类型相反的非重掺杂区域（即， 第一埋层 60和第二埋层 62 ), 可以提高器件在 关态下的耐击穿能力。 而在开态时由于有栅压的作用， 表面会形成电子积累或电子反型， 这 两个区域（即， 第一埋层 60和第二埋层 62 ) 不会影响开态特性。
在隔离结构 3之上形成有栅介质层 4。 栅介质层 4的材料可以是制备隧穿场效应晶体管 中使用的任何栅介质材料， 具体可以为， 但不限于， 高 K介质、 二氧化硅或具有功函数调 节功能的材料。 在本实施例中， 栅介质层 4可以为能够调节衬底的功函数的功函数调谐层。 对于 n型衬底， 功函数调谐层的材料可以为， 但不限于， Hf02。 对于 p型衬底， 功函数调谐 层的材料可以为，但不限于， A1的化合物。在栅介质层 4之上形成有栅极 5。在本实施例中， 栅极 5可以为， 但不限于， 多晶硅栅极或金属栅极。
在本发明实施例中， 在半导体衬底 1 中且在不同的有源区之间形成有浅沟槽隔离 (STI)14。 源区 7上形成有源区金属层 70, 漏区 8上形成有漏区金属层 80。 源区金属层 70 和漏区金属层 80的材料可以为金属-半导体合金或者金属硅化物。 栅介质层 4和栅极 5的侧 壁上形成有隔离层 9, 即侧墙。 源区金属层 70、 漏区金属层 80和栅极 5之上形成有钝化层 10, 钝化层 10中形成有分别贯通钝化层 10至源区金属层 70、 漏区金属层 80和栅极 5的多 个接触孔 12。 钝化层 10之上形成有多个金属互连 13 , 多个金属互连 13分别通过多个接触 孔 12与源区金属层 70、 漏区金属层 80和栅极 5连接。
下面结合附图 2至 11具体描述本发明实施例的 n型隧穿场效应晶体管的制备方法， 该 方法包括以下步骤：
步骤 S1 : 提供半导体衬底 1。 半导体衬底 1可以是能够用于制备隧穿场效应晶体管的任 何半导体衬底材料， 具体可以是， 但不限于， 硅、 锗硅、 锗、 砷化镓等半导体材料。 在本实 施例中， 半导体衬底 1为 n型轻掺杂或本征的， 由此能够降低器件的导通电阻， 减小大电流 下的功耗。
步骤 S2: 在半导体衬底 1 中形成一个或多个沟槽。 具体地， 可以刻蚀半导体衬底 1 以 形成多个沟槽， 如图 2所示。
步骤 S3: 在每个沟槽中填充介质材料以形成隔离结构。 在本实施例中， 在每个沟槽中 填充介质材料， 例如氧化硅、 氮化硅等。 该介质材料一方面起隔离作用， 另一方面可以对沟 道区引入应力， 以提高沟道区载流子的迁移率， 且减小沟道的导通电阻。 填充介质材料的方 法可以采用常规的介质淀积方法， 例如化学气相淀积（CVD )、 物理气相淀积（PVD )、 脉冲 激光淀积（PLD )、 原子层淀积（ALD )、 等离子体增强原子层淀积（PEALD )或其他方法， 然后进行退火， 以形成隔离结构。 在本实施例中， 有源区内的隔离结构 3和传统的用于隔离 不同有源区的 STI结构 14可以在此步骤中同时形成， 即， 位于中间的隔离结构为形成在有 源区内的隔离结构 3 , 位于两侧的隔离结构为用于隔离不同有源区的 STI结构 14, 如图 3所 示。
步骤 S4: 在一个或多个隔离结构 3之上形成栅堆叠。 栅堆叠包括栅介质层 4和位于栅 介质层 4之上的栅极 5。 半导体衬底 1的被该栅堆叠覆盖的区域为沟道区 2。 形成栅堆叠的 步骤实质上也是定义沟道区 2的步骤。 需指出的是， 为筒明起见， 本发明实施例的附图仅在 有源区示出一个隔离结构 3作为示例。 具体地， 在半导体衬底 1上淀积栅介质层材料， 经过 涂布光刻胶、 光刻、 刻蚀、 去胶， 形成栅介质层 4, 如图 4所示。 在本实施例中， 栅介质层 4的材料可以为， 但不限于， 二氧化硅或高 K介质材料， 例如氧化铪。 在栅介质层 4上淀积 栅极材料， 在本实施例中， 栅极材料可以为， 但不限于， 多晶硅或金属， 然后涂布光刻胶、 光刻、 刻蚀、 去胶， 以形成栅极 5 , 如图 5所示。
步骤 S5: 对沟道区 2外侧的半导体衬底 1的第一外侧区域进行第一类型非重掺杂以形 成第一埋层 60。 具体地， 在器件表面通过光刻形成图案化的掩膜， 该掩膜以栅极 5为自对 准边界覆盖沟道区 2的第二表面区域（即靠近漏区的区域）， 然后对沟道区 2的第一表面区 域（即靠近源区的区域）进行离子注入， 注入类型为 p型， 然后退火， 以形成第一埋层 60, 如图 6所示。 在本实施例中， 第一埋层 60为非重掺杂的。
步骤 S6: 对沟道区 2外侧的半导体衬底 1的第二外侧区域进行第二类型非重掺杂以形 成第二埋层 62。 具体地， 在器件表面通过光刻形成图案化的掩膜， 该掩膜以栅极 5为自对 准边界覆盖沟道区 2的第一表面区域（即靠近源区的区域）， 然后对沟道区 2的第二表面区 域（即靠近漏区的区域）进行离子注入， 注入类型为 n型， 然后退火， 以形成第二埋层 62, 如图 7所示。 在本实施例中， 第二埋层 62为非重掺杂的。
在本实施例中， 在步骤 S6之后还包括： 在栅堆叠侧壁上形成隔离层 9, 即侧墙。 具体 地， 可以淀积保护介质， 干法刻蚀， 以在栅堆叠侧壁上形成隔离层 9。 保护介质可以为二氧 化硅或者氮氧化硅， 如图 8所示。
步骤 S7: 对第一埋层 60的表面区域进行第一类型重掺杂以形成源区 7。 具体地， 在器 件表面通过光刻形成图案化的掩膜， 该掩膜以隔离层 9为自对准边界覆盖第二埋层 62的表 面区域， 对第一埋层 60的表面区域进行离子注入， 注入类型为 p型， 然后退火， 以形成源 区 7, 如图 9所示。 在本实施例中， 源区 7为重掺杂的。
步骤 S8: 对第二埋层 62的表面区域进行第二类型重掺杂以形成漏区 8。 具体地， 在器 件表面通过光刻形成图案化的掩膜， 该掩膜以隔离层 9为自对准边界覆盖第一埋层 60的表
面区域， 对第二埋层 62的表面区域进行离子注入， 注入类型为 n型， 然后退火， 以形成漏 区 8 , 如图 10所示。 在本实施例中， 漏区 8为重掺杂的。
在本发明实施例中， 在步骤 S8之后还可以包括以下步骤：
步骤 S9: 在源区 7上形成源区金属层 70, 在漏区 8上形成漏区金属层 80。 源区金属层 70和漏区金属层 80分别与源区 7和漏区 8形成欧姆接触， 其材料可以为， 但不限于， 金属 硅化物或金属-半导体合金， 如图 11所示。
步骤 S10: 在源区金属层 70、 漏区金属层 80和栅极 5之上形成钝化层 10, 然后光刻， 刻蚀， 以在钝化层 10上形成分别贯通钝化层 10至源区金属层 70、 漏区金属层 80和栅极 5 的多个接触孔 12。
步骤 S11 : 在钝化层 10之上形成多个金属互连 13 , 多个金属互连 13分别通过多个接触 孔 12与源区金属层 70、 漏区金属层 80和栅极 5连接， 如图 1所示。
根据本发明实施例的隧穿场效应晶体管及其制备方法，通过在衬底的有源区设置一个或 多个隔离结构， 以增大沟道表面积， 其效果相当于增大沟道长度， 从而增强隧穿场效应晶体 管的耐高电压能力。 另外， 通过在隧穿场效应晶体管的源区和漏区附近形成掺杂类型相反的 非重掺杂区域（即， 第一埋层和第二埋层）， 可以提高器件在关态下的耐击穿能力。 而在开 态时由于有栅压的作用， 表面会形成电子积累或电子反型， 故这两个区域（即， 第一埋层和 第二埋层） 不会影响开态特性。
在本说明书的描述中， 参考术语"一个实施例"、 "一些实施例"、 "示例"、 "具体示例"、 或"一些示例"等的描述意指结合该实施例或示例描述的具体特征、 结构、 材料或者特点包含 于本发明的至少一个实施例或示例中。在本说明书中， 对上述术语的示意性表述不一定指的 是相同的实施例或示例。 而且， 描述的具体特征、 结构、 材料或者特点可以在任何的一个或 多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例， 对于本领域的普通技术人员而言， 可以理解在 不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、 修改、 替换和变型， 本发明的范围由所附权利要求及其等同限定。
Claims
1、 一种隧穿场效应晶体管， 其特征在于， 包括：
半导体衬底；
沟道区，所述沟道区形成在所述半导体衬底中， 所述沟道区中形成有一个或多个隔离结 构；
第一埋层和第二埋层，所述第一埋层和所述第二埋层形成在所述半导体衬底中且分别位 于所述沟道区两侧， 所述第一埋层为第一类型非重掺杂的， 所述第二埋层为第二类型非重掺 杂的；
源区和漏区，所述源区和所述漏区形成在所述半导体衬底中且分别位于所述第一埋层和 第二埋层上， 所述源区为第一类型重掺杂的， 所述漏区为第二类型重掺杂的； 和
栅介质层和栅极， 所述栅介质层形成在所述一个或多个隔离结构上，所述栅极形成在所 述栅介质层上。
2、 如权利要求 1所述的隧穿场效应晶体管， 其特征在于， 所述一个或多个隔离结构内 填充有介质材料， 所述介质材料对所述沟道区产生应力。
3、 如权利要求 1所述的隧穿场效应晶体管， 其特征在于， 所述半导体衬底为轻掺杂或 本征的。
4、 如权利要求 1所述的隧穿场效应晶体管， 其特征在于， 所述源区上形成有源区金属 层， 所述漏区上形成有漏区金属层。
5、 如权利要求 4所述的隧穿场效应晶体管， 其特征在于， 所述源区金属层和所述漏区 金属层的材料为金属-半导体合金。
6、 如权利要求 1所述的隧穿场效应晶体管， 其特征在于， 在所述栅介质层和所述栅极 的侧壁上形成有隔离层。
7、 如权利要求 4所述的隧穿场效应晶体管， 其特征在于， 所述源区金属层、 所述漏区 金属层和所述栅极上形成有钝化层，所述钝化层中形成有分别贯通所述钝化层至所述源区金 属层、 所述漏区金属层和所述栅极的多个接触孔。
8、 如权利要求 7所述的隧穿场效应晶体管， 其特征在于， 所述钝化层上形成有多个金 属互连， 所述多个金属互连分别通过所述多个接触孔与所述源区金属层、 所述漏区金属层和 所述栅极连接。
9、 一种隧穿场效应晶体管的制备方法， 其特征在于， 包括以下步骤：
S1 : 提供半导体衬底；
S2: 在所述半导体衬底中形成一个或多个沟槽；
S3: 在所述一个或多个沟槽的每个中填充介质材料以形成隔离结构；
S4: 在所述一个或多个隔离结构上形成栅介质层，在所述栅介质层上形成栅极， 所述半 导体衬底的被所述栅介质层覆盖的区域为沟道区； S5：对所述沟道区外侧的所述半导体衬底的第一外侧区域进行第一类型非重掺杂以形成 第一埋层；
S6:对所述沟道区外侧的所述半导体衬底的第二外侧区域进行第二类型非重掺杂以形成 第二埋层；
S7: 对所述第一埋层的表面区域进行第一类型重掺杂以形成源区； 和
S8： 对所述第二埋层的表面区域进行第二类型重掺杂以形成漏区。
10、 如权利要求 9所述的隧穿场效应晶体管的制备方法， 其特征在于， 所述半导体衬底 为轻掺杂或本征的。
11、 如权利要求 9所述的隧穿场效应晶体管的制备方法， 其特征在于， 填充在所述一个 或多个沟槽中的介质材料对所述沟道区产生应力。
12、 如权利要求 9所述的隧穿场效应晶体管的制备方法， 其特征在于， 在步骤 S6之后 包括： 在所述栅介质层和所述栅极的侧壁上形成隔离层。
13、 如权利要求 9所述的隧穿场效应晶体管的制备方法， 其特征在于， 在步骤 S8之后 还包括以下步骤：
S9: 在所述源区上形成源区金属层， 在所述漏区上形成漏区金属层。
14、 如权利要求 13所述的隧穿场效应晶体管的制备方法， 其特征在于， 所述源区金属 层和所述漏区金属层的材料为金属-半导体合金。
15、如权利要求 13所述的隧穿场效应晶体管的制备方法， 其特征在于， 在步骤 S9之后 还包括以下步骤：
S10: 在所述源区金属层、 所述漏区金属层和所述栅极之上形成钝化层， 在所述钝化层 中形成分别贯通所述钝化层至所述源区金属层、 所述漏区金属层和所述栅极的多个接触孔； 和
S11 : 在所述钝化层上形成多个金属互连， 所述多个金属互连分别通过所述多个接触孔 与所述源区金属层、 所述漏区金属层和所述栅极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/641,116 US9059268B2 (en) | 2012-02-15 | 2012-08-21 | Tunneling field effect transistor and method for fabricating the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210034358.7 | 2012-02-15 | ||
| CN201210034358.7A CN102569363B (zh) | 2012-02-15 | 2012-02-15 | 一种耐高压隧穿晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013120344A1 true WO2013120344A1 (zh) | 2013-08-22 |
Family
ID=46414345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2012/080408 WO2013120344A1 (zh) | 2012-02-15 | 2012-08-21 | 隧穿场效应晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102569363B (zh) |
| WO (1) | WO2013120344A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160099183A1 (en) * | 2013-10-07 | 2016-04-07 | Stmicroelectronics (Crolles 2) Sas | Method for relaxing the transverse mechanical stresses within the active region of a mos transistor, and corresponding integrated circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569363B (zh) * | 2012-02-15 | 2016-03-23 | 清华大学 | 一种耐高压隧穿晶体管及其制备方法 |
| WO2018094711A1 (zh) * | 2016-11-26 | 2018-05-31 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| CN108470713A (zh) * | 2018-03-29 | 2018-08-31 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
| CN110739313B (zh) * | 2018-07-19 | 2022-07-19 | 合肥晶合集成电路股份有限公司 | 一种非易失性存储器单元、阵列及制备方法 |
| CN111969060B (zh) * | 2020-08-07 | 2024-04-16 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080185664A1 (en) * | 2007-02-02 | 2008-08-07 | Samsung Electronics Co., Ltd. | High Voltage Transistors |
| CN102569363A (zh) * | 2012-02-15 | 2012-07-11 | 清华大学 | 一种耐高压隧穿晶体管及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1176493C (zh) * | 2002-06-28 | 2004-11-17 | 清华大学 | 快闪存储单元及其制造方法 |
| JP2005051022A (ja) * | 2003-07-28 | 2005-02-24 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US7709879B2 (en) * | 2004-06-15 | 2010-05-04 | Nxp B.V. | Non-volatile memory with erase gate on isolation zones |
| US20060091490A1 (en) * | 2004-11-03 | 2006-05-04 | Hung-Wei Chen | Self-aligned gated p-i-n diode for ultra-fast switching |
| US7834345B2 (en) * | 2008-09-05 | 2010-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistors with superlattice channels |
| US8405121B2 (en) * | 2009-02-12 | 2013-03-26 | Infineon Technologies Ag | Semiconductor devices |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
-
2012
- 2012-02-15 CN CN201210034358.7A patent/CN102569363B/zh active Active
- 2012-08-21 WO PCT/CN2012/080408 patent/WO2013120344A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080185664A1 (en) * | 2007-02-02 | 2008-08-07 | Samsung Electronics Co., Ltd. | High Voltage Transistors |
| CN102569363A (zh) * | 2012-02-15 | 2012-07-11 | 清华大学 | 一种耐高压隧穿晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| ZANG, SONGGAN: "tunneling field effect transistor and its application in memory", MASTER'S THESIS, 15 January 2012 (2012-01-15), FUDAN UNIVERSITY, pages 5 - 7 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160099183A1 (en) * | 2013-10-07 | 2016-04-07 | Stmicroelectronics (Crolles 2) Sas | Method for relaxing the transverse mechanical stresses within the active region of a mos transistor, and corresponding integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569363A (zh) | 2012-07-11 |
| CN102569363B (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10050126B2 (en) | Apparatus and method for power MOS transistor | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US10573645B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| US9130060B2 (en) | Integrated circuit having a vertical power MOS transistor | |
| US8048765B2 (en) | Method for fabricating a MOS transistor with source/well heterojunction and related structure | |
| CN105609409B (zh) | 在底部分上选择性地具有厚电介质的沟槽 | |
| US9397178B2 (en) | Split gate power semiconductor field effect transistor | |
| JP2013522908A (ja) | 薄いｂｏｘ金属バックゲート型極薄ｓｏｉデバイス | |
| JP2007311557A (ja) | 半導体装置及びその製造方法 | |
| TWI567830B (zh) | 溝槽式功率電晶體結構及其製造方法 | |
| CN210296383U (zh) | Mosfet器件和碳化硅mosfet器件 | |
| TW201624706A (zh) | 溝槽式功率金氧半場效電晶體與其製造方法 | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| WO2013120344A1 (zh) | 隧穿场效应晶体管及其制备方法 | |
| US20120289004A1 (en) | Fabrication method of germanium-based n-type schottky field effect transistor | |
| US9691878B2 (en) | Method of manufacturing MOSFET | |
| JP2022551159A (ja) | Ｌｄｍｏｓデバイス及びその製造方法 | |
| KR20190056341A (ko) | 듀얼 게이트 유전체 트랜지스터 | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| TW202022949A (zh) | 具有低閃爍雜訊的半導體裝置及其形成方法 | |
| US9059268B2 (en) | Tunneling field effect transistor and method for fabricating the same | |
| US20150380297A1 (en) | Method for manufacturing mosfet | |
| US11923453B2 (en) | LDMOS device and method for preparing same | |
| WO2013104193A1 (zh) | 隧穿场效应晶体管及其制备方法 | |
| US11171223B2 (en) | Method for manufacturing semiconductor device and integrated semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 13641116 Country of ref document: US |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12868437 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12868437 Country of ref document: EP Kind code of ref document: A1 |