CN105097538A - 晶体管的形成方法 - Google Patents

Abstract

本发明提供一种晶体管的形成方法，对栅极结构露出的衬底进行刻蚀之前，先在所述栅极结构露出的衬底上进行外延生长，形成外延层，这样在对栅极结构露出的衬底进行刻蚀的过程中，需要先刻蚀所述外延层，使得刻蚀而成的Σ形凹槽的六边形的尖端的水平位置提高，缩小了Σ形凹槽的六边形的尖端与栅极结构之间的垂直距离，Σ形凹槽中形成的应力层也就越靠近栅极结构，能够提高晶体管的载流子迁移率，进而提高晶体管的性能。

Description

晶体管的形成方法

技术领域

本发明涉及半导体领域，具体涉及一种晶体管的形成方法。

背景技术

在半导体领域中，应力技术可以向沟道区提供拉伸应力或是压缩应力，从而达到提高晶体管的载流子迁移率的效果，进而提高晶体管的性能。

参考图1、图2，示出了现有技术一种应用应力技术的PMOS晶体管形成方法的示意图。在衬底01上形成有栅极结构03，栅极结构03包括栅极04及栅极04侧壁的侧墙05。首先对栅极结构03露出衬底01进行干法刻蚀形成第一凹槽06；再对所述第一凹槽06进行湿法刻蚀，形成Σ形凹槽；在Σ形凹槽中形成填充应力层02，以形成源区或漏区。所述应力层的材料可以是锗硅，从而可以对PMOS晶体管的沟道提供压应力。

因此，应力技术中，如何增大拉应力或压应力、提高载流子的迁移率，进而提高晶体管的性能成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种晶体管形成方法，提高晶体管的载流子迁移率，进而提高晶体管的性能。

为解决上述问题，本发明提供一种晶体管形成方法，包括：

提供衬底；

在所述衬底上形成栅极结构；

在所述栅极结构露出的衬底上进行外延生长，形成外延层；

对所述外延层以及衬底进行刻蚀，形成Σ形凹槽；

在所述Σ形凹槽中形成应力层，以形成源区或漏区。

可选的，所述衬底为硅衬底，所述外延层的材料为硅。

可选的，所述外延层的厚度在20埃到80埃。

可选的，所述栅极结构包括伪栅。

可选的，在形成外延层以后，对所述外延层以及衬底进行刻蚀之前，所述形成方法还包括：

在栅极结构之间的衬底上形成第一介质层；

使所述第一介质层与栅极结构齐平；

去除栅极结构中的伪栅，形成第一开口；

在所述第一开口中填充金属栅极；

去除所述第一介质层。

可选的，在所述第一开口中填充金属栅极之后，对所述栅极结构露出的衬底进行刻蚀之前，所述形成方法还包括：在所述金属栅极上形成金属栅极保护层。

可选的，在所述金属栅极上形成金属栅极保护层的步骤包括：对所述金属栅极进行回刻，去除部分厚度的金属栅极，形成第二开口，在所述第二开口中形成所述金属栅极保护层。

可选的，形成Σ形凹槽的步骤包括：对所述外延层和衬底进行干法刻蚀，在衬底中形成碗型凹槽；对所述碗型凹槽内壁进行湿法刻蚀，形成Σ形凹槽。

可选的，所述干法刻蚀的刻蚀剂包括：含氟气体或含溴气体。

可选的，在所述干法刻蚀之后，湿法刻蚀之前，对所述干法刻蚀形成的碗型凹槽进行清洗，所述清洗步骤包括：SiCoNi方法、干法清洗、湿法清洗中的一种或多种。

可选的，所述湿法刻蚀的刻蚀剂包括：四甲基氢氧化铵或氢氧化钾溶液。

可选的，形成源区或漏区以后，所述形成方法还包括：在所述应力层上外延生长盖帽层。

可选的，所述形成方法还包括：在所述盖帽层上形成硅化物接触层。

可选的，形成栅极结构的步骤包括：在衬底的第一区域的上形成PMOS栅极结构，在衬底的第二区域上形成NMOS栅极结构，所述PMOS栅极结构包括PMOS伪栅，所述NMOS栅极结构包括NMOS伪栅。

可选的，形成外延层的步骤包括：在PMOS栅极结构露出的第一区域的衬底上形成第一外延层，同步地，在NMOS栅极结构露出的第二区域的衬底上形成第二外延层。

可选的，在对所述外延层以及衬底进行刻蚀以形成凹槽的步骤中，用第一光刻胶层将衬底的第二区域覆盖，对PMOS栅极结构之间露出的第一外延层以及衬底进行刻蚀，以形成Σ形凹槽。

可选的，在形成应力层的步骤中，在所述Σ形凹槽中形成第一应力层，以形成PMOS源区或漏区。

可选的，所述形成方法还包括：在形成第一应力层之后，在衬底的第一区域上覆盖第二光刻胶层，对第二区域上的NMOS栅极结构之间露出的第二外延层以及衬底进行刻蚀，以形成第一凹槽，在所述第一凹槽中形成第二应力层，以形成NMOS源区或漏区。

可选的，所述形成方法还包括：

在栅极结构之间以及栅极结构上方形成第二介质层；

在所述第二介质层上方形成掩模板，所述掩模板上具有对应沟槽形状的第一图形，所述第一图形位于栅极结构之间的第二介质层上方，且所述第一图形的尺寸大于栅极结构之间的间距；

以所述掩模板对所述第二介质层进行光刻去掉位于第一图形下方的第二介质层，并以所述金属栅极保护层作为刻蚀停止层，在栅极结构之间形成通孔，在通孔和栅极结构上方形成沟槽，所述通孔用于形成导电插塞，所述沟槽用于形成连接导电插塞的引线。

可选的，在提供衬底的步骤之后，形成栅极结构之前，刻蚀所述衬底，在所述衬底上形成鳍部；

在所述衬底上形成栅极结构的步骤包括：形成横跨所述鳍部的栅极结构；

在所述栅极结构露出的衬底上进行外延生长，形成外延层的步骤包括：在所述栅极结构露出的鳍部上进行外延生长，形成外延层；

对所述外延层以及衬底进行刻蚀的步骤包括：对所述外延层以及鳍部进行刻蚀，在鳍部中形成Σ形凹槽；

在所述Σ形凹槽中形成应力层，以形成源区或漏区。

与现有技术相比，本发明的技术方案具有以下优点：

对所述栅极结构露出的衬底进行刻蚀以形成凹槽之前，先在所述栅极结构露出的衬底上进行外延生长，形成外延层，这样在对栅极结构露出的衬底进行刻蚀的过程中，需要先刻蚀所述外延层，使得刻蚀而成的Σ形凹槽的六边形的尖端的水平位置提高，缩小了Σ形凹槽的六边形的尖端与栅极结构之间的垂直距离，Σ形凹槽中形成的应力层也就越靠近栅极结构，能够提高晶体管的载流子迁移率，进而提高晶体管的性能。

进一步，在所述栅极结构露出的衬底上进行外延生长，形成外延层以后，去除栅极结构中的伪栅，并在去除伪栅后所形成的第一开口中填充金属栅极，然后再对所述外延层和衬底进行刻蚀，形成Σ形凹槽，这样对所述外延层和衬底进行刻蚀的过程中，金属栅极抗刻蚀能力比伪栅更强，使得在刻蚀以后，栅极结构中的金属栅极不容易受刻蚀损伤，从而使栅极结构的形貌更好。

进一步，在所述金属栅极上形成保护层，在栅极结构之间以及栅极结构表面填充第二介质层之后，在栅极结构之间以及栅极结构上方形成第二介质层，在所述第二介质层上方形成掩模板，所述掩模板上具有对应沟槽的第一图形，所述第一图形位于栅极结构之间的第二介质层上方，且所述第一图形的尺寸大于栅极结构之间的间距，以所述掩模板对所述第二介质层进行光刻，所述保护层作为金属栅极的刻蚀阻挡层，去掉位于第一图形下方的第二介质层，在栅极结构之间形成通孔，在通孔和栅极结构上方形成沟槽，所述通孔用于形成导电插塞，所述沟槽用于形成连接导电插塞的引线。这样在形成相互连接的导电插塞和引线的步骤中只采用了一次光刻，与现有技术分别进行对通孔、沟槽的光刻相比，节省了一道光刻，节约了生产成本。

附图说明

图1和图2是现有技术一种晶体管形成方法的剖视图；

图3至图23为本发明晶体管形成方法一实施例中各个步骤的剖视图。

具体实施方式

为了提高载流子迁移率进而提高晶体管的性能，对采用应力技术的晶体管的结构进行分析，如图2所示，所述应力层02的形状与Σ形凹槽的形状相匹配，因而所述应力层02的横截面呈六边形。应力层02与栅极04之间的距离定义为所述六边形的尖端(tip)与栅极之间的距离。所述距离包括垂直距离(tipdepth)S1以及横向距离(proximity)S2。其中垂直距离S1为六边形的尖端与栅极底面沿垂直衬底01方向的间距，横向距离S2为六边形的尖端与相对的栅极04侧壁沿平行衬底01方向的间距。所述垂直距离S1以及横向距离S2越小，Σ型凹槽中的应力层02也就越靠近栅极04，越有利于提高晶体管的载流子迁移率，晶体管的性能也就越好。

为了解决上述技术问题，本发明提供一种晶体管形成方法。对所述栅极结构露出的衬底进行刻蚀以形成凹槽之前，先在所述栅极结构露出的衬底上进行外延生长，形成外延层，这样在对栅极结构露出的衬底进行刻蚀的过程中，刻蚀而成的Σ形凹槽的位置提高，缩小了Σ形凹槽的六边形的尖端与栅极结构之间的垂直距离，从而提高晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图23为本发明晶体管形成方法一实施例中各个步骤的剖视图。

参考图3，提供衬底100，在本实施例中，所述衬底100为硅衬底，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。

在本实施例中，在衬底100中形成隔离结构101，隔离结构101将所述衬底100分为第一区域和第二区域，衬底100的第一区域用于形成PMOS，衬底100的第二区域形成用于NMOS。

需要说明的是，在本实施例中，同时形成NMOS和PMOS，在其他实施例中，也可以只形成PMOS。

所述隔离结构101可以是浅沟槽隔离结构，但本发明对所述隔离结构101的类型不做限制，在其他实施例中，所述隔离结构101还可以为氧化隔离。

在本实施例中，形成隔离结构101以后，在衬底100表面以及隔离结构101表面形成栅极介质层102，栅极介质层102的材料为氧化硅，作用是使栅极与衬底100绝缘，但是本发明对此不做限制，在其他实施例中，也可以在形成金属栅极之前再形成所述栅极介质层102，所述栅极介质层102的材料也可以为氧化铪等高K材料。

继续参考图3，在所述衬底100上形成栅极结构，具体地，在衬底的第一区域的上形成PMOS栅极结构103A，在衬底的第二区域上形成NMOS栅极结构103B，在形成栅极结构的过程中，所述PMOS栅极结构103A包括材料为多晶硅的第一伪栅104A、位于第一伪栅104A侧壁且材料为氮化硅的第一侧墙105A。所述NMOS栅极结构103B中包括材料为多晶硅的第二伪栅104B、位于第二伪栅104B侧壁且材料为氮化硅的第二侧墙105B。

需要说明的是，本实施例中，所述第一伪栅104A、第二伪栅104B的材料为多晶硅，但是本发明对第一伪栅104A、第二伪栅104B的材料不做限制，在其他实施例中，所述第一伪栅104A、第二伪栅104B的材料还可为无定形碳等旋涂材料。

需要说明的是，本实施例中，在所述PMOS栅极结构103A、NMOS栅极结构103B顶部均形成第一保护层106，所述第一保护层106的材料为氮化硅。但是本发明对是否设置所述第一保护层106不作限制。

参考图4，以PMOS栅极结构103A、NMOS栅极结构103B为掩模，对栅极介质层102进行刻蚀，去除PMOS栅极结构103A、NMOS栅极结构103B露出的栅极介质层102至露出衬底100表面，由于PMOS栅极结构103A、NMOS栅极结构103B顶部形成有氮化硅的第一保护层106，因此PMOS栅极结构103A、NMOS栅极结构103B受到刻蚀的影响较小。

参考图5，在所述PMOS栅极结构103A、NMOS栅极结构103B露出的衬底100上进行外延生长，形成外延层。需要说明的是，由于外延层与衬底100的材料相同，没有在附图中示意出外延层与衬底之间的边界线，不应以此限制本发明。

具体地，在所述PMOS栅极结构103A露出的衬底100的第一区域上形成第一外延层301，在NMOS栅极结构103A露出的衬底100的第二区域上形成第二外延层302。

形成第一外延层301、第二外延层302的目的在于：通过抬高刻蚀形成Σ形凹槽的刻蚀面使后续形成的Σ形凹槽的垂直距离变小，从实验中得出，Σ形凹槽的垂直距离的减小量与外延层的厚度的比约为1:2，且在外延层的厚度增大到100埃以后，随着外延层的厚度继续增大，Σ形凹槽的垂直距离的减小量变化逐渐变缓至不再减小，因此，可选的，外延层的厚度在20埃到80埃。

需要说明的是，由于形成了第一外延层301、第二外延层302，后续的分别在衬底100的第一区域和第二区域形成的Σ形凹槽和第一凹槽的形状可以通过第一外延层301、第二外延层302的厚度来调节，即通过便于控制的外延工艺来调节第一凹槽和Σ形凹槽的形貌，从而使得第一凹槽和Σ形凹槽的形貌更好。

需要说明的是，在本实施例中，第一外延层301与第二外延层302为同步形成，因此第一外延层301与第二外延层302的厚度相同。在形成第一外延层301的同时，同步形成第二外延层302的好处在于，使NMOS栅极结构103B之间露出的衬底100中形成的第一凹槽的水平位置与PMOS栅极结构之间103A露出的衬底100中形成的Σ形凹槽基本相同，提高晶体管的性能。但是本发明对第一外延层301与第二外延层302是否为同步形成不做限制，第一外延层301与第二外延层302还可以为分别形成。此外，本发明对是否形成第二外延层302也不做限制，在其他实施例中，也可以不形成所述第二外延层302。

本实施例中，所述衬底100为硅衬底，所述第一外延层301与第二外延层302的材料为硅。第一外延层301与第二外延层302的材料与衬底100的材料一致，因此后续的刻蚀过程中，对PMOS栅极结构103A露出的第一外延层301的刻蚀速率与对衬底100的刻蚀速率基本相同，形成的Σ形凹槽的六边形的形状较好。但是本发明对第一外延层301与第二外延层302的具体材料、第一外延层301与衬底100的材料、第二外延层302的材料是否相同均不做限制。

参考图6，在PMOS栅极结构103A、NMOS栅极结构103B上方以及PMOS栅极结构103A、NMOS栅极结构103B分别露出的第一外延层301与第二外延层302上形成刻蚀阻挡层107，刻蚀阻挡层107的作用是在之后的刻蚀工艺中为衬底100提供保护，在本实施例中，所述刻蚀阻挡层107的材料为氮化硅。在其他实施例中，也可以不形成所述刻蚀阻挡层107。

形成刻蚀阻挡层107以后，在PMOS栅极结构103A、NMOS栅极结构103B之间填充第一介质层108，并使第一介质层108覆盖PMOS栅极结构103A、NMOS栅极结构103B上方的刻蚀阻挡层107，在本实施例中，所述第一介质层108的材料为氧化硅，但是本发明对此不做限制，在其他实施例中，所述第一介质层108还可以为旋涂材料等其他材料。

参考图7，对第一介质层108进行减薄处理并去除部分刻蚀阻挡层107以及全部的第一保护层106，至露出PMOS栅极结构103A、NMOS栅极结构103B上表面，使所述第一介质层108与PMOS栅极结构103A、NMOS栅极结构103B齐平。

具体地，在本实施例中，采用化学机械研磨进行所述减薄处理，但是本发明对此不作限制，还可以采用刻蚀的方法进行所述减薄处理。

结合参考图8，去除PMOS栅极结构103A、NMOS栅极结构103B中的第一伪栅104A、第二伪栅104B，分别形成PMOS第一开口401和NMOS第一开口402。具体地，可以采用干法刻蚀去除第一伪栅104A、第二伪栅104B，但是发明对此不作限制，在其他实施例中，还可以采用湿法刻蚀去除所述第一伪栅104A、第二伪栅104B。

参考图9，在PMOS第一开口401中填充第一金属栅极109A，在NMOS第二开口402中填充第二金属栅极109B。

具体地，在本实施例中，在PMOS第一开口401、NMOS第二开口402中填充第一金属层(未示出)，使第一金属层高于PMOS栅极结构103A、NMOS栅极结构103B，对所述第一金属层进行平坦化处理，去掉多余的第一金属层至露出PMOS栅极结构103A、NMOS栅极结构103B和第一介质层108上表面，形成第一金属栅极109A、第二金属栅极109B。

参考图10，对所述第一金属栅极109A、第二金属栅极109B进行回刻，去除部分厚度的第一金属栅极109A、第二金属栅极109B，分别形成PMOS第二开口403、NMOS第二开口404。

参考图11，在PMOS第二开口403、NMOS第二开口404中形成金属栅极保护层110。

具体地，在所述剩余的第一金属栅极109A、第二金属栅极109B以及第一介质层108上表面形成氮化硅层，对所述氮化硅层进行化学机械研磨，去除第一介质层108上表面的氮化硅层，在PMOS第二开口403、NMOS第二开口404中的氮化硅层形成所述金属栅极保护层110。

需要说明的是，本发明对形成所述金属栅极保护层110的具体方法不做限制，在其他实施例中，还可以直接在第一金属栅极109A、第二金属栅极109B上表面形成所述金属栅极保护层110。在其他实施例中，还可以不形成所述金属栅极保护层110。本发明对金属栅极保护层110的材料也不做限制，在其他实施例中，金属栅极保护层110还可以由碳化硅等其他材料形成。

参考图12，去除所述第一介质层108。具体地，本实施例中，采用湿法刻蚀去除所述氧化硅的第一介质层108，但是本发明对去除所述第一介质层108的具体方法不做限制，在其他实施例中，还可以采用其他方法去除所述第一介质层108。

参考图13，用第一光刻胶层201将衬底100的第二区域覆盖，对衬底100的第一区域上的PMOS栅极结构103A之间露出的刻蚀阻挡层107进行刻蚀，去除衬底100第一区域上的刻蚀阻挡层107。

参考图14，去除所述第一光刻胶层201，以剩余的衬底100的第二区域上的刻蚀阻挡层107以及PMOS栅极结构103A为掩模，对PMOS栅极结构103A之间露出的第一外延层301和衬底100进行干法刻蚀，在衬底100中形成碗型凹槽111。

需要说明的是，在本实施例中，由于形成有刻蚀阻挡层107，因此在对第一区域露出的衬底100进行干法刻蚀之前，去除了所述第一光刻胶层201和衬底100第一区域上的刻蚀阻挡层107，以第二区域上的刻蚀阻挡层107以及PMOS栅极结构103A为掩模，对PMOS栅极结构103A之间露出的衬底100进行干法刻蚀，在其他实施例中，如果没有形成刻蚀阻挡层107，也可以直接以第一光刻胶层201为掩模，对PMOS栅极结构103A之间露出的衬底100进行干法刻蚀。

现有技术同样对衬底100进行干法刻蚀以形成碗型凹槽111，本发明与现有技术不同之处在于，本发明中在PMOS栅极结构103A之间露出的衬底100上形成了第一外延层301。图14中的水平虚线表示了第一外延层301平面在刻蚀前的高度，在对衬底100进行干法刻蚀的过程中，干法刻蚀的方向如虚线箭头所示，由于第一外延层301在刻蚀前的高度高于栅极介质层102的高度，所以在刻蚀形成的碗型凹槽111中，碗型凹槽111的弧形拐角303的位置相应增高，而更靠近衬底100表面。

在本实施例中，所述干法刻蚀的刻蚀剂包括：含氟气体或含溴气体等，但是本发明对所述干法刻蚀的刻蚀剂不做限制，需要说明的是，所述干法刻蚀的刻蚀剂应选择为对硅的刻蚀速率较高，对金属以及氮化硅的刻蚀速率较低的刻蚀剂。

需要说明的是，在所述干法刻蚀之后，湿法刻蚀之前，对所述干法刻蚀形成的碗型凹槽111进行清洗，以为湿法刻蚀提供洁净的表面，清洗方法包括：SiCoNi方法、干法清洗、湿法清洗中的一种或多种。在本实施例中，依次进行采用氢气加氮气的干法清洗、采用SC1溶液的湿法清洗、SiCoNi方法清洗对所述碗型凹槽111进行清洗。

采用氢气加氮气的干法清洗对碗型凹槽111表面的聚合物清洗效果较好。

SC1溶液配方的主要成分为NH₄OH、H₂O₂和H₂O，其清洗原理是利用氧化和微蚀刻来底切和去除表面颗粒，同时去除刻蚀后的碗型凹槽111表面氧化层及其他污染物。

在其他实施例中，也可以选择SC2溶液或其他溶液进行湿法清洗，本发明对此不作限制。

SiCoNi方法是一种采用包括氢气、三氟化氮与氨气的刻蚀方法，可以较为彻底的去除湿法清洗后产生的化学氧化层，并利用微蚀刻去除碗型凹槽111表面剩余的其他污染物，以为后续的湿法刻蚀提供清洁的表面。

参考图15，对所述碗型凹槽111内壁进行湿法刻蚀，使所述碗型凹槽111形成Σ形凹槽112。具体地，所述湿法刻蚀的刻蚀剂包括：四甲基氢氧化铵或氢氧化钾溶液。

在本实施例中，采用四甲基氢氧化铵溶液进行所述湿法刻蚀，采用四甲基氢氧化铵溶液的好处在于，四甲基氢氧化铵溶液具有强碱性，且蚀刻过程较为稳定，且能够快速对衬底100进行湿法刻蚀。

在其他实施例中，湿法蚀刻的蚀刻剂还可以采用氢氧化钾(KOH)溶液，本发明对此不作限制。

如图15中虚线箭头所示，湿法刻蚀的其中一个方向沿单晶硅的(1,1,1)晶面，由于碗型凹槽111的弧形拐角301的位置增高，沿单晶硅的(1,1,1)晶面的湿法刻蚀过程中，形成的Σ形凹槽112的上半部分的边界更接近栅极介质层102，Σ形凹槽的六边形的尖端(tip)的水平位置提高，减小了所述Σ形凹槽112的六边形尖端与PMOS栅极结构103A之间的垂直距离S3，Σ形凹槽112中形成的第一应力层也就越靠近PMOS栅极结构103A，即靠近第一金属栅极109A，能够提高载流子迁移率，使得晶体管获得更好的性能。

此外，本实施例中，先在PMOS栅极结构103A、NMOS栅极结构103B中去除第一伪栅104A、第二伪栅104B，然后在去除第一伪栅104A、第二伪栅104B后形成的PMOS第一开口401、NMOS第二开口402中形成了第一金属栅极109A、第二金属栅极109B。然后再对第二区域露出的衬底100进行干法刻蚀、湿法刻蚀，以形成Σ形凹槽，这样的好处在于，金属栅极抗刻蚀能力比多晶硅的伪栅更强，相对于多晶硅的第一伪栅104A、第二伪栅104B，栅极结构中的第一金属栅极109A、第二金属栅极109B不容易受刻蚀损伤，在进行形成Σ形凹槽的刻蚀过程以后，PMOS栅极结构103A、NMOS栅极结构103B的形貌更好。

需要说明的是，本发明对是否先形成第一金属栅极109A、第二金属栅极109B，再形成Σ形凹槽112不做限制，还可以先形成PMOS的Σ形凹槽112和NMOS的第一凹槽，再去除PMOS栅极结构103A、NMOS栅极结构103B中的第一伪栅104A、第二伪栅104B，形成PMOS第一开口401、NMOS第二开口402，然后在PMOS第一开口401、NMOS第二开口402中形成第一金属栅极109A、第二金属栅极109B。

参考图16，在所述Σ形凹槽112中形成第一应力层113，以形成PMOS源区或漏区。

具体地，采用外延工艺形成所述第一应力层113，并使第一应力层113的高度高于栅极介质层102底部，从而实现对Σ形凹槽112的填充。之后，对所述第一应力层113进行掺杂，以形成PMOS源区或漏区。

需要说明的是，在其他实施例中，还可以在形成所述第一应力层113的过程中进行原位掺杂，以形成PMOS源区或漏区。

对所述第一应力层113进行掺杂以后，在所述第一应力层113上外延生长第一盖帽层114，所述第一盖帽层114的材料为硅。所述第一盖帽层114的作用是保护PMOS源区或漏区，并且由于PMOS的第一应力层113与后续形成的NMOS的第二应力层很难保持在同一水平面，可以调整PMOS中第一应力层113上第一盖帽层114的高度与NMOS中第二应力层上第二盖帽层的高度，使得后续在第一盖帽层114上形成的第一硅化物接触层与在第二盖帽层形成的第二硅化物接触层位于同一水平面，由于后续通过对PMOS栅极结构103A之间的介质层以及NMOS栅极结构103B之间的介质层进行一次刻蚀形成第一硅化物接触层与第二硅化物接触层上的通孔，这样在后续在形成所述通孔时，减小因为第一硅化物接触层与第二硅化物接触层的高度不同而导致刻蚀损伤第一硅化物接触层或第二硅化物接触层的概率。

继续参考图16，在所述第一盖帽层114上形成第一硅化物接触层115，以使得后续形成的导电插塞中的金属与PMOS源区或漏区保持良好的欧姆接触。

参考图17，在本实施例中，形成第一硅化物接触层115之后，还包括：在衬底100的第一区域上的PMOS栅极结构103A、第一硅化物接触层115以及衬底100的第二区域上的NMOS栅极结构103B、刻蚀阻挡层107表面覆盖第二阻挡层116，所述第二阻挡层116的材料为氮化硅。形成第二阻挡层116的目的在于在刻蚀衬底100的第二区域的过程中保护PMOS栅极结构103A、第一硅化物接触层115，但是本发明对是否形成第二阻挡层116不做限制，在其他实施例中，还可以不形成所述第二阻挡层116。

结合参考图18，在衬底100的第一区域上覆盖第二光刻胶层202，以第二光刻胶层202为掩模，对衬底100的第二区域上的刻蚀阻挡层107、第二阻挡层116进行刻蚀，去除衬底100的第二区域上刻蚀阻挡层107、第二阻挡层116至露出衬底100表面。

结合参考图19，去除第二光刻胶层202，以剩余的第二阻挡层116为掩模，对NMOS栅极结构103B之间露出的第二外延层302和衬底100表面进行刻蚀，以形成第一凹槽117。在本实施例中，对NMOS栅极结构103B之间露出的衬底100表面进行刻蚀的方法为干法刻蚀，但是本发明对此不做限制，在其他实施例中，还可以采用湿法刻蚀形成第一凹槽117。形成第一凹槽117以后，去除剩余的第二阻挡层116。

参考图20，在所述第一凹槽117中形成第二应力层118，以形成NMOS源区或漏区。

具体地，采用外延工艺形成所述第二应力层118，并使第二应力层118的高度高于栅极介质层102底部。所述第二应力层118的材料为硅。对所述第二应力层118进行掺杂，以形成NMOS源区或漏区。

对所述第二应力层118进行掺杂以后，在所述第二应力层118上外延生长第二盖帽层119，所述第二盖帽层119的材料为硅。所述第二盖帽层119的作用是保护NMOS源区或漏区，在形成第二盖帽层119的步骤中，可以调整外延生长的速度或时间来调整第二盖帽层119的厚度，使第二盖帽层119上表面与第一盖帽层114上表面在同一水平面。

在所述第二盖帽层119上形成第二硅化物接触层120。

需要说明的是，由于第一外延层301在图5所示的外延生长的步骤后与第二外延层302的厚度相同，所以第二应力层119的与第一应力层113基本位于同一位置，保证了CMOS性能的可靠性。

在本实施例中，本发明晶体管的形成方法还包括:在NMOS栅极结构103B、PMOS栅极结构103A之间形成介质层、导电插塞、在NMOS栅极结构103B、PMOS栅极结构103A上方形成引线，使本发明形成的晶体管与外部电路电连接。

具体地，参考图21，在本实施例中，在PMOS栅极结构103A、NMOS栅极结构103B之间以及PMOS栅极结构103A、NMOS栅极结构103B上方形成第二介质层121。

参考图22，在本实施例中，在所述第二介质层121上方形成掩模板(未示出)，所述掩模板上具有对应沟槽形状的第一图形，所述第一图形位于PMOS栅极结构103A之间、NMOS栅极结构103B之间的第二介质层121上方，且所述第一图形的尺寸大于PMOS栅极结构103A之间、NMOS栅极结构103B之间的间距。

以所述掩模板对所述第二介质层121进行刻蚀，去除PMOS栅极结构103A之间、NMOS栅极结构103B之间的第二介质层121，在PMOS栅极结构103A之间、NMOS栅极结构103B之间形成通孔122，由于第一图形的尺寸大于PMOS栅极结构103A之间的间距以及NMOS栅极结构103B之间的间距，并且所述金属栅极保护层110能起到保护第一金属栅极109A、第二金属栅极109B刻蚀停止层的作用，可以在PMOS栅极结构103A上方、NMOS栅极结构103B上方的介质层121中可以同步形成对应引线的沟槽125。

所述沟槽125与第一金属栅极109A、第二金属栅极109B之间具有第二保护层110作为绝缘层，所述通孔122与第一金属栅极109A、第二金属栅极109B之间具有第一侧墙105A、第二侧墙105B作为绝缘层。

需要说明的是，在本实施例中，所述沟槽125可以横跨多个PMOS或NMOS中的通孔122上方，即在所述沟槽125中形成的引线可以将多个通孔122中形成的导电插塞连接起来。

参考图23，所述沟槽125与通孔122相连通，在沟槽125和通孔122中填充金属材料层(未示出)，对所述金属材料层进行化学机械研磨至露出介质层121表面，填充于通孔122中的金属材料层形成导电插塞123，填充于沟槽125中的金属材料层形成引线124，这样在形成相互连接的导电插塞和引线的步骤中只采用了一次光刻，与现有技术分别进行对通孔、沟槽的光刻相比，节省了一道光刻，节约了生产成本。但是本发明对是否采用一次光刻形成所述沟槽和对应导电插塞的通孔不做限制，还可以分别采用一次光刻形成所述沟槽和对应导电插塞的通孔。

需要说明的是，本发明晶体管的形成方法对是否形成上述实施例所述的介质层121、导电插塞123、引线124不做限制，在形成PMOS和NMOS以后，还可以在PMOS和NMOS上形成其他互联结构。

还需要说明的是，在上述实施例中，采用了后栅工艺形成金属栅极，即采用了伪栅预先定义金属栅极的位置和尺寸，但是本发明对此不作限制，在其他实施例中，还可以不形成伪栅，直接形成金属栅极。采用直接形成金属栅极的实施例的步骤包括：提供衬底；在所述衬底上直接形成金属栅极结构；在所述金属栅极结构露出的衬底上进行外延生长，形成外延层；对所述金属栅极结构露出的外延层以及衬底进行刻蚀，以形成Σ形凹槽；所述Σ形凹槽中形成应力层，以形成源区或漏区。

还需要说明的是，本发明晶体管的形成方法还可以用于鳍式场效应晶体管，在形成鳍式场效应晶体管的实施例中，与形成CMOS的不同之处在于：

在提供衬底的步骤之后，形成栅极结构之前，刻蚀所述衬底，在所述衬底上形成多个鳍部；

在所述衬底上形成栅极结构的步骤中，使所述栅极结构横跨所述多个鳍部，位于所述栅极结构下方的鳍部作为鳍式场效应晶体管的沟道区；

在所述栅极结构露出的衬底上进行外延生长，形成外延层的步骤中，在所述栅极结构露出的鳍部上进行外延生长，形成外延层；

对所述外延层以及衬底进行刻蚀的步骤中，对所述外延层以及鳍部进行刻蚀，在鳍部上形成Σ形凹槽；

在所述鳍部上的Σ形凹槽中形成应力层，以形成源区或漏区。在鳍式场效应晶体管中，栅极结构中的栅极位于鳍部的顶部和侧壁，由于在本实施例的晶体管形成方法中，在所述栅极结构露出的鳍部上形成外延层，对所述外延层以及衬底进行刻蚀而形成的Σ形凹槽与位于鳍部顶部的栅极之间的垂直距离更小，能够增加鳍式场效应晶体管的沟道区的载流子迁移率，进而提高鳍式场效应晶体管的性能。

在本实施例中，可以通过调整外延层的高度来调整在鳍部上形成的Σ形凹槽的形貌，进而调整在Σ形凹槽中形成的应力层的形貌，相对于现有技术在难以控制的刻蚀过程中调节Σ形凹槽的形貌，能够使得Σ形凹槽的形貌更好，在Σ形凹槽中形成的应力层的性能更好，从而进一步提高鳍式场效应晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：

提供衬底；

在所述衬底上形成栅极结构；

在所述栅极结构露出的衬底上进行外延生长，形成外延层；

对所述外延层以及衬底进行刻蚀，形成Σ形凹槽；

在所述Σ形凹槽中形成应力层，以形成源区或漏区。

2.如权利要求1所述的形成方法，其特征在于，所述衬底为硅衬底，所述外延层的材料为硅。

3.如权利要求1或2所述的形成方法，其特征在于，所述外延层的厚度在20埃到80埃。

4.如权利要求1所述的形成方法，其特征在于，所述栅极结构包括伪栅。

5.如权利要求4所述的形成方法，其特征在于，在形成外延层以后，对所述外延层以及衬底进行刻蚀之前，所述形成方法还包括：

在栅极结构之间的衬底上形成第一介质层；

使所述第一介质层与栅极结构齐平；

去除栅极结构中的伪栅，形成第一开口；

在所述第一开口中填充金属栅极；

去除所述第一介质层。

6.如权利要求5所述的形成方法，其特征在于，在所述第一开口中填充金属栅极之后，对所述栅极结构露出的衬底进行刻蚀之前，所述形成方法还包括：在所述金属栅极上形成金属栅极保护层。

7.如权利要求6所述的形成方法，其特征在于，在所述金属栅极上形成金属栅极保护层的步骤包括：对所述金属栅极进行回刻，去除部分厚度的金属栅极，形成第二开口，在所述第二开口中形成所述金属栅极保护层。

8.如权利要求1或7所述的形成方法，其特征在于，形成Σ形凹槽的步骤包括：对所述外延层和衬底进行干法刻蚀，在衬底中形成碗型凹槽；对所述碗型凹槽内壁进行湿法刻蚀，形成Σ形凹槽。

9.如权利要求8所述的形成方法，其特征在于，所述干法刻蚀的刻蚀剂包括：含氟气体或含溴气体。

10.如权利要求8所述的形成方法，其特征在于，在所述干法刻蚀之后，湿法刻蚀之前，对所述干法刻蚀形成的碗型凹槽进行清洗，所述清洗步骤包括：SiCoNi方法、干法清洗、湿法清洗中的一种或多种。

11.如权利要求8所述的形成方法，其特征在于，所述湿法刻蚀的刻蚀剂包括：四甲基氢氧化铵或氢氧化钾溶液。

12.如权利要求1所述的形成方法，其特征在于，形成源区或漏区以后，所述形成方法还包括：在所述应力层上外延生长盖帽层。

13.如权利要求12所述的形成方法，其特征在于，所述形成方法还包括：在所述盖帽层上形成硅化物接触层。

14.如权利要求1所述的形成方法，其特征在于，形成栅极结构的步骤包括：在衬底的第一区域的上形成PMOS栅极结构，在衬底的第二区域上形成NMOS栅极结构，所述PMOS栅极结构包括PMOS伪栅，所述NMOS栅极结构包括NMOS伪栅。

15.如权利要求14所述的形成方法，其特征在于，形成外延层的步骤包括：在

PMOS栅极结构露出的第一区域的衬底上形成第一外延层，同步地，在NMOS栅极结构露出的第二区域的衬底上形成第二外延层。

16.如权利要求15所述的形成方法，其特征在于，在对所述外延层以及衬底进行刻蚀以形成凹槽的步骤中，用第一光刻胶层将衬底的第二区域覆盖，对PMOS栅极结构之间露出的第一外延层以及衬底进行刻蚀，以形成Σ形凹槽。

17.如权利要求16所述的形成方法，其特征在于，在形成应力层的步骤中，在所述Σ形凹槽中形成第一应力层，以形成PMOS源区或漏区。

18.如权利要求17所述的形成方法，其特征在于，所述形成方法还包括：在形成第一应力层之后，在衬底的第一区域上覆盖第二光刻胶层，对第二区域上的NMOS栅极结构之间露出的第二外延层以及衬底进行刻蚀，以形成第一凹槽，在所述第一凹槽中形成第二应力层，以形成NMOS源区或漏区。

19.如权利要求6所述的形成方法，其特征在于，所述形成方法还包括：在栅极结构之间以及栅极结构上方形成第二介质层；

在所述第二介质层上方形成掩模板，所述掩模板上具有对应沟槽形状的第一图形，所述第一图形位于栅极结构之间的第二介质层上方，且所述第一图形的尺寸大于栅极结构之间的间距；

以所述掩模板对所述第二介质层进行光刻去掉位于第一图形下方的第二介质层，并以所述金属栅极保护层作为刻蚀停止层，在栅极结构之间形成通孔，在通孔和栅极结构上方形成沟槽，所述通孔用于形成导电插塞，所述沟槽用于形成连接导电插塞的引线。

20.如权利要求1所述的形成方法，其特征在于，

在提供衬底的步骤之后，形成栅极结构之前，刻蚀所述衬底，在所述衬底上形成鳍部；

在所述衬底上形成栅极结构的步骤包括：形成横跨所述鳍部的栅极结构；

在所述栅极结构露出的衬底上进行外延生长，形成外延层的步骤包括：在所述栅极结构露出的鳍部上进行外延生长，形成外延层；

对所述外延层以及衬底进行刻蚀的步骤包括：对所述外延层以及鳍部进行刻蚀，在鳍部中形成Σ形凹槽；

在所述Σ形凹槽中形成应力层，以形成源区或漏区。