JP2013503480A - 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 - Google Patents
完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 Download PDFInfo
- Publication number
- JP2013503480A JP2013503480A JP2012526794A JP2012526794A JP2013503480A JP 2013503480 A JP2013503480 A JP 2013503480A JP 2012526794 A JP2012526794 A JP 2012526794A JP 2012526794 A JP2012526794 A JP 2012526794A JP 2013503480 A JP2013503480 A JP 2013503480A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- pores
- layer
- dielectric layer
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 70
- 210000003429 pore cell Anatomy 0.000 title claims abstract description 46
- 238000005498 polishing Methods 0.000 title claims description 7
- 239000000126 substance Substances 0.000 title claims description 7
- 239000011148 porous material Substances 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000012782 phase change material Substances 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 210000004027 cell Anatomy 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】相変化メモリ細孔セルを製造する方法を提供する。
【解決手段】本方法は、下部電極を形成するステップと、下部電極上に第１の誘電体層を形成するステップと、第１の誘電体層上に犠牲層を形成するステップと、犠牲層上に絶縁層を形成するステップと、絶縁層上に第２の誘電体層を形成するステップとを含む。本方法はさらに、下部電極の上方に位置し犠牲層まで延在するビアを形成するステップと、犠牲層及び第１の誘電体層を貫いて延在する画定された細孔を形成するために、犠牲層を貫いて第１の誘電体層までをエッチングするステップと、犠牲層上及び細孔の中に相変化物質を堆積させ、細孔の外に形成された相変化物質を除去するステップと、細孔を露出させるために犠牲層を除去するステップであって、細孔は垂直配向されている、該ステップと、細孔の上に上部電極を形成するステップとを含む。
【選択図】図１９
【解決手段】本方法は、下部電極を形成するステップと、下部電極上に第１の誘電体層を形成するステップと、第１の誘電体層上に犠牲層を形成するステップと、犠牲層上に絶縁層を形成するステップと、絶縁層上に第２の誘電体層を形成するステップとを含む。本方法はさらに、下部電極の上方に位置し犠牲層まで延在するビアを形成するステップと、犠牲層及び第１の誘電体層を貫いて延在する画定された細孔を形成するために、犠牲層を貫いて第１の誘電体層までをエッチングするステップと、犠牲層上及び細孔の中に相変化物質を堆積させ、細孔の外に形成された相変化物質を除去するステップと、細孔を露出させるために犠牲層を除去するステップであって、細孔は垂直配向されている、該ステップと、細孔の上に上部電極を形成するステップとを含む。
【選択図】図１９
Description
本発明は、相変化メモリ・セルに関し、特に、完全アモルファスの相変化メモリ細孔セル（ｆｕｌｌｙ ａｍｏｒｐｈｏｕｓ ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ ｐｏｒｅ ｃｅｌｌ）の化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）ストップ層に関する。完全アモルファスの相変化メモリ細孔セルとは、細孔（ｐｏｒｅ）内に位置する相変化物質が、リセット動作の間、部分的に結晶の相変化物質を細孔の体積内に少しも残さずに完全にアモルファス相に変わることを意味する（リセット動作は、メモリ・セルの状態を高抵抗状態に変える動作である）。
高温データ保持は、相変化メモリの望まれる特徴である。保持は、アモルファス化した相変化物質の意図されない再結晶化により制限される。結晶化は、アモルファス−結晶化境界で生じることがある。相変化物質内にアモルファス−結晶境界がなければ、このデータ損失の原因が解消される。したがって、リセット動作中に相変化物質のすべてをアモルファス状態に変える相変化メモリ・セルは、より優れたデータ保持特徴を有する。相変化メモリでは、電流を使用して、相変化物質においてアモルファス状態と結晶状態との間の移行を生じさせることによって、データが記憶される。電流は、物質を加熱し、２つの状態間の移行を生じさせる。アモルファス状態から結晶状態への変化は、結晶状態からアモルファス状態への変化（リセット電流と呼ばれる）と比較すると低電流の動作である。リセット電流を最小限に抑えることが望ましい。
図１〜９は、従来の相変化メモリ細孔セル１を製造する方法を示す。具体的には、図１〜９は、典型的なキーホール転移（ｋｅｙｈｏｌｅ ｔｒａｎｓｆｅｒ）方法を示す。図１では、下部電極層１０と、下部電極層１０の上のメモリ・セル層１２とが設けられている。下部電極層１０は、誘電体充填層１３と、誘電体充填層１３内の、典型的にはタングステン又は窒化チタンで作られた下部電極１４とを含む。第１の誘電体層１５が、下部電極層１０上に形成され、絶縁層１６が、第１の誘電体層１５上に形成され、第２の誘電体層１７が、絶縁層１６上に形成される。フォトレジスト層１８が、第２の誘電体層１７の上に形成される。ビア２０が、第１の誘電体層１５に向かって延在するよう形成される。図２では、フォトレジスト層１８が除去され、絶縁層１６が窪まされ、第２の誘電体層１７の突出部１７ａ及び１７ｂが作られている。図３では、コンフォーマル膜（ｃｏｎｆｏｒｍａｌ ｆｉｌｍ）２２が、ビア２０内に堆積され、ビア２０の下方の領域に空隙（すなわちキーホール構造２４）を形成するようピンチされる（ｐｉｎｃｈｅｄ）。図４では、コンフォーマル膜２２が窪まされ、キーホール構造２４が、細孔２６を形成するよう第１の誘電体層１５の中へと、下方へ転移される。図５では、絶縁層１６、第２の誘電体層１７、及びコンフォーマル膜２２が除去され、その結果、第１の誘電体層１５内に形成された細孔２６が露出する。図６では、相変化物質２８が、第１の誘電体層１５上に堆積され、細孔２６内に充填されている。次に、図７では、平坦化プロセスが実行されて、細孔２６の外に形成された相変化物質２８が除去される。次に、続いて図８では、第１の誘電体層１５上に上部電極層３０が形成される。続いて図９では、上部電極層３０がエッチングされて、上部電極３１が形成され、これは細孔２６及び下部電極１４と電気的に連絡（ｅｌｅｃｔｒｉｃａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ）する。
図１〜９に示した製造方法に関連する問題がいくつかある。例えば、細孔２６がエッチングされ、絶縁層１６、第２の誘電体層１７、及びコンフォーマル膜２２が除去された後、相変化物質２８と、下部電極１４との十分な電気伝導を確保するために、相変化物質２８の堆積の前にスパッタリング・プロセスが利用される。図６に示されているように、スパッタリング・プロセスは、細孔２６のテーパ角度２６ａ及び２６ｂ、並びに上部の角部２６ｃの丸みを大きくする。細孔２６の丸みが大きいほど、相変化メモリ細孔セル１を完全にアモルファスにするために必要なリセット電流が高くなる。細孔２６の丸みが大きすぎると、セル１は完全アモルファスとなることができないこともある。
本発明は、相変化メモリ細孔セル、及びそれを製造する方法を提供し、犠牲層が、相変化物質堆積の実行前に実行されるスパッタリング・プロセスによって生じる、細孔の角部が丸みを帯びる影響を吸収する層としての機能を果たし、制御可能なＣＭＰストップ層となる。したがって、本発明は、改善された相変化メモリ細孔構造を提供する。
本発明の一実施形態によれば、相変化メモリ細孔セルを製造する方法が提供される。本方法は、下部電極を形成するステップと、下部電極上に第１の誘電体層を形成するステップと、第１の誘電体層上に犠牲層を形成するステップと、犠牲層上に絶縁層を形成するステップと、絶縁層上に第２の誘電体層を形成するステップとを含む。本方法はさらに、下部電極の上方に位置し（ｏｖｅｒｌｉｅ）犠牲層に向かって延在するビアを形成するステップと、犠牲層及び第１の誘電体層を貫いて延在する画定された細孔を形成するために、犠牲層を貫いて第１の誘電体層までをエッチングするステップと、犠牲層上及び細孔の中に相変化物質を堆積させ、細孔の外に形成された相変化物質を除去するステップと、細孔を露出させるために犠牲層を除去するステップであって、細孔は垂直配向されている（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）、該ステップと、細孔の上に上部電極を形成するステップとを含む。
本発明の別の実施形態によれば、相変化メモリ細孔セルが提供される。相変化メモリ細孔セルは、下部電極を含む下部電極層と、下部電極層の上に形成されたメモリ・セル層とを含む。メモリ・セル層は、下部電極層の上に形成された誘電体層と、誘電体層の上に形成された上部電極とを含み、上部電極は、下部電極から離れている。誘電体層は、垂直配向され上部電極及び下部電極により境界を付けられている細孔を含み、細孔は、上部電極及び下部電極と電気的に連絡しており、電気特性状態間を切り替え可能な相変化物質を含む。
本発明の別の実施形態によれば、相変化メモリ・デバイスが提供される。相変化メモリ・デバイスは、１つ以上の相変化メモリ要素と、該１つ以上の相変化メモリ要素のうちの１つと接触している下部電極と、該１つ以上の相変化メモリ要素のうちの１つと接触し、下部電極から離れている上部電極とを含む。相変化メモリ要素はそれぞれ、下部電極の上に形成された誘電体層を含み、誘電体層は、垂直配向され上部電極及び下部電極によって境界を付けられている細孔を含み、細孔は、上部電極及び下部電極と電気的に連絡しており、細孔は、電気特性状態間を切り替え可能な相変化物質を含む。
さらなる特徴及び利点が、本発明の技術によって実現される。本発明の他の実施形態及び側面が、本願明細書に詳しく記載され、請求される発明の一部と見なされる。利点及び特徴と併せて本発明をより深く理解するには、本記載及び図面を参照されたい。
本発明と見なされる主題は、本明細書の終わりにある特許請求の範囲において詳しく挙げられ、明確に請求されている。本発明の前述の特徴及び利点、並びに他の特徴及び利点は、添付の図面と併せて以下の詳細な説明を理解することによって明らかとなる。
以下、図１０〜１９を参照する。本発明は、本発明の実施形態による相変化メモリ細孔セル１００を製造する製造方法を提供する。図１０では、メモリ細孔セル１００が、下部電極層１０１と、下部電極層１０１の上のメモリ・セル層１０２を含む。下部電極層１０１は、典型的には二酸化ケイ素で作られる誘電体充填層１０３と、誘電体充填層１０３の中の、典型的にはタングステン（Ｗ）又は窒化チタン（ＴｉＮ）で作られる下部電極１０４とを含む。メモリ・セル層１０２は、下部電極層１０１の上面上に第１の誘電体層１０５（すなわち分離層）を含む。第１の誘電体層１０５は、窒化ケイ素で作られてもよく、従来の薄膜堆積技術を使用して形成される。本発明は、窒化ケイ素の使用に限定されず、二酸化ケイ素など、他の誘電物質が使用されてもよい。犠牲層１０６が、第１の誘電体層１０５上に形成される。本発明の実施形態によれば、犠牲層１０６は、摂氏２００度の加工温度（ｐｒｏｃｅｓｓ ｔｅｍｐｅｒａｔｕｒｅ）で形成される、窒化ケイ素などの誘電物質から形成されてもよい。犠牲層１０６は、約１０ｎｍ〜約５０ｎｍの所定の厚さである。本発明は、窒化ケイ素に限定されず、ケイ素又は二酸化ケイ素など、他の誘電体が使用されてもよい。
二酸化ケイ素を含む絶縁層１０７が、犠牲層１０６上に形成され、第２の誘電体層１１０が、絶縁層１０７上に形成される。第２の誘電体層１１０は、例えば、窒化ケイ素で作られる。フォトレジスト層１１２が、第２の誘電体層１１０の上に形成される。次に、ビア１１４が、下部電極１０４の上に延在するように、リソグラフィ・プロセスによって、フォトレジスト層１１２、第２の誘電体層１１０、絶縁層１０７を貫いて犠牲層１０６まで形成される。犠牲層１０６は、この動作中、エッチング・ストップ層としての機能を果たす。下部電極１０４は、誘電体充填層１０３を貫き、トランジスタ又はダイオード・タイプの絶縁デバイスなどの絶縁デバイス（図示せず）まで延在する。現在の実施形態で示されているように、第１の誘電体層１０５は、単一の分離層であるが、本発明の別の実施形態によれば、第１の誘電体層１０５は、２つの層を含んでもよい。
図１１は、製造プロセスの次の段階を示す。具体的には、図１１は、本発明の実施形態の中で実施可能な、相変化メモリ細孔セルの絶縁層１０７を窪ませる動作を示す図である。図１１では、フォトレジスト層１１２が除去され、絶縁層１０７が窪まされている（すなわち、希薄ＢＯＥ又はフッ化水素酸を塗布して二酸化ケイ素を除去するなどの、選択的エッチング・プロセスを使用して、第２の誘電体層１１０に対し後退するようエッチングされ、その結果、第２の誘電体層１１０の突出部１１０ａ及び１１０ｂが作られる）。フォトレジスト層１１２は、典型的には、ストリッピング技術を使用して除去される。
図１２は、製造プロセスの次の段階を示す。具体的には、図１２は、本発明の実施形態の中で実施可能な、相変化メモリ細孔セルの中でのコンフォーマル膜の堆積を示す図である。図１２に示されているように、アモルファス・シリコンを含むコンフォーマル膜１１６が、化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用してビア１１４の中に形成され、ビア１１４の下方の領域に空隙（すなわちキーホール構造１１８）を形成するようピンチされる。キーホール構造１１８のサイズは、第２の誘電体層１１０に対して絶縁層１０７が窪まされる量によって決まる。原子層堆積、物理層堆積、低圧化学蒸着（ＬＰＣＶＤ：ｌｏｗ−ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、又は高密度プラズマ化学蒸着（ＨＤＰＣＶＤ：ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などの他の手段がコンフォーマル膜１１６の堆積に使用されてもよい。
図１３では、コンフォーマル膜１１６が、反応性イオン・エッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）プロセスを使用して窪まされ、キーホール構造１１８が、細孔１２０を形成するよう第１の誘電体層１０５の中へと、下方へ転移されている。すなわち、コンフォーマル膜１１６は、キーホール構造１１８の幅によって決定される穴を有する。図のように、第１の誘電体層１０５は、コンフォーマル膜１１６を使用してエッチングされ、その結果、下部電極１０４の上面が露出する。
図１４では、絶縁層１０７及びコンフォーマル層１１６が、ウェット・エッチング・プロセスによって除去されている。したがって、犠牲層１０６及び第１の誘電体層１０５の中に形成された細孔１２０が露出している。図１４に示されているように、絶縁層１０７、第２の誘電体層１１０及びコンフォーマル層１１６の除去後、細孔１２０は、犠牲層１０６と、第１の誘電体層１０５との高さの合計に相当する高さである。
図１５は、本発明の実施形態の中で実施可能な、相変化メモリ細孔セルにおける相変化物質の堆積動作を示す図である。相変化物質１２２の電着より前に、相変化物質１２２と、下部電極１０４との十分な電気伝導を確保するために、スパッタリング・プロセスが実行される。本発明の実施形態によれば、スパッタリング・プロセスの結果として、最上部の角部の丸み及びテーパ状の角度は、第１の誘電体層１０５ではなく犠牲層１０６にある。したがって、本発明の実施形態によれば、スパッタリング・プロセスによって生じることがある、細孔の角部が丸みを帯びる影響を吸収する層としての機能を、犠牲層１０６は果たす。図１５に示されているように、相変化物質１２２が、犠牲層１０６の上に堆積され、細孔１２０内に充填される。相変化物質１２２は、エネルギーの印加によって電気特性状態間を切り替え可能な物質である。本発明の実施形態によれば、相変化物質１２２は、ゲルマニウム・アンチモン・テルル（ＧｅＳｂＴｅ）、又はガリウム（Ｇａ）／Ｓｂ、インジウム（Ｉｎ）／Ｓｂ、Ｉｎ／セレン（Ｓｅ）、Ｓｂ／Ｔｅ、Ｇｅ／Ｔｅ、Ｉｎ／Ｓｂ／Ｔｅ、Ｇａ／Ｓｅ／Ｔｅ、Ｓｎ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｇｅ、銀（Ａｇ）／Ｉｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｂ／Ｓｅ／Ｔｅ、Ｔｅ／Ｇｅ／Ｓｂ／硫黄（Ｓ）の合金のうちの１つで作られていてもよい。広範囲の合金組成物が使用され得る。
本発明の実施形態によれば、犠牲層１０６は、上のマスキング層（すなわち、絶縁層１０７及び第２の誘電体層１１０）と比較して、選択的なウェット・エッチング速度を有する。本発明の実施形態によれば、犠牲層１０６は、摂氏約２００度の加工温度を有する窒化ケイ素（ＳｉＮ）から形成され、第１の誘電体層１０５は、摂氏約４００度の加工温度を有する窒化ケイ素から形成される。なお、本発明はこれに限定されず、適宜変化させてよい。
図１６は、本発明の実施形態の中で実施可能な、相変化メモリ細孔セルの製造中に実行される平坦化動作を示す図である。図１６では、化学機械研磨（ＣＭＰ）動作などの平坦化動作（すなわち、第１のＣＭＰストップ・プロセス）が、細孔１２０の外の相変化物質１２２を除去するために実行され、細孔１２０は相変化物質１２２で充填されたままにされる。犠牲層１０６は、この動作中、ＣＭＰストップ層としての機能を果たす。犠牲層１０６は、選ばれた相変化物質１２２よりも遅いＣＭＰ速度、及び細孔１２０を含む第１の誘電体層１０５よりも速いＣＭＰ速度を有する物質から成る。第１の誘電体層１０５及び犠牲層１０６がどちらも窒化ケイ素を含む場合、これはより強いＣＭＰストップ層を作る。
図１７では、第２のＣＭＰストップ・プロセスが、犠牲層１０６を除去するために実行されている。第２のＣＭＰストップ・プロセスは、犠牲層１０６を徐々に研磨除去して、第１の誘電体層１０５を残す。図１７に示されているように、細孔１２０は、垂直配向され、これにより、相変化メモリ細孔セル１００を完全アモルファス状態に変えるために必要なリセット電流の量が削減される。本発明の実施形態によれば、細孔１２０は均一な幅である。細孔１２０の均一な幅は、約１ｎｍ〜約４０ｎｍである。本発明の実施形態によれば、細孔１２０は、実質的に垂直な側壁１２０ａ及び１２０ｂを含む。一実施形態によれば、側壁１２０ａ及び１２０ｂそれぞれの角度は、約７５度〜約９０度である。さらに示されているように、第２のＣＭＰストップ・プロセスの結果として、細孔１２０は、第１の誘電体層１０５の高さと同じ高さである。本発明の細孔１２０は、改善されたプロファイルを有する。すなわち、角部の丸みが軽減され、従来技術のものよりも強く垂直配向される。
図１８は、製造プロセスの次の段階を示す。具体的には、図１８では、上部電極層１２４がメモリ細孔セル１００の上に形成されている。本発明の実施形態によれば、上部電極層１２４は、例えば窒化チタンから形成される。図１９では、続いて上部電極層１２４が、分離のためにパターニングされ、その結果、上部電極１２６が形成される。細孔１２０は、上部電極１２６及び下部電極１０４と直接接触している。
本発明は、相変化物質を堆積させる前に実行されるスパッタリング動作の実行によって通常生じる、細孔の角部が丸みを帯びる影響を吸収する層としての機能を果たす、犠牲層を用いる製造方法の結果として、改善された垂直の細孔構造を有する相変化メモリ細孔セルを提供する。さらに、犠牲層は、制御可能なＣＭＰストップ層ともなる。
本願明細書で使用される専門用語は、特定の実施形態を説明するためのものでしかなく、本発明の限定となることは目的としていない。本願明細書で使用される、単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈によりそうでないことが明確に示されていない限り、複数形も含むものとする。さらに、当然のことながら、「含む」若しくは「含んでいる」又はその両方の用語は、本明細書で使用されるとき、記載された機能、完全体、ステップ、動作、構成要素、若しくは部品、又はその何れかの組み合わせの存在を指定するが、１つ以上の他の機能、完全体、ステップ、動作、構成部品、若しくはそのグループ、又はその何れかの組み合わせの存在又は追加を除外するものではない。
以下の特許請求の範囲のミーンズ又はステップ・プラス・ファンクション構成要素すべての対応する構造、物質、動作、及び等価物は、明確に請求されている他の請求される構成要素とともに機能を実行する任意の構造、物質、又は動作を含むものとする。本発明の記載は、例証及び説明のために示されたものであるが、包括的であることも、開示された形態の発明に限定されることも目的としていない。当業者には、本発明の範囲及び意図から逸脱することのない、多数の変更及び変形が明らかであろう。実施形態は、本発明の原理及び実際の用途をもっともよく説明して、当業者が、意図される特定の用途に適する様々な変更を用いた様々な実施形態に関して、本発明を理解できるように選ばれ、記載された。
本願明細書で示されたフロー図は、１つの例にすぎない。この図又はそこに記載されているステップ（若しくは動作）には、本発明の意図から逸脱することのない、多数の変形があり得る。例えば、ステップが、異なる順序で実行されてもよく、又はステップが追加、削除、若しくは変更されてもよい。こうした変形のすべてが、請求される発明の一部と見なされる。
本発明の好適な実施形態が記載されたが、当然のことながら、現在及び将来の両方において、当業者が、続く特許請求の範囲に記載の範囲内に入る様々な改良及び強化を行うことがあり得る。この特許請求の範囲は、最初に記載された本発明の適切な保護を維持すると解釈されるべきである。
Claims (23)
- 相変化メモリ細孔セルを製造する方法であって、
下部電極を形成するステップと、
前記下部電極上に第１の誘電体層を形成するステップと、
前記第１の誘電体層上に犠牲層を形成するステップと、
前記犠牲層上に絶縁層を形成するステップと、
前記絶縁層上に第２の誘電体層を形成するステップと、
前記下部電極の上方に位置し前記犠牲層に向かって延在するビアを形成するステップと、
前記犠牲層及び前記第１の誘電体層を貫いて延在する画定された細孔を形成するために、前記犠牲層を貫いて前記第１の誘電体層までをエッチングするステップと、
前記犠牲層上及び前記細孔の中に相変化物質を堆積させ、前記細孔の外に形成された前記相変化物質を除去するステップと、
前記細孔を露出させるために前記犠牲層を除去するステップであって、前記細孔は垂直配向されている、前記ステップと、
前記細孔の上に上部電極を形成するステップと、
を含む方法。 - 前記犠牲層は、前記細孔の外の前記相変化物質を除去するとき、化学機械研磨ストップ層としての機能を果たす、請求項１に記載の方法。
- 前記第１の誘電体層は、窒化ケイ素から形成され、前記犠牲層は、窒化ケイ素から形成され、前記第２の誘電体層は、窒化ケイ素から形成され、前記絶縁層は、二酸化ケイ素から形成される、請求項２に記載の方法。
- 前記犠牲層は、摂氏２００度の加工温度を有する窒化ケイ素から形成され、前記第１の誘電体層は、摂氏４００度の加工温度を有する窒化ケイ素から形成される、請求項３に記載の方法。
- 前記犠牲層は、化学機械研磨動作によって除去される、請求項４に記載の方法。
- 前記犠牲層は、前記相変化物質よりも遅い化学機械研磨速度と、前記細孔を含む前記第１の誘電体層よりも速い化学機械研磨速度とを有する、請求項５に記載の方法。
- ビアを形成するステップは、
エッチング動作を使用して、前記ビアの周囲の前記絶縁層を窪ませ、前記第２の誘電体層に突出部を作るステップと、
前記ビア内にコンフォーマル膜を堆積させて、前記ビアの下方の領域内でキーホール構造の形成を生じさせるステップと、
前記細孔を形成するために、前記犠牲層及び前記第１の誘電体層を貫いて前記キーホール構造をエッチングするステップであって、前記下部電極を露出させる、前記ステップと、
をさらに含む、請求項３に記載の方法。 - 前記細孔は、前記上部電極及び前記下部電極と直接接触している、請求項１に記載の方法。
- 前記細孔は、均一な幅である、請求項８に記載の方法。
- 前記細孔の前記均一な幅は、１ｎｍ〜４０ｎｍの間である、請求項９に記載の方法。
- 前記細孔は、実質的に垂直な側壁を含み、側壁はそれぞれ、７５度〜９０度の角度を有する、請求項８に記載の方法。
- 下部電極を含む下部電極層と、
前記下部電極層の上に形成されたメモリ・セル層と、
を含む相変化メモリ細孔セルであって、前記メモリ・セル層は、
前記下部電極層の上に形成された誘電体層と、
前記誘電体層の上に形成され、前記下部電極から離れている上部電極と、
を含み、前記誘電体層は、垂直配向され前記上部電極及び前記下部電極により境界を付けられている細孔を含み、前記細孔は、前記上部電極及び前記下部電極と電気的に連絡しており、前記細孔は、電気特性状態間を切り替え可能な相変化物質を含む、相変化メモリ細孔セル。 - 前記細孔は、前記上部電極及び前記下部電極と直接接触している、請求項１２に記載の相変化メモリ細孔セル。
- 前記細孔は、均一な幅である、請求項１３に記載の相変化メモリ細孔セル。
- 前記細孔の前記均一な幅は、１ｎｍ〜４０ｎｍの間である、請求項１４に記載の相変化メモリ細孔セル。
- 前記細孔は、実質的に垂直な側壁を含み、側壁はそれぞれ、７５度〜９０度の角度を有する、請求項１３に記載の相変化メモリ細孔セル。
- 前記細孔は、前記誘電体層の高さと同じ高さである、請求項１３に記載の相変化メモリ細孔セル。
- １つ以上の相変化メモリ要素と、
前記１つ以上の相変化メモリ要素のうちの１つと接触している下部電極と、
前記１つ以上の相変化メモリ要素のうちの１つと接触し、前記下部電極から離れている上部電極と、
を含むメモリ・デバイスであって、
相変化メモリ要素はそれぞれ、
前記下部電極の上に形成された誘電体層
を含み、前記誘電体層は、垂直配向され前記上部電極及び前記下部電極により境界を付けられている細孔を含み、前記細孔は、前記上部電極及び前記下部電極と電気的に連絡しており、前記細孔は、電気特性状態間を切り替え可能な相変化物質を含む、メモリ・デバイス。 - 前記細孔は、前記上部電極及び前記下部電極と直接接触している、請求項１８に記載の相変化メモリ・デバイス。
- 前記細孔は、均一な幅である、請求項１９に記載の相変化メモリ・デバイス。
- 前記細孔の前記均一な幅は、１ｎｍ〜４０ｎｍの間である、請求項２０に記載の相変化メモリ・デバイス。
- 前記細孔は、実質的に垂直な側壁を含み、側壁はそれぞれ、７５度〜９０度の角度を有する、請求項１９に記載の相変化メモリ・デバイス。
- 前記細孔は、前記誘電体層の高さと同じ高さである、請求項１９に記載の相変化メモリ・デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/550,062 US8012790B2 (en) | 2009-08-28 | 2009-08-28 | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
| US12/550,062 | 2009-08-28 | ||
| PCT/US2010/043631 WO2011025620A1 (en) | 2009-08-28 | 2010-07-29 | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014142996A Division JP5829317B2 (ja) | 2009-08-28 | 2014-07-11 | 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013503480A true JP2013503480A (ja) | 2013-01-31 |
| JP5658254B2 JP5658254B2 (ja) | 2015-01-21 |
Family
ID=43623476
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012526794A Expired - Fee Related JP5658254B2 (ja) | 2009-08-28 | 2010-07-29 | 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 |
| JP2014142996A Expired - Fee Related JP5829317B2 (ja) | 2009-08-28 | 2014-07-11 | 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014142996A Expired - Fee Related JP5829317B2 (ja) | 2009-08-28 | 2014-07-11 | 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8012790B2 (ja) |
| JP (2) | JP5658254B2 (ja) |
| CN (1) | CN102473597B (ja) |
| DE (1) | DE112010003457B4 (ja) |
| GB (1) | GB2485938B (ja) |
| TW (1) | TWI493763B (ja) |
| WO (1) | WO2011025620A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8012790B2 (en) * | 2009-08-28 | 2011-09-06 | International Business Machines Corporation | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
| US8283650B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Flat lower bottom electrode for phase change memory cell |
| US8283202B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Single mask adder phase change memory element |
| KR20110035783A (ko) * | 2009-09-30 | 2011-04-06 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 제조 방법 |
| US8129268B2 (en) | 2009-11-16 | 2012-03-06 | International Business Machines Corporation | Self-aligned lower bottom electrode |
| US8233317B2 (en) * | 2009-11-16 | 2012-07-31 | International Business Machines Corporation | Phase change memory device suitable for high temperature operation |
| US7943420B1 (en) * | 2009-11-25 | 2011-05-17 | International Business Machines Corporation | Single mask adder phase change memory element |
| KR20130051717A (ko) * | 2011-11-10 | 2013-05-21 | 에스케이하이닉스 주식회사 | 반도체 소자 제조 방법 |
| KR20140083561A (ko) * | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | 상변화 메모리 소자의 제조방법 |
| US9520560B2 (en) | 2014-06-02 | 2016-12-13 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US9837271B2 (en) * | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US20160020094A1 (en) * | 2014-07-18 | 2016-01-21 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9443730B2 (en) * | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
| US10439135B2 (en) * | 2017-11-09 | 2019-10-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | VIA structure and methods of forming the same |
| US11031250B2 (en) | 2018-11-29 | 2021-06-08 | International Business Machines Corporation | Semiconductor structures of more uniform thickness |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445584A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JP2003197737A (ja) * | 2001-12-28 | 2003-07-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2008530790A (ja) * | 2005-02-10 | 2008-08-07 | キモンダ アクチエンゲゼルシャフト | 低電力動作において高い読み出しマージンを有する相変化メモリセル |
| JP2009010337A (ja) * | 2007-04-26 | 2009-01-15 | Qimonda Ag | スペーサ材料層を有する集積回路 |
Family Cites Families (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118299A (en) | 1990-05-07 | 1992-06-02 | International Business Machines Corporation | Cone electrical contact |
| US5903059A (en) | 1995-11-21 | 1999-05-11 | International Business Machines Corporation | Microconnectors |
| US5687112A (en) | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US6235141B1 (en) | 1996-09-27 | 2001-05-22 | Digital Optics Corporation | Method of mass producing and packaging integrated optical subsystems |
| US6147395A (en) | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US5825046A (en) | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
| US6087674A (en) | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
| US6393685B1 (en) | 1997-06-10 | 2002-05-28 | The Regents Of The University Of California | Microjoinery methods and devices |
| US6177329B1 (en) | 1999-04-15 | 2001-01-23 | Kurt Pang | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets |
| US6428621B1 (en) | 2000-02-15 | 2002-08-06 | The Fox Group, Inc. | Method for growing low defect density silicon carbide |
| JP3749847B2 (ja) | 2001-09-27 | 2006-03-01 | 株式会社東芝 | 相変化型不揮発性記憶装置及びその駆動回路 |
| US6800563B2 (en) | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
| US6512241B1 (en) | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| US6670628B2 (en) | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
| US6791102B2 (en) | 2002-12-13 | 2004-09-14 | Intel Corporation | Phase change memory |
| US6744088B1 (en) * | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
| US7205562B2 (en) | 2002-12-13 | 2007-04-17 | Intel Corporation | Phase change memory and method therefor |
| US7085155B2 (en) | 2003-03-10 | 2006-08-01 | Energy Conversion Devices, Inc. | Secured phase-change devices |
| KR100504698B1 (ko) | 2003-04-02 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7057923B2 (en) | 2003-12-10 | 2006-06-06 | International Buisness Machines Corp. | Field emission phase change diode memory |
| US7224068B2 (en) | 2004-04-06 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stable metal structure with tungsten plug |
| EP1741102B1 (en) | 2004-04-15 | 2008-12-03 | Koninklijke Philips Electronics N.V. | Optical master substrate and method to manufacture high-density relief structure |
| US7482616B2 (en) | 2004-05-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
| US20080286446A1 (en) | 2005-01-28 | 2008-11-20 | Smuruthi Kamepalli | Seed-Assisted MOCVD Growth of Threshold Switching and Phase-Change Materials |
| US7214958B2 (en) | 2005-02-10 | 2007-05-08 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| KR100632620B1 (ko) | 2005-04-22 | 2006-10-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US20070010082A1 (en) | 2005-07-05 | 2007-01-11 | Cay-Uwe Pinnow | Structure and method for manufacturing phase change memories with particular switching characteristics |
| US7482615B2 (en) | 2005-07-21 | 2009-01-27 | International Business Machines Corporation | High performance MOSFET comprising stressed phase change material |
| KR100682969B1 (ko) | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
| US7767992B2 (en) | 2005-08-09 | 2010-08-03 | Ovonyx, Inc. | Multi-layer chalcogenide devices |
| KR100687750B1 (ko) | 2005-09-07 | 2007-02-27 | 한국전자통신연구원 | 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법 |
| KR100657972B1 (ko) * | 2005-10-28 | 2006-12-14 | 삼성전자주식회사 | 상변화 메모리 소자와 그 동작 및 제조 방법 |
| US7397060B2 (en) | 2005-11-14 | 2008-07-08 | Macronix International Co., Ltd. | Pipe shaped phase change memory |
| US7394088B2 (en) | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| JP4847743B2 (ja) | 2005-11-28 | 2011-12-28 | エルピーダメモリ株式会社 | 不揮発性メモリ素子 |
| KR100695168B1 (ko) * | 2006-01-10 | 2007-03-14 | 삼성전자주식회사 | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 |
| US20070158395A1 (en) | 2006-01-11 | 2007-07-12 | International Business Machines Corporation | Method for preparing and assembling a soldered substrate |
| US7351648B2 (en) | 2006-01-19 | 2008-04-01 | International Business Machines Corporation | Methods for forming uniform lithographic features |
| US7666787B2 (en) | 2006-02-21 | 2010-02-23 | International Business Machines Corporation | Grain growth promotion layer for semiconductor interconnect structures |
| US7324365B2 (en) | 2006-03-02 | 2008-01-29 | Infineon Technologies Ag | Phase change memory fabricated using self-aligned processing |
| US7362608B2 (en) | 2006-03-02 | 2008-04-22 | Infineon Technologies Ag | Phase change memory fabricated using self-aligned processing |
| US20070252127A1 (en) | 2006-03-30 | 2007-11-01 | Arnold John C | Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof |
| US20070249086A1 (en) | 2006-04-19 | 2007-10-25 | Philipp Jan B | Phase change memory |
| US8896045B2 (en) | 2006-04-19 | 2014-11-25 | Infineon Technologies Ag | Integrated circuit including sidewall spacer |
| JP4777820B2 (ja) | 2006-04-20 | 2011-09-21 | エルピーダメモリ株式会社 | 半導体記憶装置およびその製造方法 |
| US7423300B2 (en) | 2006-05-24 | 2008-09-09 | Macronix International Co., Ltd. | Single-mask phase change memory element |
| US20080023685A1 (en) | 2006-07-28 | 2008-01-31 | Wolodymyr Czubatyj | Memory device and method of making same |
| US7772581B2 (en) | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| JP2008085204A (ja) | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7473576B2 (en) | 2006-12-06 | 2009-01-06 | Macronix International Co., Ltd. | Method for making a self-converged void and bottom electrode for memory cell |
| US20080137400A1 (en) | 2006-12-06 | 2008-06-12 | Macronix International Co., Ltd. | Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same |
| US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US8426967B2 (en) | 2007-01-05 | 2013-04-23 | International Business Machines Corporation | Scaled-down phase change memory cell in recessed heater |
| US20080178436A1 (en) | 2007-01-25 | 2008-07-31 | 3M Innovative Properties Company | Fastener webs with microstructured particles and methods of making same |
| TWI347670B (en) * | 2007-02-01 | 2011-08-21 | Promos Technologies Inc | Phase-change memory and fabrication method thereof |
| US8138028B2 (en) | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
| US7619237B2 (en) | 2007-02-21 | 2009-11-17 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
| EP1965427A1 (en) | 2007-02-28 | 2008-09-03 | STMicroelectronics S.r.l. | Array of vertical bipolar junction transistors, in particular selectors in a phase change memory device |
| US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US20080265234A1 (en) * | 2007-04-30 | 2008-10-30 | Breitwisch Matthew J | Method of Forming Phase Change Memory Cell With Reduced Switchable Volume |
| US20080314738A1 (en) * | 2007-06-19 | 2008-12-25 | International Business Machines Corporation | Electrolytic Device Based on a Solution-Processed Electrolyte |
| US7545668B2 (en) | 2007-06-22 | 2009-06-09 | Qimonda North America Corp. | Mushroom phase change memory having a multilayer electrode |
| US7863593B2 (en) * | 2007-07-20 | 2011-01-04 | Qimonda Ag | Integrated circuit including force-filled resistivity changing material |
| US8178386B2 (en) | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| KR101198100B1 (ko) | 2007-12-11 | 2012-11-09 | 삼성전자주식회사 | 상변화 물질층 패턴의 형성 방법, 상변화 메모리 장치의제조 방법 및 이에 사용되는 상변화 물질층 연마용 슬러리조성물 |
| US7485487B1 (en) | 2008-01-07 | 2009-02-03 | International Business Machines Corporation | Phase change memory cell with electrode |
| US20090185411A1 (en) | 2008-01-22 | 2009-07-23 | Thomas Happ | Integrated circuit including diode memory cells |
| US7879645B2 (en) * | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| US8189372B2 (en) | 2008-02-05 | 2012-05-29 | International Business Machines Corporation | Integrated circuit including electrode having recessed portion |
| US7560721B1 (en) | 2008-02-21 | 2009-07-14 | International Business Machines Corporation | Phase change material with filament electrode |
| US7718464B2 (en) * | 2008-02-28 | 2010-05-18 | Qimonda North America Corp. | Integrated circuit fabricated using an oxidized polysilicon mask |
| WO2009115995A1 (en) | 2008-03-21 | 2009-09-24 | Nxp B.V. | An electronic component comprising a convertible structure |
| US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| US8030130B2 (en) | 2009-08-14 | 2011-10-04 | International Business Machines Corporation | Phase change memory device with plated phase change material |
| US8283202B2 (en) | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Single mask adder phase change memory element |
| US8012790B2 (en) * | 2009-08-28 | 2011-09-06 | International Business Machines Corporation | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
| US7927911B2 (en) | 2009-08-28 | 2011-04-19 | International Business Machines Corporation | Wafer bonded access device for multi-layer phase change memory using lock-and-key alignment |
-
2009
- 2009-08-28 US US12/550,062 patent/US8012790B2/en not_active Expired - Fee Related
-
2010
- 2010-07-29 WO PCT/US2010/043631 patent/WO2011025620A1/en active Application Filing
- 2010-07-29 GB GB1203695.0A patent/GB2485938B/en not_active Expired - Fee Related
- 2010-07-29 JP JP2012526794A patent/JP5658254B2/ja not_active Expired - Fee Related
- 2010-07-29 CN CN201080036669.6A patent/CN102473597B/zh not_active Expired - Fee Related
- 2010-07-29 DE DE112010003457.5T patent/DE112010003457B4/de not_active Expired - Fee Related
- 2010-08-26 TW TW099128698A patent/TWI493763B/zh not_active IP Right Cessation
-
2011
- 2011-05-06 US US13/102,550 patent/US8492194B2/en active Active
-
2014
- 2014-07-11 JP JP2014142996A patent/JP5829317B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445584A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JP2003197737A (ja) * | 2001-12-28 | 2003-07-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2008530790A (ja) * | 2005-02-10 | 2008-08-07 | キモンダ アクチエンゲゼルシャフト | 低電力動作において高い読み出しマージンを有する相変化メモリセル |
| JP2009010337A (ja) * | 2007-04-26 | 2009-01-15 | Qimonda Ag | スペーサ材料層を有する集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2485938A (en) | 2012-05-30 |
| TW201133969A (en) | 2011-10-01 |
| GB2485938B (en) | 2014-02-26 |
| DE112010003457T5 (de) | 2012-06-14 |
| JP5658254B2 (ja) | 2015-01-21 |
| GB201203695D0 (en) | 2012-04-18 |
| JP2014222767A (ja) | 2014-11-27 |
| US8012790B2 (en) | 2011-09-06 |
| JP5829317B2 (ja) | 2015-12-09 |
| CN102473597A (zh) | 2012-05-23 |
| DE112010003457B4 (de) | 2019-04-18 |
| CN102473597B (zh) | 2016-01-20 |
| US20110210307A1 (en) | 2011-09-01 |
| US8492194B2 (en) | 2013-07-23 |
| TWI493763B (zh) | 2015-07-21 |
| US20110049461A1 (en) | 2011-03-03 |
| WO2011025620A1 (en) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5658254B2 (ja) | 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 | |
| US10056546B2 (en) | Metal nitride keyhole or spacer phase change memory cell structures | |
| KR101066733B1 (ko) | 메모리 디바이스들 및 그 형성 방법들 | |
| TWI462160B (zh) | 用於相變化隨機存取記憶體之相同關鍵尺寸的孔洞 | |
| TWI508338B (zh) | 單遮罩相變記憶體製程整合 | |
| US7935564B2 (en) | Self-converging bottom electrode ring | |
| US9691976B2 (en) | Interfacial cap for electrode contacts in memory cell arrays | |
| US8030130B2 (en) | Phase change memory device with plated phase change material | |
| US9219231B2 (en) | Phase change memory cells with surfactant layers | |
| KR20040033017A (ko) | 상 변화 재료 메모리 디바이스 | |
| CN111146340B (zh) | 一种相变存储器单元及其制备方法 | |
| CN103022348A (zh) | 相变存储器及其形成方法 | |
| US8748958B1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US11380842B2 (en) | Phase change memory cell with second conductive layer | |
| CN105098063A (zh) | 一种半导体器件及其制造方法 | |
| TWI411021B (zh) | 自會聚底部電極環 | |
| CN116325094A (zh) | 改进的填充受限单元pcm器件 | |
| CN102468428A (zh) | 相变随机存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5658254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |