CN101312230A - 相变化存储装置及其制造方法 - Google Patents
相变化存储装置及其制造方法 Download PDFInfo
- Publication number
- CN101312230A CN101312230A CNA2007101045033A CN200710104503A CN101312230A CN 101312230 A CN101312230 A CN 101312230A CN A2007101045033 A CNA2007101045033 A CN A2007101045033A CN 200710104503 A CN200710104503 A CN 200710104503A CN 101312230 A CN101312230 A CN 101312230A
- Authority
- CN
- China
- Prior art keywords
- phase
- layer
- change material
- material layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000008859 change Effects 0.000 title description 24
- 239000012782 phase change material Substances 0.000 claims abstract description 217
- 239000010410 layer Substances 0.000 claims description 575
- 230000015654 memory Effects 0.000 claims description 88
- 239000000463 material Substances 0.000 claims description 62
- 125000006850 spacer group Chemical group 0.000 claims description 57
- 239000003989 dielectric material Substances 0.000 claims description 19
- 239000002131 composite material Substances 0.000 claims description 17
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 150000004770 chalcogenides Chemical class 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims 4
- 238000010438 heat treatment Methods 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 15
- 239000005380 borophosphosilicate glass Substances 0.000 description 14
- 230000008021 deposition Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001786 chalcogen compounds Chemical class 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种相变化存储装置及其制造方法，该相变化存储装置包括：第一电极，设置于第一介电层内；第二介电层，设置于该第一介电层与该第一电极之上；相变化材料层，设置于该第二介电层内并电连接该第一电极；第三介电层，设置于该第二介电层之上；第二电极，设置于该第三介电层内并电连接该相变化材料层；以及至少一空室(gap)，设置于该第一介电层与该第二介电层之内，以至少隔离部分的该相变化材料层与其邻近的该第一介电层或该第二介电层。
Description
技术领域
本发明有关于一种半导体存储装置，而特别有关于一种相变化存储装置及其制造方法。
背景技术
相变化存储器具有非易失性、高读取信号、高密度、高擦写次数以及低工作电压/电流的特质、是相当有潜力的非易失性存储器。
相变化材料至少可呈现两种固态，包括结晶态及非结晶态，一般利用温度的改变来进行两态间的转换，由于非结晶态混乱的原子排列而具有较高的电阻，因此藉由简单的电测量即可轻易区分出相变化材料的结晶态与非结晶态。在各种相变化材料中，硫属化物已广泛应用至各种光记录元件中。
由于相变化材料的相转变为一种可逆反应，因此相变化材料用来当作存储器材料时，是藉由非结晶态与结晶态两态之间的转换来进行记忆，也就是说记忆位阶(0、1)是利用两态间电阻的差异来区分。
请参照图1，部分显示了一种习知相变化存储单元结构。如图1所示，相变化存储单元结构包括设置于一半导体基底10内特定区域的一隔离物12，以进而定义出一有源区。于有源区内则设置有互为隔离的一源极区16a与一漏极区16b。于源极区16a与漏极区16b间的有源区上则设置有一栅极14，以作为字线之用。栅极14、源极区16a与漏极区16b则组成了一开关晶体管。于具有此开关晶体管的半导体基底10上则覆盖一绝缘层20。于绝缘层20内则设置有一内连导线24，内连导线24形成于贯穿绝缘层20的一接触孔内，藉以电连接于源极区16a。于内连导线24上则形成有另一绝缘层22。于上述绝缘层22与20内则设置有一加热插拴18，以电连接于漏极区16b。于绝缘层22上则依序堆迭有一图案化的相变化材料层28与一顶电极34，其中相变化材料层28的底面接触加热插拴18。于绝缘层22上则还形成有一绝缘层26。于绝缘层26上则形成有一位线36并接触顶电极34。
于写入模式时，经由启动开关晶体管而使得加热插拴通过一大电流，其结果为，介于相变化材料层28与加热插拴18间的介面将被加热，因而使得相变化材料层28的一有源区30转变成为非晶态相或结晶态相，其需视流经加热插拴18的电流量与时间长短而决定。
图2则部分显示了美国第5,789,758号专利中所揭露的另一种习知相变化存储单元的剖面情形。如图2所示，在此相变化存储单元90包括依序埋设于一氧化物层35内并相互堆迭的底电极接触层55、60与65，其中底电极接触层65包括相变化材料。氧化物层35内形成有一开口70，开口70部分露出了底电极接触层65。于氧化物层35上则依序形成有另一相变化材料层75以及碳材料的上方接触电极层80以及钼材料的上方接触电极层85，相变化材料层75并填入于开口70中且实体接触了下方底电极接触层65内的相变化材料。此些相变化材料层、碳材料的上方接触电极层80以及钼材料的上方接触电极层85则为一氧化物层95所部分包覆，于氧化物层95上则形成有一铝导线100，铝导线100则部分设置于氧化物层95内并电接触了钼材料的上方接触电极层85。于铝导线100上则形成有一顶包覆层105。于如图2所示的存储单元结构中，于写入模式时，将加热位于开口70内的一有源区A内的部分相变化材料层75，并视电流量与时间长短而使得有源区A内的相变化材料层75转变成非晶态相或结晶态相。
然而，如图1与图2所示的习知相变化存储单元结构具有以下缺点，由于其存储单元内的有源区内的相变化材料实体上接触了邻近的绝缘层或氧化物层，故于有源区A内的加热效果不可避免的将为相邻的绝缘层或氧化物材料所传导逸散(如图1内的绝缘层20、22以及图2内的氧化物层35、95)，故于写入模式时由于其需要较大电流以成功地转变相变化材料的相态，因而将增加此相变化存储单元所需的操作功率，而不利于其于相变化存储装置中的应用。
因此，便需要一种结构改善的相变化存储单元结构以解决上述问题。
发明内容
有鉴于此，本发明提供了一种相变化存储装置及其制造方法，以提供具有较佳加热效率与经改善的热逸散效应的相变化存储单元结构。
依据一实施例，本发明提供了一种相变化存储装置，包括：
第一电极，设置于第一介电层内；第二介电层，设置于该第一介电层与该第一电极之上；相变化材料层，设置于该第二介电层内并电连接该第一电极；第三介电层，设置于该第二介电层之上；第二电极，设置于该第三介电层内并电连接该相变化材料层；以及至少一空室(gap)，设置于该第一介电层或该第二介电层之内，以至少隔离部分的该相变化材料层与其邻近的该第一介电层或该第二介电层。
依据另一实施例，本发明提供了一种相变化存储装置，包括：
第一电极，设置于第一介电层内；第二介电层，设置于该第一介电层与该第一电极上；I形相变化材料层，设置于该第二介电层内并电连接该第一电极；第三介电层，设置于该I形相变化材料层与该第二介电层上；第二电极，设置于该第三介电层内并电连接该I形相变化材料层；间隔物层，至少设置于部分的该I形相变化材料层的第二部与该第二介电层间；以及至少一空室(gap)，设置于该间隔物层与相邻的该第二介电层之间。上述I形相变化材料层包括：第一部，连结该第一电极，具有一第一宽度；第二部，设置于部分的该第一部上，具有第二宽度；以及第三部，设置于该第二部上并部分接触该第二部，具有第三宽度，其中该第二宽度少于该第一宽度与该第三宽度，其中该至少一空室设置邻近于该I形相变化材料层的第二部的该间隔物层与其相邻的该第二介电层之间。
依据另一实施例，本发明提供了一种相变化存储装置，包括：
第一电极，设置于第一介电层内；第二介电层，设置于该第一介电层与该第一电极之上；相变化材料层，设置于该第二介电层内并接触该第一电极；第三介电层，设置于该相变化材料层与该第二介电层之上；第二电极，设置于该第三介电层内并接触该相变化材料层；以及至少一空室(gap)，设置于该第一介电层内，以隔离部分的该相变化材料层的一底面与该第一介电层。
依据又一实施例，本发明提供了一种相变化存储装置的制造方法，包括下列步骤：
提供第一介电层，其内设置有第一电极；提供第二介电层，其内设置有第一相变化材料层，该第一相变化材料层电接触该第一电极且具有第一宽度；于该第一相变化材料层上形成第二相变化材料层，以部分覆盖该第一相变化材料层，该第二相变化材料层具有少于该第一宽度的第二宽度；形成间隔物层与牺牲层于该第一相变化材料层上，依序覆盖该第二相变化材料层的一侧壁，并露出该第二相变化材料层的一顶面；形成一第三介电层于该第二介电层与该第一相变化材料层上，环绕该间隔物层且大体与该间隔物层、该牺牲层及该第二相变化材料层共平面；于该第三介电层上形成第五介电层；于该第五介电层内形成开口，露出该第二相变化材料层、该牺牲层、该间隔物层与部分的该第四介电层；去除该牺牲层，于该第四介电层与露出的该间隔物层间形成间隙；于该开口内形成第三相变化材料层，该第三相变化材料层电接触该第二相变化材料层并封口该间隙以形成空室，该第三相变化材料层具有多于该第二宽度的第三宽度；以及形成第二电极于该第三相变化材料层上，以电连接该第三相变化材料层。
依据另一实施例，本发明提供了一种相变化存储装置的制造方法，包括下列步骤：
提供第一介电层，其内设置有第一电极；提供第二介电层，其内设置有第一相变化材料层，该第一相变化材料层电接触该第一电极且具有第一宽度；形成第三介电层于该第二介电层与该第一相变化材料层上；定义该第三介电层，于部分的该第三介电层内形成第一开口以及大体位于该第一开口中央处的介电插拴，该第一开口露出部分的该第二介电层与该第一相变化材料层，而该介电插拴部分覆盖该第一相变化材料层；顺应地形成第二相变化材料层于该第三介电层与该介电插拴上并填入该第一开口内，以覆盖该第二介电层与该第一相变化材料层；于该第一开口内形成间隔物层与牺牲层，该间隔物层与该牺牲层环绕并覆盖沿该第一开口内该第三介电层与该介电插拴的一侧壁设置的该第二相变化材料层部分；沉积介电材料于该第一开口内及该牺牲层、该间隔物层与该第二相变化材料层上；施行平坦化程序，以移除高于该第三介电层的部分该牺牲层、该间隔物层、该第二相变化材料层与该介电材料，以于该第一开口内形成第四介电层并露出部分的该牺牲层、该间隔物层与该第二相变化材料层；坦覆地形成第四介电层于该第三介电层上；于该第四介电层内形成第二开口，分别露出该介电插拴以及邻近该介电插拴的该第二相变化材料层、该间隔物层、该牺牲层与部分的该第三介电层；去除该牺牲层，于该第三介电层与该间隔物层间形成间隙；于该第二开口内形成第三相变化材料层，该第三相变化材料层并封口该间隙，以于该第三介电层与该第二相变化材料层间形成空室；以及形成第二电极于该第三相变化材料层上，以电连接该第三相变化材料层。
为了让本发明之上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合所附图示，作详细说明如下：
附图说明
图1为一示意图，显示了一习知相变化存储单元结构的剖面情形；
图2为一示意图，显示了另一习知相变化存储单元结构的剖面情形；
图3～4为一系列示意图，部分显示了依据本发明一实施例的相变化存储装置于不同制造阶段中的剖面情形；
图5～8为一系列示意图，部分显示了依据本发明另一实施例的相变化存储装置于不同制造阶段中的剖面情形；
图9-16为一系列示意图，部分显示了依据本发明又一实施例的相变化存储装置于不同制造阶段中的制造情形，其中图9、11、13、15为上视情形，而图10、12、14、16为剖面情形；以及
图17为一示意图，部分显示了依据本发明又一实施例的相变化存储装置的剖面情形。
主要元件符号说明
10～半导体基底；
12～隔离物；
14～栅极；
16a～源极区；
16b～漏极区；
18～加热插拴；
20、22～绝缘层；
24～内连导线；
26～绝缘层；
28～相变化材料层；
30～相变化材料层内受加热部；
32～相变化材料层与绝缘层间的介面；
34～顶电极；
36～位线；
A～有源区；
35、95～氧化物层；
55、60、65～底接触电极层；
70～开口；
75～相变化材料层；
80、85～上方接触电极层；
90～存储单元；
100～铝导线；
105～顶包覆层；
200～介电层；
202～第一电极；
204～介电层；
206～第一相变化材料层；
214～介电层；
212、212a～牺牲层；
208～第二相变化材料层；
216～介电层；
218～第三相变化材料层；
220～介电层；
222～第二电极；
210、314、512～间隔物层；
300～相变化存储装置；
302、500～介电层；
304、502～第一电极；
306、504～介电层；
308、506～第一相变化材料层；
310、508～介电层；
310a、508a～介电插拴；
312、510～第二相变化材料层；
315～牺牲层；
316、516～介电层；
318、412～介电层；
320、516～第三相变化材料层；
322～介电层；
324～第二电极；
G～间隙/空室；
W1、W2、W3、W4～空室的宽度；
D4、D7～第一相变化材料层的宽度；
D2、D5、D8～第二相变化材料层的宽度；
D3、D6、D9～第三相变化材料层的宽度。
具体实施方式
本发明的相变化存储装置的多个实施例将分别配合图3至图17做一详细叙述如下。
图3～4为一系列示意图，分别显示了本发明一实施例的相变化存储装置于不同制造步骤中的剖面情形。在此，上述图式中仅绘示了相变化存储装置中一相变化存储单元的制作情形，熟悉此技艺应能理解本实施例中的相变化存储装置的存储单元还包括适当的导电构件(如内连插拴或内连导线等)以将的电连接于一有源装置(例如晶体管或二极体)与一导线等元件，此些构件并未绘示于上述图式中以简化图式。
请参照图3，部分显示了依据本发明一实施例的一相变化存储装置中一存储单元结构的剖面情形。首先，提供一大体制备的一相变化存储单元结构，其包括了设置于一介电层104内的一导电层106，于介电层104上则形成有一第一电极112，而第一电极112则堆迭于部分的导电层106上且于其侧壁上分别形成有一牺牲层110，牺牲层110具有一宽度W1，而此时第一电极112的顶面为露出的一顶面。在此，牺牲层110的宽度W1优选不大于第一电极112线宽的1/2。
请参照图4，接着于介电层104、第一电极112与牺牲层110上坦覆地沉积一介电材料，例如是硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅、或旋涂式玻璃(SOG)等材料。接着藉由施行一平坦化程序(未显示)，例如是回蚀刻程序或化学机械研磨程序，以移除高于第一电极112与牺牲层110的介电材料部分，因而形成环绕第一电极112与牺牲层110的一介电层108。此时，介电层108大体与第一电极112以及牺牲层110共平面。
请继续参照图4，接着于介电层108、第一电极112与牺牲层110上形成一介电层114，介电层114优选包括不同于介电层108的介电材料，例如是硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅、或旋涂式玻璃(SOG)等材料，并接着藉由光刻与蚀刻等程序(皆未图示)于介电层114内形成一开口OP1。开口OP1露出了第一电极112、牺牲层110以及邻近上述膜层的部分介电层108。接着，藉由施行如蚀刻程序的一薄膜去除程序(未图示)，以完全移除牺牲层110并于第一电极112的侧壁与介电层108间形成了一间隙G，间隙G向下直达导电层106处。同样地，间隙G具有相同于牺牲层110宽度W1的一宽度。
在此，第一电极112可包括导电材料，例如钛、铜、铝、钨或上述材料的合金。而介电层104、108与牺牲层110则可包括硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅或氮化硅等介电材料。牺牲层110与介电层104间优选包括不同类型的材料，以于此两膜层间表现出适当的蚀刻选择关系，以利制备出贴附于第一电极112侧壁的牺牲层110。
请继续参照图4，接着于开口OP1内形成一相变化材料层116，其材料可包括硫属化物化合物，例如是Ge-Te-Sb三元硫属化合物或Te-Sb二元硫属化合物，其形成方法例如为物理气相沉积法。因此，由于采用物理气相沉积法，故于沉积相变化材料层116时，其于开口OP1内的台阶覆盖(step coverage)效果较差且由于间隙G的宽度W1极小，故形成相变化材料层116的材料不会沉积于间隙G内。接着，于介电层114与相变化材料层116上形成一介电层118，并接着利用后续的光刻与蚀刻程序于介电层内形成一开口(未显示)，并接着于开口内形成一第二电极120。
如图4所示，于本实施例的相变化存储单元中，第一电极112可作为一加热电极之用。于本实施例中，由于相变化材料层116以及相邻的第一电极112与邻近的介电层108间为一间隙G所完全或部分隔离，而间隙G内仅残存有空气或处于真空状态因而分别于加热电极112与介电层108之间形成一空室，其于如图4所示的相变化存储单元写入操作时，可有效地阻绝或降低用于加热用的第一电极112以及经第一电极112所加热的部分相变化材料层116的热能逸散至介电层108内，进而改善了加热电极(即第一电极112)的加热效率，并解决了习知相变化存储单元所遭遇的操作功率相关问题。于一实施例中，上述空室可环绕加热电极112而设置。
图5～8为一系列示意图，分别显示了本发明另一实施例的相变化存储装置于不同制造步骤中的剖面情形。在此，上述图式中仅绘示了相变化存储装置中相变化存储单元的制作情形，熟悉此技艺应能理解本实施例中的相变化存储装置的存储单元还包括适当的导电构件(如内连插拴或内连导线等)以将的电连接于一有源装置(例如晶体管或二极体)与一导线等元件，此些构件并未绘示于上述图式中以简化图式。
请参照图5，部分显示了依据本发明一实施例的一相变化存储装置中一存储单元结构的剖面情形。首先，提供一大体制备的一相变化存储单元结构，其包括了设置于一介电层200内的一第一电极202，于介电层200上则依序堆迭有一图案化的第一相变化材料层206与一图案化的第二相变化材料层208，第一相变化材料层206设置于一介电层204中，而第二相变化材料层208则堆迭于部分的第一相变化材料层206上且于其侧壁上分别形成有一间隔物层210。此外，于间隔物层210、第二相变化材料层208、第一相变化材料层206与介电层204上则顺应地形成有一牺牲层212，其具有一宽度/厚度W2。在此，牺牲层212的宽度/厚度W2优选不大于间隔物层210的宽度。
在此，第一电极202可包括导电材料，例如钛、铜、铝、钨或上述材料的合金，而第一相变化材料层206与第二相变化材料层208可包括硫属化物化合物，例如是Ge-Te-Sb三元硫属化合物或Te-Sb二元硫属化合物。而介电层200、204、间隔物层210与牺牲层212则可包括硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅或氮化硅等介电材料。优选地，间隔物层210与牺牲层212包括不同类型的介电材料，以于此两膜层间表现出适当的蚀刻选择关系。
请参照图6，接着经由一蚀刻程序(未显示)，回蚀刻牺牲层212，以于间隔层210的侧壁上留下图案化的一牺牲层212a。接着于介电层204、第二相变化材料层208、间隔层210与牺牲层212a上坦覆地沉积一介电材料，例如是硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅、或旋涂式玻璃(SOG)等材料。接着藉由施行一平坦化程序(未显示)，例如一回蚀刻程序或一化学机械研磨程序，以移除高出第二相变化材料层208、间隔物层210与牺牲层212a的介电材料部分，因而形成环绕第二相变化材料层208、间隔物层210与牺牲层212a的一介电层214。此时，介电层214大体与第二相变化材料层208、间隔物层与牺牲层212a共平面。
牺牲层212a、间隔物层210与介电层204间优选地包括不同类型的材料，以于前述工艺中于不同膜层间表现出适当的蚀刻选择性，以利制备出贴附于第二相变化材料层208侧壁之间隔物层210与牺牲层212a。
请继续参照图7，接着于介电层214、第二相变化材料层208、间隔物层210与牺牲层212a上形成一介电层216，介电层216优选地包括不同于介电层214的介电材料，并接着藉由光刻与蚀刻等程序(皆未图示)于介电层216内形成一开口OP2。开口OP2露出了第二相变化材料层208、间隔物层210、牺牲层212a以及邻近上述膜层的部分介电层214。接着，藉由施行如蚀刻程序的一程序(未图示)，以完全移除牺牲层212a并于邻近第二相变化材料层112侧壁之间隔层210与介电层214间形成了一间隙G，间隙G并向下直达第一相变化材料层206处。同样地，间隙G具有相同于牺牲层212a的一宽度W2。
请参照图8，接着于如图7内的开口OP2内形成一第三相变化材料层218，其材料相同于第一与第二相变化材料层206、208，其形成方法例如为物理气相沉积法。因此，由于采用物理气相沉积法，故于沉积第三相变化材料层218时，其于开口OP2内的台阶覆盖(step coverage)效果较差且由于间隙G的宽度W2极小，故形成第三相变化材料层218的材料不会沉积于间隙G内。接着，于介电层216与第三相变化材料层218上形成一介电层220，并接着利用后续的光刻与蚀刻程序于介电层内形成一开口(未显示)，并接着于开口内形成一第二电极222。
如图8所示，第三相变化材料层218、第二相变化材料层208以及第一相变化材料层206组成了本实施例的相变化存储单元的相变化材料层，其具有一大体I形的剖面。第三相变化材料层218、第二相变化材料层208以及第一相变化材料层206分别具有一第三宽度D6、第二宽度D5与第一宽度D4，其中第二宽度D5少于第三宽度D6与第一宽度D4，而第三宽度D6与第一宽度D4可相同或不同。优选地，第一宽度D4相同于第三宽度D6，而第二宽度D5则少于第一宽度D4与第三宽度D6。第一电极202与第二电极222则皆可作为本实施例的存储单元的加热电极之用，熟悉此技艺者可视实际元件设计需求而分别将其连结于适当的导电构件。于本实施例中，所使用的复合相变化材料层大体由具有不同宽度的三个相变化材料次层所组成。在此，相对于复合相变化材料层的第二次层(即第二相变化材料层208)，复合相变化材料层的第一次层(即第一相变化材料层206)与第三次层(即第三相变化材料层218)具有相对宽的一宽度，其宽度分别往复合相变化材料层的第二次层方向递减。具有上述型态的复合相变化材料层有助于集中电流于第二次层(即第二相变化材料层208)及其相邻部分处，进而达到高电流密度的目的并有利于写入模式的进行，因此第二次层可扮演记忆效应相关的一有源区。再者，由于此复合相变化材料层内的第二次层(即第二相变化材料层208)与邻近的介电层214间为一间隙G所隔离，而间隙G内仅残存有空气或可能为真空环境因而于介电层214与第二次层间形成一空室，其于如图8所示的相变化存储单元写入操作时，可有效地阻绝经加热的相变化材料层部分的热能逸散至介电层214内，进而改善了加热效率并可降低供应此复合相变化材料层的电流密度，进而解决了习知相变化存储单元所遭遇的操作功率相关问题。另外，藉由在复合相变化材料层的第二次层(即第二相变化材料层208)的侧壁上设置一间隔物层210，因而可于存储单元操作时结构地支撑了受加热的上述膜层而不至于对于存储单元结构产生毁损情形。
图9～16为一系列示意图，分别显示了本发明又一实施例的相变化存储装置于不同制造步骤中的制作情形，其中图9、11、13与15显示了上视情形，而图10、12、14与16显示了剖面情形。在此，上述图式中仅绘示了相变化存储装置中相变化存储单元的制作情形，熟悉此技艺应能理解本实施例中的相变化存储装置的存储单元还包括适当的导电构件(如内连插拴或内连导线等)以将其电连接于一有源装置(例如晶体管或二管)与一导线等元件，此些构件并未绘示于上述图式中以简化图式。
请参照图9与图10，其分别部分显示了依据本发明一实施例的一相变化存储装置300中一存储单元结构的上视情形与沿图9中线段10-10的剖面情形。首先，提供一大体制备的一相变化存储单元结构，其包括了设置于一介电层302内的一第一电极304，于介电层302上则堆迭有一图案化的第一相变化材料层308，第一相变化材料层308设置于一介电层306中。于第一相变化材料层308与介电层306上则设置有一图案化的介电层310，其内定义出一开口OP3，开口OP3环绕一介电插拴310a设置。介电插拴310a部分重迭于下方的第一相变化材料层308，而开口OP3则部分露出第一相变化材料层308与介电层306。
请同时参照图11与图12，其分别部分显示了依据于如图9与图10所示的结构上形成一第二相变化材料层312、一保护层314以及一牺牲层315后的制作情形，其中图12为沿图11中线段12-12的剖面情形。
如图11与图12所示，于如图9与图10所示的结构上(包括开口OP3内的结构)顺应地形成一第二相变化材料层312、一间隔物材料与一牺牲层材料后，藉由施行一回蚀刻程序(未显示)以部分移除牺牲层材料以及间隔物材料后，于开口OP3内的一第二相变化材料层312的侧壁部分上依序留下一间隔物层314与一牺牲层315，其中牺牲层315厚度不大于位于介电插拴310a侧壁上的第二相变化材料层312的一垂直部的一宽度。间隔物层314与牺牲层315则可包括如硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅或氮化硅等介电材料。优选地，间隔物层314与牺牲层315包括不同类型的介电材料，以于此两膜层间表现出适当的蚀刻选择关系。
请同时参照图13与图14，其分别部分显示了依据于如图11与图12所示的结构上形成一介电层316与一图案化介电层318后的制作情形，其中图14为沿图13中线段14-14的剖面情形。
如图13与图14所示，于如图11与图12所示的结构上(包括开口OP3内的结构)接着沉积一介电材料并将其填入开口OP3内，介电材料例如是硼磷掺杂氧化硅玻璃(Borophosphosilicate glass，BPSG)、氧化硅、或旋涂式玻璃(SOG)等材料。接着藉由施行一平坦化程序(未显示)，例如一化学机械研磨程序，以移除高出介电层310与介电插拴310a的部分介电材料与第二相变化材料层312，因而形成埋设于开口OP3内的介电层316以及位于开口OP3内的经图案化的第二相变化材料层312、间隔物层314、牺牲层315以及邻近于牺牲层315的介电层316，此时介电层316与介电层310、介电插拴310a、第二相变化材料层312、间隔物层314及牺牲层315共平面。接着于介电层310与316、第二相变化材料层312与牺牲层315上形成一图案化的介电层318，介电层318较佳地包括不同于介电层316、间隔物层314与牺牲层315的介电材料。于图案化的介电层318内形成有一开口OP4，其可藉由光刻与蚀刻等程序(皆未图示)的施行所形成。在此，开口OP4大体位于介电插拴310a的上方，其部分露出了第二相变化材料层312、间隔物层314、牺牲层315以及邻近上述膜层的部分介电层316。接着，藉由施行如蚀刻程序的一程序(未图示)，以完全移除露出的牺牲层315并于形成于第二相变化材料层312侧壁上之间隔物层314与邻近的介电层316之间形成了一间隙G，间隙G并向下直达第二相变化材料层312处。同样地，间隙G具有相同于牺牲层315的一宽度W3。
请同时参照图15与图16，其分别部分显示了依据于如图13与图14所示的结构上形成一第三相变化材料层320与第二电极324后的制作情形，其中图16为沿图15中线段16-16的剖面情形。
如图15与图16所示，于如图13与图14所示的结构上(包括开口OP4内的结构上)接着形成一第三相变化材料层320，其材料相同于第一相变化材料层308与第二相变化材料层312，其形成方法例如为物理气相沉积法。因此，由于采用物理气相沉积法，故于沉积第三相变化材料层320时，其于开口OP4内的台阶覆盖(step coverage)效果较差且由于间隙G的宽度W3极小，故形成的第三相变化材料层320的材料不会沉积于间隙G内。接着，于介电层318与第三相变化材料层320上形成一介电层322，并接着利用后续的光刻与蚀刻程序于介电层内形成一开口(未显示)，并接着于开口内形成一第二电极324。
如图16所示，第三相变化材料层320、第二相变化材料层312以及第一相变化材料层308组成了本实施例的相变化存储单元的相变化材料层，其具有一大体I形的剖面。在此，第三相变化材料层320、第二相变化材料层312以及第一相变化材料层308分别具有一第三宽度D9、第二宽度D8与第一宽度D7，其中第二宽度D8少于第三宽度D9与第一宽度D7，而第三宽度D9与第一宽度D7可相同或不同。第一宽度D7、第二宽度D8与第三宽度D9间具有一比例介于3～10∶1～1∶4～20。如图16所示，邻接于第一相变化材料层308与第二相变化材料层320的第二相变化材料层310的部分具有L或反L(」)的外形。第一电极304与第二电极324则皆可作为本实施例的存储单元的加热电极之用，熟悉此技艺者可视实际元件设计需求而分别将其连结于适当的导电构件。于本实施例中，所使用的复合相变化材料层大体由具有不同宽度的三个相变化材料次层所组成。在此，相对于复合相变化材料层的第二次层(即部分的第二相变化材料层312)，复合相变化材料层的第一次层(即第一相变化材料层308)与第三次层(即第三相变化材料层320)具有相对宽的一宽度，其宽度分别往复合相变化材料层的第二次层方向递减。具有上述型态的复合相变化材料层有助于集中电流于第二次层(即第二相变化材料层208)及其相邻部分处，进而达到高电流密度的目的并有利于写入模式的进行。再者，由于此复合相变化材料层内的第二次层(即部分的第二相变化材料层312)与邻近的介电层316间为一间隙G所隔离，而间隙G内仅残存有空气或处于真空状态下因而于介电层316与第二次层间形成一空室，其于如图8所示的相变化存储单元写入操作时，可有效地阻绝经加热的相变化材料层部分的热能逸散至介电层316内，改善了加热效率并可降低供应此复合相变化材料层的电流密度，进而解决了习知相变化存储单元所遭遇的操作功率相关问题。另外，藉由在复合相变化材料层的第二次层(即部分的第二相变化材料层312)的侧壁上设置一间隔物层314，因而可于存储单元操作时结构地支撑了受加热的上述膜层而不至于对于存储单元结构产生毁损情形。
请继续参照图17，显示了依据本发明另一实施例的相变化存储装置的一变化情形，其具有类似图16的一剖面结构。
请参照图17，相变化存储装置包括了设置于一介电层500内的一第一电极502。于介电层500上则依序堆迭有一图案化的复合相变化材料层与一第二电极510，复合相变化材料层由依序堆迭的一第一相变化材料层506、埋设有介电插拴508a的两第二相变化材料层510以及一第三相变化材料层516等三个主要部分所组成，其具有大体I形的一外形，其中第一相变化材料层506同时接触了上述两第二相变化材料层510，且于第二相变化记忆层510与邻近的空室G间更设置有一间隔物层512。空室G优选地具有不大于介电插拴508a线宽1/2的一厚度W4，而本实施例中所应用的材料与工艺则相似于前述实施例的应用，故不在此重复说明。
于如图17所示的相变化存储器亦可表现出如图4、图8以及图16所示的相变化存储装置的类似加热效果，并可避免如图1与图2所示的习知相变化存储单元结构中位于经加热的相变化材料层与邻近介电层接面处的热传导逸散现象，因而确保了相变化存储装置内的加热效果并提升了相变化存储单元内加热电极的加热效率，其同时有助于降低此相变化存储装置的操作功率。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (20)
1.一种相变化存储装置，包括：
第一电极，设置于第一介电层内；
第二介电层，设置于该第一介电层与该第一电极之上；
相变化材料层，设置于该第二介电层内并电连接该第一电极；
第三介电层，设置于该第二介电层之上；
第二电极，设置于该第三介电层内并电连接该相变化材料层；以及
至少一空室，设置于该第一介电层或该第二介电层之内，以至少隔离部分的该相变化材料层与其邻近的该第一介电层或该第二介电层。
2.如权利要求1所述的相变化存储装置，其中该至少一空室设置于该第二介电层内，以隔离部分的该相变化材料层的一侧壁与该第二介电层。
3.如权利要求2所述的相变化存储装置，还包括间隔物层，设置于该相变化材料层的该侧壁与该至少一空室之间。
4.如权利要求1所述的相变化存储装置，其中该至少一空室设置于该第一介电层内，以至少隔离部分的该相变化材料层的一底面与该第一介电层。
5.如权利要求4所述的相变化存储装置，其中该空室设置于该第一电极的一侧壁上，以隔离该第一电极与该第一介电层。
6.一种相变化存储装置，包括：
第一电极，设置于第一介电层内；
第二介电层，设置于该第一介电层与该第一电极上；
I形相变化材料层，设置于该第二介电层内并电连接该第一电极，该I形相变化材料层包括：
第一部，连结该第一电极，具有第一宽度；
第二部，设置于部分的该第一部上，具有第二宽度；以及
第三部，设置于该第二部上并部分接触该第二部，具有第三宽度，其中该第二宽度少于该第一宽度与该第三宽度；
第三介电层，设置于该I形相变化材料层与该第二介电层上；
第二电极，设置于该第三介电层内并电连接该I形相变化材料层的该第三部；
间隔物层，至少设置于部分的该I形相变化材料层的第二部与该第二介电层间；以及
至少一空室，设置于该间隔物层与相邻的该第二介电层之间。
7.如权利要求6所述的相变化存储装置，其中该I形相变化材料层的第二部具有正L或反L的外形。
8.如权利要求6所述的相变化存储装置，还包括介电插拴，埋设于该I形相变化材料层的第二部内，该介电插拴仅接触该I形相变化材料层的第一部与第三部而不接触该间隔物层。
9.如权利要求8所述的相变化存储装置，其中该I形相变化材料层的第二部环绕该介电插拴。
10.如权利要求6所述的相变化存储装置，其中该I形相变化材料层包括硫属化物。
11.如权利要求6所述的相变化存储装置，其中该第一电极与该第二电极包括铝、铜、钨或上述材料的合金。
12.一种相变化存储装置的制造方法，包括下列步骤：
提供第一介电层，其内设置有第一电极；
提供第二介电层，其内设置有第一相变化材料层，该第一相变化材料层电接触该第一电极且具有第一宽度；
于该第一相变化材料层上形成第二相变化材料层，以部分覆盖该第一相变化材料层，该第二相变化材料层具有少于该第一宽度的第二宽度；
形成间隔物层以及牺牲层于该第一相变化材料层上，依序覆盖该第二相变化材料层的一侧壁，并露出该第二相变化材料层的一顶面；
形成第三介电层于该第二介电层与该第一相变化材料层上，环绕该间隔物层且大体与该间隔物层、该牺牲层及该第二相变化材料层共平面；
于该第三介电层上形成第四介电层；
于该第四介电层内形成开口，露出该第二相变化材料层、该牺牲层、该间隔物层与部分的该第三介电层；
去除该牺牲层，于该第三介电层与露出的该间隔物层间形成间隙；
于该开口内形成第三相变化材料层，该第三相变化材料层电接触该第二相变化材料层并封口该间隙以形成空室，该第三相变化材料层具有大于该第二宽度的第三宽度；以及
形成第二电极于该第三相变化材料层上，以电连接该第三相变化材料层。
13.如权利要求第12所述的相变化存储装置的制造方法，其中该第一相变化材料层、该第二相变化材料层以及该第三相变化材料层组成I形复合相变化材料层。
14.如权利要求第12所述的相变化存储装置的制造方法，其中该第三相变化材料层由物理气相沉积方式所形成。
15.如权利要求第12所述的相变化存储装置的制造方法，其中该第一电极与该第二电极包括铝、铜、钨或上述材料的合金。
16.一种相变化存储装置的制造方法，包括下列步骤：
提供第一介电层，其内设置有第一电极；
提供第二介电层，其内设置有第一相变化材料层，该第一相变化材料层电接触该第一电极且具有第一宽度；
形成第三介电层于该第二介电层与该第一相变化材料层上；
定义该第三介电层，于部分的该第三介电层内形成第一开口以及大体位于该第一开口中央处的介电插拴，该第一开口露出部分的该第二介电层与该第一相变化材料层，而该介电插拴部分覆盖该第一相变化材料层；
顺应地形成第二相变化材料层于该第三介电层与该介电插拴上并填入该第一开口内，以覆盖该第二介电层与该第一相变化材料层；
于该第一开口内形成间隔物层与牺牲层，该间隔物层与牺牲层环绕并覆盖沿该第一开口内该第三介电层与该介电插拴的一侧壁设置的该第二相变化材料层部分；
沉积一介电材料于该第一开口内及该牺牲层该间隔物层、与该第二相变化材料层上；
施行平坦化程序，以移除高于该第三介电层的部分该牺牲层、该第二相变化材料层与该介电材料，以于该第一开口内形成第四介电层并露出部分的该牺牲层、该间隔物层与该第二相变化材料层；
坦覆地形成第五介电层于该第三介电层上；
于该第五介电层内形成第二开口，分别露出该介电插拴以及邻近该介电插拴的该第二相变化材料层、该间隔物、该牺牲层与部分的该第四介电层；
去除该牺牲层，于该第四介电层与该间隔物层间形成间隙；
于该第二开口内形成第三相变化材料层，该第三相变化材料层并封口该间隙，以于该第四介电层与该第二相变化材料层间形成空室；以及
形成第二电极于该第三相变化材料层上，以电连接该第三相变化材料层。
17.如权利要求第16所述的相变化存储装置的制造方法，其中该第三相变化材料层由物理气相沉积方式所形成。
18.如权利要求第16所述的相变化存储装置的制造方法，其中该第一电极与该第二电极包括铝、铜、钨或上述材料的合金。
19.一种相变化存储装置，包括：
第一电极，设置于第一介电层内；
第二介电层，设置于该第一介电层与该第一电极之上；
相变化材料层，设置于该第二介电层内并接触该第一电极；
第三介电层，设置于该相变化材料层与该第二介电层之上；
第二电极，设置于该第三介电层内并接触该相变化材料层；以及
至少一空室，设置于该第一介电层内，以隔离部分的该相变化材料层的一底面与该第一介电层。
20.如权利要求19所述的相变化存储装置，其中该至少一空室环绕该第一电极的一侧壁而设置，并隔离该第一电极与其邻近的该第一介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101045033A CN101312230B (zh) | 2007-05-25 | 2007-05-25 | 相变化存储装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101045033A CN101312230B (zh) | 2007-05-25 | 2007-05-25 | 相变化存储装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101312230A true CN101312230A (zh) | 2008-11-26 |
| CN101312230B CN101312230B (zh) | 2010-10-13 |
Family
ID=40100739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101045033A Expired - Fee Related CN101312230B (zh) | 2007-05-25 | 2007-05-25 | 相变化存储装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101312230B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102800805A (zh) * | 2011-05-25 | 2012-11-28 | 中芯国际集成电路制造(上海)有限公司 | 相变存储单元及其形成方法 |
| US8605493B2 (en) | 2008-12-31 | 2013-12-10 | Higgs Opl. Capital Llc | Phase change memory |
| USRE45035E1 (en) | 2008-12-30 | 2014-07-22 | Higgs Opl. Capital Llc | Verification circuits and methods for phase change memory array |
| USRE45189E1 (en) | 2007-11-08 | 2014-10-14 | Higgs Opl. Capital Llc | Writing system and method for phase change memory |
| CN104425710A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN107275282A (zh) * | 2011-03-17 | 2017-10-20 | 美光科技公司 | 半导体结构及形成半导体结构的方法 |
| CN109509833A (zh) * | 2017-09-15 | 2019-03-22 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060108667A1 (en) * | 2004-11-22 | 2006-05-25 | Macronix International Co., Ltd. | Method for manufacturing a small pin on integrated circuits or other devices |
| CN100442566C (zh) * | 2005-01-19 | 2008-12-10 | 财团法人工业技术研究院 | 一种相变化存储器及其制造方法 |
-
2007
- 2007-05-25 CN CN2007101045033A patent/CN101312230B/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE45189E1 (en) | 2007-11-08 | 2014-10-14 | Higgs Opl. Capital Llc | Writing system and method for phase change memory |
| USRE45035E1 (en) | 2008-12-30 | 2014-07-22 | Higgs Opl. Capital Llc | Verification circuits and methods for phase change memory array |
| US8605493B2 (en) | 2008-12-31 | 2013-12-10 | Higgs Opl. Capital Llc | Phase change memory |
| CN107275282A (zh) * | 2011-03-17 | 2017-10-20 | 美光科技公司 | 半导体结构及形成半导体结构的方法 |
| CN102800805A (zh) * | 2011-05-25 | 2012-11-28 | 中芯国际集成电路制造(上海)有限公司 | 相变存储单元及其形成方法 |
| CN102800805B (zh) * | 2011-05-25 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 相变存储单元及其形成方法 |
| CN104425710A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN104425710B (zh) * | 2013-08-20 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN109509833A (zh) * | 2017-09-15 | 2019-03-22 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101312230B (zh) | 2010-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101312230B (zh) | 相变化存储装置及其制造方法 | |
| US7227171B2 (en) | Small area contact region, high efficiency phase change memory cell and fabrication method thereof | |
| CN100470869C (zh) | 用于形成多层相变存储器的方法和存储器单元 | |
| US7964862B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| US9000408B2 (en) | Memory device with low reset current | |
| CN101789489B (zh) | 相变存储器单元及形成的方法 | |
| CN102237390B (zh) | 半导体装置及其制造方法 | |
| CN101930989B (zh) | 相变存储器及其制作方法 | |
| US7244956B2 (en) | Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured | |
| CN1627546A (zh) | 场致发射的相变二极管存储器 | |
| US20140175370A1 (en) | Phase-change memory | |
| CN101877384B (zh) | 低操作电流相变存储器元件结构 | |
| CN100578834C (zh) | 相变化存储装置及其制造方法 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN100530738C (zh) | 相变存储单元结构及其制造方法 | |
| US10833267B2 (en) | Structure and method to form phase change memory cell with self- align top electrode contact | |
| CN100585900C (zh) | 相变存储装置及其制造方法 | |
| KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN101399314B (zh) | 相变化存储器及其制造方法 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| CN105336851B (zh) | 相变化记忆体结构的制造方法 | |
| CN105428525B (zh) | 相变化记忆体及其制造方法 | |
| CN1988200A (zh) | 间隙壁电极侧接式相变化存储器及其制造方法 | |
| US7759669B2 (en) | Phase change memory element with phase-change electrodes | |
| CN105405969B (zh) | 相变化记忆体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100702 Address after: Hsinchu County of Taiwan Applicant after: Industrial Technology Research Institute Address before: Hsinchu County, Taiwan, China Applicant before: Industrial Technology Research Institute Co-applicant before: Powerchip Semiconductor Corp. Co-applicant before: Nanya Sci. & Tech. Co., Ltd. Co-applicant before: Maode Science and Technology Co., Ltd. Co-applicant before: Huabang Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SIGGS EDUCATION CAPITALS CO., LTD. Free format text: FORMER OWNER: FINANCIAL GROUP LEGAL PERSON INDUSTRIAL TECHNOLOGY INST. Effective date: 20120223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120223 Address after: Delaware Patentee after: Ind Tech Res Inst Address before: Hsinchu County, Taiwan, China Patentee before: Industrial Technology Research Institute |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101013 Termination date: 20130525 |