CN100578834C - 相变化存储装置及其制造方法 - Google Patents
相变化存储装置及其制造方法 Download PDFInfo
- Publication number
- CN100578834C CN100578834C CN200610125700A CN200610125700A CN100578834C CN 100578834 C CN100578834 C CN 100578834C CN 200610125700 A CN200610125700 A CN 200610125700A CN 200610125700 A CN200610125700 A CN 200610125700A CN 100578834 C CN100578834 C CN 100578834C
- Authority
- CN
- China
- Prior art keywords
- phase
- dielectric layer
- layer
- conductive layer
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000003860 storage Methods 0.000 title description 12
- 238000009434 installation Methods 0.000 title 1
- 239000012782 phase change material Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 150000004770 chalcogenides Chemical class 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 11
- 230000008859 change Effects 0.000 abstract description 7
- 239000002184 metal Substances 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000009877 rendering Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical group [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001786 chalcogen compounds Chemical class 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变化存储装置，包括：导电构件，设置在介电层中；相变化材料层，设置在介电层中；和导电层，延伸在介电层中，以分别电连接相变化材料层与导电构件的侧壁。
Description
技术领域
本发明涉及一种存储器装置，特别是涉及相变化存储单元结构及其制造方法。
背景技术
相变化存储器具有非挥发性、高读取信号、高密度、高擦写次数和低工作电压/电流的特性、是相当有潜力的非挥发性存储器。其中提高存储密度、降低电流密度是重要的技术指针。
相变化材料至少可呈现两种固态，包括结晶态和非结晶态，一般是利用温度的改变来进行两态间的转换，由于非结晶态混乱的原子排列而具有较高的电阻，因此通过简单的电量测即可轻易区分出相变化材料的结晶态与非结晶态。在各种相变化材料中，硫属化物已广泛应用至各种光记录元件中。
由于相变化材料的相转变为一种可逆反应，因此相变化材料用来当作存储器材料时，是通过非结晶态与结晶态两态之间的转换来进行存储，也就是说存储位阶(0、1)是利用两态间电阻的差异来区分。
请参照图1，揭示了一种现有相变化存储单元结构。如图1所示，相变化存储单元结构包括设置在半导体基底11内特定区域的隔离物13，以进而定义出有源区。在有源区内则设置有互为隔离的源极区17s与漏极区17d。在源极区17s与漏极区17d之间的有源区上则设置有栅极15，以作为字线用。栅极15、源极区17s与漏极区17d则组成了开关晶体管。在具有此开关晶体管的半导体基底11上则覆盖绝缘层19。在绝缘层19内则设置有内连导线21，内连导线21形成在贯穿绝缘层19的接触孔内，借此以电连接到漏极区17d上。在内连导线21上则形成有另一绝缘层23。在上述绝缘层23与19内则设置有加热插拴25，以电连接到源极区17s上。在绝缘层23上则依次堆叠有图案的相变化材料层27与顶电极29，其中相变化材料层27的底面接触加热插拴25。在绝缘层23上则还形成有绝缘层31。在绝缘层31上则形成有位线33并接触顶电极29。
在写入模式时，经由启动开关晶体管而使得加热插拴通过大电流，其结果为，介于相变化材料层27与加热插拴25之间的接口将被加热，因而使得相变化材料层27的一部27a转变成为非晶态相或结晶态相，其需视流经加热插拴25的电流量与时间长短而决定。
如图1所示的现有相变化存储单元结构具有以下缺点，在写入模式时由于其需要极大电流以成功地转变相变化材料的相态。提高电流密度的方法之一为降低加热插拴25的直径D。然而，加热插拴25的直径D仍受限于当今光刻工艺的能力，进而使得其缩小程度为之受限，故无法进一步提供加大电流密度的解决方案。
因此，便需要一种相变化存储装置及其制造方法，以解决上述问题。
发明内容
鉴于此，本发明提供了一种相变化存储装置及其制造方法，其可有效降低导电插拴与相变化材料层之间的接触面积，进而提高提供至相变化材料层的电流密度。
依据本发明的实施例，本发明提供了一种相变化存储装置，包括：
导电构件，设置在介电层中；相变化材料层，设置在介电层中；和导电层，延伸在介电层中，以分别电连接相变化材料层与导电构件的侧壁。
依据本发明的另一实施例，本发明提供了一种相变化存储装置，包括：
半导体基底；晶体管，设置在半导体基底上；第一介电层，位于半导体基底上，覆盖晶体管；第一导电插拴，设置在第一介电层中，电接触电晶体的源极；第二介电层，位于第一介电层上；第二导电插拴，位于第二介电层中，电接触第一导电插拴；导电层，延伸在第二介电层中，以电连接第二导电插拴的侧壁；第三介电层，位于第二介电层上；相变化材料层，设置在第三介电层与第二介电层中，电连接导电层；和导线，位于第三介电层上，电连接相变化材料层。
依据本发明的又一实施例，本发明提供了一种相变化存储装置，包括：
半导体基底；一对晶体管，分别设置在半导体基底的一部上；第一介电层，位于半导体基底上，覆盖该晶体管；一对第一导电插拴，分别设置在第一介电层的一部中，以电接触该晶体管之一的源极；第二介电层，位于第一介电层上；一对第二导电插拴，分别位于第二介电层的一部中，分别电接触该第一导电插拴之一；一对导电层，延伸在第二介电层中，以电连接该第二导电插拴之一的侧壁；第三介电层，位于第二介电层上；相变化材料层，设置在第三介电层与第二介电层中，电连接该导电层；和导线，位于第三介电层上，电连接相变化材料层。
另外，本发明提供了一种相变化存储装置的制造方法，包括下列步骤：
提供半导体基底，其上形成有晶体管；形成第一介电层在半导体基底上，以覆盖晶体管；形成第一导电插拴在第一介电层中，以电接触电晶体的源极；形成第二介电层在第一介电层上；形成第二导电插拴在第二介电层中，以电接触第一导电插拴；形成导电层，延伸在第二介电层中，以电连接第二导电插拴的侧壁；形成第三介电层在第二介电层上；形成相变化材料层在第三介电层与第二介电层中，以电连接导电层；并且形成导线在第三介电层上，以电连接相变化材料层。
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下：
附图说明
图1为剖面图，显示了现有相变化存储单元结构；
图2至16图为系列示意图，显示了在依据本发明实施例的相变化存储装置制造方法中不同阶段的制作情形，其中图2、4、6、8、11、14等分别显示了上视情形，而图3、5、7、9、10、12、13、15、16等分别显示了剖面情形；
图17为立体透视图，显示了依据本发明实施例的相变化存储装置；
图18至23为系列示意图，显示了依据本发明另一实施例的相变化存储装置制造方法中不同阶段的制作情形，其中图18与图21分别显示了上视情形，而图19-20与图22-23分别显示了剖面情形；和
图24为立体透视情形，部分显示了依据本发明另一实施例的相变化存储装置。
简单符号说明
现有部分：
11～半导体基底；
13～隔离物；
15～栅极；
17s～源极区；
17d～漏极区；
19～绝缘层；
21～内连导线；
23～绝缘层；
25～加热插拴；
27～相变化材料层；
27a～相变化材料层的一部；
29～顶电极；
31～绝缘层；
33～位线；
D～加热插拴的直径；
发明部分：
100～半导体基底；
102～隔离结构；
104～源极；
106～漏极；
108～栅极结构；
110～介电层；
112～导电插拴；
114～导线；
116～金属层间介电层；
116’～经薄化的金属层间介电层；
118～接触插拴；
120～掩模层；
122、122a～导电层；
124～平坦层；
126～相变化材料层；
128～导电层；
400、500～区域；
OP1、OP2～开口；
200～蚀刻停止层。
具体实施方式
本发明的相变化存储装置制作的实施例将结合图2至17作详细叙述如下，其中图2、4、6、8、11、14等分别显示了相变化存储结构在不同工艺步骤中的上视情形，而图3、5、7、9、10、12、13、15、16等则分别显示了上述相变化存储装置在不同工艺步骤中的剖面情形，而图17则显示了此相变化存储装置的立体透视情形。
请同时参照图2与图3，首先提供半导体装置，例如图3所示的半导体装置，其包括设置在半导体基底100上的多个有源元件与内连线结构。上述有源元件在此以晶体管为例，其可通过设置在适当位置的内连线结构而电接触在存储器矩阵中的存储单元，借以控制存储器矩阵中存储单元的存储状态。如图3所示，在半导体基底100上设置有多个隔离结构102，因而定义出有源区。在此，隔离结构102所展示为浅沟槽隔离物(STI)，但并不以此加以限制而可为其它类型的隔离结构。在此，晶体管分别由形成在有源区内的半导体基底100上的栅极结构108与形成在有源区内的半导体基底100中的源极104与漏极106所构成。如图3所示，在此漏极106为共享漏极且为两晶体管所共享，借以缩小有源元件所占据的基底面积，而栅极结构则包括依次堆叠在半导体基底100上的栅介电层与栅电极层，在此仅展示为栅极结构，以简化附图。
请继续参照图2与图3，在半导体基底100与此栅极结构108上则形成有介电层110。在介电层110内的适当位置则设置有多个导电插拴112，分别位于源极104与漏极106的上方并接触之。在介电层110上则还设置有多个金属层间介电层116，而在此金属层间介电层116间还设置有蚀刻停止层200，以提供适当的蚀刻停止作用。在较下方的金属层间介电层116中则设置有多个导电构件，例如导线114与接触插拴118等，其中上述导电构件中的导线114分别位于每一接触插拴112上并电接触，而接触插拴118则形成并贯穿此金属层间介电层116与蚀刻停止层200因而分别连接到导线114上，进而大体构成内连线结构。如图2的上视图所示，此时半导体装置大体露出为金属层间介电层116所覆盖的顶面和其内的两接触插拴118。
请同时参照图4与图5，接着在图2与图3所示结构上形成掩模层120，例如氮化硅层。接着通过现有光刻/蚀刻技术图案掩模层120，在其内形成开口OP1，并露出部分的导电插拴118与金属层间介电层116。接着以此图案的掩模层120作为蚀刻掩模，蚀刻露出的金属层间介电层116，在开口OP1内形成凹陷并留下经薄化的金属层间介电层116’。
请同时参照图6与图7，在移除掩模层120后，接着在如图4与图5所示结构上形成导电层122。导电层122形成在金属层间介电层116、接触插拴118上并顺应地形成在开口OP1内并覆盖经薄化的金属层间介电层116与接触插拴118的侧壁。在此，导电层122的材料例如是TiN、TiW、TaN或TiAlW，形成方式可为化学气相沉积法、溅镀法或原子层沉积法(ALD)，其厚度约介于5至500nm之间。
请同时参照图8、图9与图10，接着在如图6与图7所示结构上施行蚀刻程序(未图标)，例如为干蚀刻程序，进而在开口OP1内留下部分的导电层122a。在此，上述蚀刻程序可采用形成间隙壁(spacer)的类似蚀刻程序，因而可在开口OP1内形成大体沿着开口边缘设置与环绕邻近金属插拴118的导电层122a。如图9与图10所示，导电层122a仅接触了金属插拴118的侧壁而非其顶面。如图9所示，在此导电层122a的剖面具有大体弧状的侧表面，具有类似间隙壁(spacer)的结构。
请继续参照图11、图12与图13，接着在如图8、图9与图10所示结构上形成平坦层124，平坦层124的材料例如为硼磷掺杂氧化硅玻璃Borophosphosilicate glass，BPSG)、氧化硅或旋涂玻璃(spin on glass、SOG)，其可通过化学气相沉积或旋转涂布等方法所形成。接着通过光刻与蚀刻等工艺(未图示)在平坦层124内还定义出开口OP2，开口OP2向下穿过平坦层124与经薄化的金属层间介电层116a，进而露出部分的蚀刻停止层200并截断部分的导电层122a，如图13所示。如图11所示，此时导电层122a(以虚线表示)大体对应地分隔在两区域内并具有大体U型的上视结构，其分别接触邻近的导电插拴118。
请继续参照图14、图15与图16，接着在如图11、图12与图13所示结构上形成相变化材料层126与经图案的导电层128，其中相变化材料层126填入在开口OP2内，而导电层128延伸在相变化材料层126上，以作为顶电极用。如图16所示，形成在开口OP2内的相变化材料层126通过导电层122a而电接触了导电插拴118，并进而通过导电插拴118而与下方的晶体管间形成了电连接。在此，相变化材料层126包括硫属化物化合物，例如是Ge-Te-Sb三元硫属化合物或Te-Sb二元硫属化合物，其形成方式可为化学气相沉积法或溅镀法。而导电层128的材料例如是TiN、TiAlN、TaN或TiW等材料。在此，本实施例的相变化存储器装置大体显示为二位的存储装置，其中一位设置在区域400中，另一位则设置在区域500中。值得注意的，在此，上述两位共享相变化材料层126，而其下方的晶体管共享漏极106但并非以此加以限制，上述两位可单独设置而共享相变化材料层及/或漏极106，此为本领域的技术人员所能理解。
请参照图17，显示了如图14、图15与图16中所示的相变化存储器装置的立体透视图。在此，为了简化附图，仅显示了区域400与500内的接触插拴118、导电层122a与相变化材料层126之间的立体关系，其中导电层122a可作为加热电极用并电连接到导电插拴118上，进而形成与下方有源元件之间的电连接关系。导电层122a分别接触了相变化材料层与导电掺拴118的部分侧壁，由于本实施例中的导电层122a通过蚀刻方法所形成，可通过控制其膜厚与开口OP1的深度(请参照图4-7)可进一步缩小其与相变化材料层126的接触面，不会如现有接触物般受限于当今光刻工艺能力而无法进一步缩小其接触面积，因此可进一步提高供应至相变化材料层126的电流密度。
本发明的相变化存储装置制作的另一实施例将结合图18至24作详细叙述如下，其工艺步骤大体相同于上述图2至17的工艺步骤，在此仅显示不同的工艺步骤，其中图18与图21分别显示了相变化存储单元装置在不同工艺步骤中的上视情形，图19-20与图22-23则分别显示了此相变化存储单元装置在不同工艺步骤中的剖面情形，而图24则显示了此相变化存储装置的立体透视情形。而在此附图中，相同的标号显示了相同于前述实施例中的构件。
请参照图18、图19与图20，首先通过先前实施例中图2-10所展示的工艺施行，以提供如图8、图9与图10所示的结构。接着，在此结构上形成图案的掩模层(未图示)以部分遮蔽导电层122a。接着，施行蚀刻程序(未图标)，并通过上述图案的掩模层作为蚀刻掩模，以去除露出的部分导电层122a，并在去除此图案的掩模层后，形成如图18、图19与图20的结构。此时，导电层122a仅环绕开口OP1的三个边缘并分别接触邻近的导电插拴118，其剖面也相似于现有间隔物的剖面而具有大体弧状的侧表面，如图19所示。
接着对如图18、图19与图20所示结构施行如先前实施例中图11、图12与图13所揭示的工艺，以形成如图21、图22与图23所示结构。此时，相变化材料层126的一侧仅接触有导电层122a。在此，本实施例的相变化存储器装置大体显示为二位的存储装置，其中一位设置在区域400中，另一位则设置在区域500中。值得注意的，在此，上述两位共享相变化材料层126，而其下方的晶体管共享漏极106但并非以此加以限制，上述两位可单独设置而共享相变化材料层及/或漏极106，此为本领域的技术人员所能理解。另外，图24则显示了如图21、图22与图23中所示的相变化存储器装置的立体透视图。
请参照图24，为了简化附图，在此仅显示了区域400与500内的接触插拴118、导电层122a与相变化材料层126之间的立体关系，其中导电层122a可作为加热电极用并电连接到导电插拴118上，进而形成与下方有源元件之间的电连接关系。导电层122a还接触了相变化材料层，由于本实施例中的相变化材料层通过蚀刻方法所形成，可通过控制其膜厚与开口OP1的深度(请参照图18-20)可进一步缩小其与相变化材料层126的接触面，不会如现有接触物般受限于当今光刻工艺能力而无法进一步缩小其接触面积，因此可进一步提高供应至相变化材料层126的电流密度。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可对其进行各种更动与修改，因此本发明的保护范围以所附权利要求所界定的为准。
Claims (23)
1.一种相变化存储装置，包括：
导电构件，设置在介电层中；
相变化材料层，设置在该介电层中；和
导电层，延伸在该介电层中，以分别电连接该相变化材料层与该导电构件两者的侧壁，该导电层具有U状顶面或L状顶面。
2.如权利要求1所述的相变化存储装置，其中当该导电层具有U状顶面时，该导电层连接该相变化材料层的两不同部。
3.如权利要求1所述的相变化存储装置，其中当该导电层具有L状顶面时，该导电层仅连接该相变化材料层的一部。
4.如权利要求1所述的相变化存储装置，其中该相变化材料层包括硫属化物。
5.如权利要求1所述的相变化存储装置，其中该导电层的剖面为间隙壁结构。
6.如权利要求1所述的相变化存储装置，其中该导电层水平地延伸在该介电层中。
7.一种相变化存储装置，包括：
半导体基底；
晶体管，设置在该半导体基底上；
第一介电层，位于该半导体基底上，覆盖该晶体管；
第一导电插拴，设置在该第一介电层中，电接触该晶体管的源极；
第二介电层，位于该第一介电层上；
第二导电插拴，位于该第二介电层中，电接触该第一导电插拴；
导电层，延伸在该第二介电层中，以电连接该第二导电插拴的侧壁，该导电层具有U状顶面或L状顶面；
第三介电层，位于该第二介电层上；
相变化材料层，设置在该第三介电层与该第二介电层中，电连接该导电层；和
电极，位于该第三介电层上，电连接该相变化材料层。
8.如权利要求7所述的相变化存储装置，其中当该导电层具有U状顶面时，该导电层连接该相变化材料层的两不同部。
9.如权利要求7所述的相变化存储装置，其中当该导电层具有L状顶面时，该导电层仅连接该相变化材料层的一部。
10.如权利要求7所述的相变化存储装置，其中该相变化材料层包括硫属化物。
11.如权利要求7所述的相变化存储装置，其中该导电层的剖面为间隙壁结构。
12.如权利要求7所述的相变化存储装置，其中该导电层水平地延伸在该第二介电层中。
13.一种相变化存储装置，包括：
半导体基底；
一对晶体管，分别设置在该半导体基底的一部上；
第一介电层，位于该半导体基底上，覆盖该晶体管；
一对第一导电插拴，分别设置在该第一介电层的一部中，以电接触该晶体管之一的源极；
第二介电层，位于该第一介电层上；
一对第二导电插拴，分别位于该第二介电层的一部中，分别电接触该第一导电插拴之一；
一对导电层，延伸在该第二介电层中，以分别电连接该第二导电插拴之一的侧壁，该一对导电层具有U状顶面或L状顶面；
第三介电层，位于该第二介电层上；
相变化材料层，设置在该第三介电层与该第二介电层中，电连接该导电层；
电极，位于该第三介电层上，电连接该相变化材料层。
14.如权利要求13所述的相变化存储装置，其中当该一对导电层具有U状顶面时，该导电层分别连接该相变化材料层侧面的两不同部。
15.如权利要求13所述的相变化存储装置，其中当该一对导电层具有L状顶面时，该导电层仅分别连接该相变化材料层侧面的一部。
16.如权利要求13所述的相变化存储装置，其中该相变化材料层包括硫属化物。
17.如权利要求13所述的相变化存储装置，其中该导电层的剖面为间隙壁结构。
18.如权利要求13所述的相变化存储装置，其中该导电层水平地延伸在该第二介电层中。
19.一种相变化存储装置的制造方法，包括下列步骤：
提供半导体基底，其上形成有晶体管；
形成第一介电层在该半导体基底上，以覆盖该晶体管；
形成第一导电插拴在该第一介电层中，以电接触该晶体管的源极；
形成第二介电层在该第一介电层上；
形成第二导电插拴在该第二介电层中，以电接触该第一导电插拴；
形成导电层，延伸在该第二介电层中，以电连接该第二导电插拴的侧壁；
形成第三介电层在该第二介电层上；
形成相变化材料层在该第三介电层与该第二介电层中，以电连接该导电层，其中该导电层具有U状顶面，并分别连接该相变化材料层侧面的两不同部，或者该导电层具有L状顶面，并仅连接该相变化材料层的一部；并且
形成导线在该第三介电层上，以电连接该相变化材料层。
20.如权利要求19所述的相变化存储装置的制造方法，其中形成导电层延伸在该第二介电层中包括下列步骤：
在该第二介电层中形成开口，部分露出该第二导电插拴并薄化该开口内的第二介电层；
沉积一层导电材料在该第二介电层与该第二导电掺拴上，并顺应地覆盖该开口内第二介电层；并且
蚀刻该层导电材料，在该开口内留下该导电层并电连接该第二导电插拴的侧壁。
21.如权利要求20所述的相变化存储装置的制造方法，其中该相变化材料层包括硫属化物。
22.如权利要求20所述的相变化存储装置的制造方法，其中该导电层的剖面为间隙壁结构。
23.如权利要求20所述的相变化存储装置的制造方法，其中该导电层水平地延伸在该第二介电层中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610125700A CN100578834C (zh) | 2006-08-31 | 2006-08-31 | 相变化存储装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610125700A CN100578834C (zh) | 2006-08-31 | 2006-08-31 | 相变化存储装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101136452A CN101136452A (zh) | 2008-03-05 |
| CN100578834C true CN100578834C (zh) | 2010-01-06 |
Family
ID=39160395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610125700A Active CN100578834C (zh) | 2006-08-31 | 2006-08-31 | 相变化存储装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100578834C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI347607B (en) | 2007-11-08 | 2011-08-21 | Ind Tech Res Inst | Writing system and method for a phase change memory |
| TWI402845B (zh) | 2008-12-30 | 2013-07-21 | Higgs Opl Capital Llc | 相變化記憶體陣列之驗證電路及方法 |
| TWI412124B (zh) | 2008-12-31 | 2013-10-11 | Higgs Opl Capital Llc | 相變化記憶體 |
| CN102543942A (zh) * | 2010-12-08 | 2012-07-04 | 和舰科技(苏州)有限公司 | 一种含有停止层的集成电路介电层结构 |
| CN105489757B (zh) * | 2015-12-04 | 2018-07-03 | 江苏时代全芯存储科技有限公司 | 相变化记忆体结构与其制造方法 |
| CN105702858B (zh) * | 2016-03-23 | 2018-05-25 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
| CN108123032B (zh) * | 2016-11-29 | 2021-11-12 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存储器存储单元及其制作方法、电子装置 |
-
2006
- 2006-08-31 CN CN200610125700A patent/CN100578834C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101136452A (zh) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100578834C (zh) | 相变化存储装置及其制造方法 | |
| KR100766504B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6567293B1 (en) | Single level metal memory cell using chalcogenide cladding | |
| US8796101B2 (en) | Memory device | |
| CN101552282B (zh) | 相变存储器件及其制造方法 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| US20110266516A1 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
| CN101685825B (zh) | 包含二极管存储器单元的集成电路 | |
| CN112234141B (zh) | 相变存储器以及相变存储器的制造方法 | |
| US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US20080099814A1 (en) | Integrated circuit and method for production | |
| CN101330126B (zh) | 相变化存储单元结构及其制造方法 | |
| CN110660822A (zh) | 可变电阻存储器装置 | |
| US20080296554A1 (en) | Phase change memory devices and fabrication methods thereof | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| US20100163834A1 (en) | Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| WO2003073512A1 (en) | Single level metal memory cell using chalcogenide cladding | |
| CN103003942B (zh) | 利用Ru/Si二极管的交叉点存储器 | |
| US9570681B2 (en) | Resistive random access memory | |
| US20240099164A1 (en) | Phase change memory cell | |
| US8530874B1 (en) | Insulated phase change memory | |
| US20240099168A1 (en) | Phase change memory cell | |
| US20230377644A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100675989B1 (ko) | 프로그램가능 장치에 관한 소자를 형성하는 방법 및이들을 포함하는 장치 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100702 Address after: Hsinchu County of Taiwan Patentee after: Industrial Technology Research Institute Address before: Hsinchu County, Taiwan, China Co-patentee before: Powerchip Semiconductor Corp. Patentee before: Industrial Technology Research Institute Co-patentee before: Nanya Sci. & Tech. Co., Ltd. Co-patentee before: Maode Science and Technology Co., Ltd. Co-patentee before: Huabang Electronics Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SIGGS EDUCATION CAPITALS CO., LTD. Free format text: FORMER OWNER: FINANCIAL GROUP LEGAL PERSON INDUSTRIAL TECHNOLOGY INST. Effective date: 20120223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120223 Address after: Delaware Patentee after: Ind Tech Res Inst Address before: Hsinchu County, Taiwan, China Patentee before: Industrial Technology Research Institute |