CN102543942A - 一种含有停止层的集成电路介电层结构 - Google Patents
一种含有停止层的集成电路介电层结构 Download PDFInfo
- Publication number
- CN102543942A CN102543942A CN2010105792761A CN201010579276A CN102543942A CN 102543942 A CN102543942 A CN 102543942A CN 2010105792761 A CN2010105792761 A CN 2010105792761A CN 201010579276 A CN201010579276 A CN 201010579276A CN 102543942 A CN102543942 A CN 102543942A
- Authority
- CN
- China
- Prior art keywords
- metal
- dielectric layer
- layer
- stop
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 106
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- 239000002904 solvent Substances 0.000 abstract description 6
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种含有停止层的集成电路介电层结构，包括第一介电层、金属层和第二介电层；第一介电层上设置有第一金属导孔，第二介电层上设置有第二金属导孔，第一金属导孔和第二金属导孔形成堆叠金属导孔，其中，金属层与第二介电层之间设置有停止层，该停止层的材质不同于金属层和第二介电层的材质；或者，第二介电层内部设置有停止层，该停止层的材质不同于第二介电层中的其它材质。本发明设置有材质不同的停止层，利用其相同蚀刻工艺不同蚀刻速率的差异，来调节蚀刻深度，因此，本发明能够在保证金属导孔有足够过蚀刻量的前提下，有效减少金属导孔蚀刻的贯通量，进而能够避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。
Description
技术领域
本发明涉及半导体制造技术，具体地说，涉及一种含有停止层(stoplayer)的集成电路介电层结构，尤其是金属层间绝缘层(Inter-Metal-Dielectric，IMD)结构。
背景技术
随着集成电路芯片尺寸越来越小，其上金属线的线宽也越来越小，随之出现了堆叠型金属导孔(unlanding Mvia)。金属导孔(Mvia)作为接触窗，制造时必须能够覆盖Metal TK、IMD TK、蚀刻速率的正常变化，因此，金属导孔应该保持足够的过蚀刻量，以确保金属导孔不能断开。与此同时，可能存在金属导孔贯通(Mvia through)的风险，即上层金属导孔与下层金属导孔相连通。
如图1所示，为现有技术中IMD结构的示意图。该结构中，底层11为层间介电层(Inter Layer Dielectric，ILD)或IMD，上层13为IMD，中间层12为金属层。该结构的左侧为正常情况下堆叠金属导孔(Stack Mvia)14、15的结构，而右侧为漂移情况下贯通的堆叠金属导孔16、17的结构。在后续溶剂清除过程中，金属导孔贯通的存在会导致下层金属导孔16中的金属导孔钨栓塞(Mvia W plug)被侵蚀，从而造成金属导孔钨栓塞丢失，进而引起金属导孔阻值异常，以及产品的低产率。
传统的IMD结构是通过改善Metal TK、IMD TK、蚀刻速率的变化来避免金属导孔的断开和贯通，这将受限于机台的能力，当工序窗口(processwindow)太小时，就不能同时满足避免金属导孔断开和避免金属导孔贯通的要求。
发明内容
本发明的目的是提供一种含有停止层的集成电路介电层结构，它能够避免其上金属导孔断开和贯通，进而避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。
为达到上述目的，本发明采用如下技术方案：
一种含有停止层的集成电路介电层结构，包括第一介电层，所述第一介电层上设置有金属层，所述金属层上设置有第二介电层；其中，所述第一介电层上设置有第一金属导孔，所述第二介电层上设置有第二金属导孔，所述第一金属导孔和第二金属导孔形成堆叠金属导孔，其中，
所述金属层与第二介电层之间设置有停止层，该停止层的材质不同于所述金属层和第二介电层的材质；
或者，所述第二介电层内部设置有停止层，该停止层的材质不同于所述第二介电层中的其它材质。
作为上述技术方案的优选方案，所述第一介电层为层间介电层，所述第二介电层为金属层间绝缘层。
作为上述技术方案的优选方案，所述第一介电层和第二介电层均为金属层间绝缘层。
本发明的集成电路介电层结构中设置有材质不同的停止层，利用其相同蚀刻工艺不同蚀刻速率的差异，来调节蚀刻深度，因此，本发明能够在保证金属导孔有足够过蚀刻量的前提下，有效减少金属导孔蚀刻的贯通量，进而能够避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。
附图说明
下面结合附图对本发明作详细说明。
图1为现有技术中IMD结构的示意图；
图2为本发明的集成电路介电层结构的示意图；
图3为图2所示集成电路介电层结构在蚀刻时的结构图。
具体实施方式
如图2所示，本发明提供一种含有停止层的集成电路介电层结构，它包括第一介电层21，第一介电层21上设置有金属层22，金属层22上设置有第二介电层23；第一介电层21上设置有第一金属导孔24、26，第二介电层上23设置有第二金属导孔25、27，第一金属导孔和第二金属导孔形成堆叠金属导孔(在图2中，金属导孔24、25形成一对堆叠金属导孔，金属导孔26、27形成另一对堆叠金属导孔)；其中，
金属层22与第二介电层23之间设置有停止层28，停止层28的材质不同于金属层22和第二介电层23的材质；
或者，第二介电层内部设置有停止层(该种情况图中未示出)，该停止层的材质不同于所述第二介电层中的其它材质。
本发明的集成电路介电层结构中设置有材质不同的停止层28，利用其相同蚀刻工艺不同蚀刻速率的差异，来调节蚀刻深度，因此，本发明能够在保证金属导孔有足够过蚀刻量的前提下，有效减少金属导孔蚀刻的贯通量，进而能够避免后续溶剂清除过程中金属导孔钨栓塞被侵蚀，提高产品良率。
本发明的集成电路介电层结构可以为金属层间绝缘层结构，具体可以为如下两种结构：
第一种结构：第一介电层21为层间介电层，第二介电层23为金属层间绝缘层；
第二种结构：第一介电层21和第二介电层23均为金属层间绝缘层。
本领域技术人员应当理解，本发明的集成电路介电层结构不限于金属层间绝缘层结构，任何带有堆叠金属导孔的集成电路介电层结构都可以采用本发明的技术方案。
结合图3可知，本发明具有以下优点：1.本发明设置有停止层，可以避免上下两层金属导孔贯通，进而避免下层的金属导孔钨栓塞在后续溶剂清除过程中被侵蚀，提高产品良率；2.本发明设置有停止层，可以加大导孔蚀刻过程中的过蚀刻量，增大工序窗口；3.本发明可以满足将来更高端工艺的需求。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换，均应涵盖在本发明权利要求的保护范围当中。
Claims (3)
1.一种含有停止层的集成电路介电层结构，包括第一介电层，所述第一介电层上设置有金属层，所述金属层上设置有第二介电层；其中，所述第一介电层上设置有第一金属导孔，所述第二介电层上设置有第二金属导孔，所述第一金属导孔和第二金属导孔形成堆叠金属导孔，其特征在于，
所述金属层与第二介电层之间设置有停止层，该停止层的材质不同于所述金属层和第二介电层的材质；
或者，所述第二介电层内部设置有停止层，该停止层的材质不同于所述第二介电层中的其它材质。
2.根据权利要求1所述的含有停止层的集成电路介电层结构，其特征在于，所述第一介电层为层间介电层，所述第二介电层为金属层间绝缘层。
3.根据权利要求1所述的含有停止层的集成电路介电层结构，其特征在于，所述第一介电层和第二介电层均为金属层间绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105792761A CN102543942A (zh) | 2010-12-08 | 2010-12-08 | 一种含有停止层的集成电路介电层结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105792761A CN102543942A (zh) | 2010-12-08 | 2010-12-08 | 一种含有停止层的集成电路介电层结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102543942A true CN102543942A (zh) | 2012-07-04 |
Family
ID=46350457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105792761A Pending CN102543942A (zh) | 2010-12-08 | 2010-12-08 | 一种含有停止层的集成电路介电层结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543942A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136452A (zh) * | 2006-08-31 | 2008-03-05 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
| CN101211824A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件的金属互连的形成方法及半导体器件 |
-
2010
- 2010-12-08 CN CN2010105792761A patent/CN102543942A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136452A (zh) * | 2006-08-31 | 2008-03-05 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
| CN101211824A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件的金属互连的形成方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100495705C (zh) | 半导体组件、封环结构及其形成方法 | |
| US20160118335A1 (en) | Two step metallization formation | |
| CN101593743A (zh) | 集成电路元件 | |
| CN103378034A (zh) | 具有硅通孔内连线的半导体封装 | |
| CN104752325B (zh) | 半导体器件及其形成方法、提高晶圆切割成品率的方法 | |
| US20180145025A1 (en) | Stress Reduction Apparatus | |
| TW202038490A (zh) | 電阻式隨機存取記憶體結構及其製造方法 | |
| CN105609431A (zh) | 半导体结构及其形成方法 | |
| SG147366A1 (en) | A method of controlled low-k via etch for cu interconnections | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| CN205645810U (zh) | 集成电子器件 | |
| US8835306B2 (en) | Methods for fabricating integrated circuits having embedded electrical interconnects | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| WO2024138830A1 (zh) | 一种电容隔离器、半导体器件 | |
| US6794304B1 (en) | Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process | |
| CN102543942A (zh) | 一种含有停止层的集成电路介电层结构 | |
| CN103456680B (zh) | 低k介质层中形成孔槽的方法 | |
| CN104377160A (zh) | 金属内连线结构及其工艺 | |
| US20180331044A1 (en) | Semiconductor device and fabrication method thereof | |
| CN103021999B (zh) | 半导体结构及其制作方法 | |
| US8772838B2 (en) | Semiconductor layout structure | |
| CN102479746B (zh) | 减少金属栅电极和接触孔之间寄生电容的方法 | |
| CN102938393A (zh) | 铜金属覆盖层的制备方法 | |
| US11239153B2 (en) | MIM capacitor of embedded structure and method for making the same | |
| TWI512894B (zh) | 金屬內連線結構及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120704 |