KR101380544B1 - 핀 구조물 형성 - Google Patents

핀 구조물 형성 Download PDF

Info

Publication number
KR101380544B1
KR101380544B1 KR1020087020703A KR20087020703A KR101380544B1 KR 101380544 B1 KR101380544 B1 KR 101380544B1 KR 1020087020703 A KR1020087020703 A KR 1020087020703A KR 20087020703 A KR20087020703 A KR 20087020703A KR 101380544 B1 KR101380544 B1 KR 101380544B1
Authority
KR
South Korea
Prior art keywords
gas
fin
deposition
forming
structures
Prior art date
Application number
KR1020087020703A
Other languages
English (en)
Other versions
KR20080097439A (ko
Inventor
지-쑹 후앙
에스 엠 레자 사드자디
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20080097439A publication Critical patent/KR20080097439A/ko
Application granted granted Critical
Publication of KR101380544B1 publication Critical patent/KR101380544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

핀 구조물들의 형성 방법이 제공된다. 기판 상에 희생 구조물들이 제공된다. 희생 구조물들의 측면들 상에 핀 구조물들이 형성된다. 핀 구조물들의 형성은 복수의 사이클을 포함하고, 각 사이클은 핀 증착 단계 및 핀 프로파일 정형화 단계를 포함한다. 희생 구조물들이 제거된다.
반도체 디바이스, 핀 구조물, 핀펫

Description

핀 구조물 형성{FIN STRUCTURE FORMATION}
본 발명은 반도체 디바이스의 형성에 관한 것이다. 보다 상세하게, 본 발명은 핀 구조물을 갖는 반도체 디바이스의 형성에 관한 것이다.
반도체 기반 디바이스 (예를 들어, 집적 회로들 또는 평판 디스플레이들) 에 있어서, 핀 구조물들은 다양한 디바이스에 사용될 수 있다. 예를 들어, 핀펫 (finFET) 은, 실리콘이 트랜지스터의 핀 형상 바디에 식각되어 있는 SOI 기판 상에 형성된 MOSFET 이다. 게이트는 핀 구조물 주변 및 상부를 둘러싸고 있다.
스페이서 리소그라피는 핀들을 제작하는 하나의 방식일 수 있다. 이렇게 수행하는 하나의 방식에서는, 희생층이 제공된 후 식각되어 희생 구조물들을 형성한다. 그 후, 콘포멀 (conformal) CVD 가 사용되어 희생 구조물들 상부 및 주변에 콘포멀층을 형성한다. 에치백이 사용되어 콘포멀층의 수평층을 식각한다. 그 후, 희생 구조물들이 제거되어 핀 구조물들을 형성한다. 핀들의 두께는 10nm 이하일 수 있다. 원하는 콘포멀층을 제공하기 위해, 종래의 CVD 증착은 고온 CVD를 요구할 수도 있다. 그러한 고온은 반도체 디바이스에 유해할 수도 있다. 고온은 공정이 디바이스 열 버젯 (device thermal budget) 이상으로 가게 할 수도 있다. 또한, 이전에 도핑이 행해졌다면, 고온은 도핑된 영역들에 유해할 수도 있다.
또한, 그러한 CVD 핀 공정들은 희생층 및 핀에 대하여 제한된다. 일반적으로, 실리콘 산화물의 희생층은 실리콘 질화물의 핀을 제공하게 된다. 실리콘 질화물의 희생층은 실리콘 산화물의 희생층을 제공하게 된다.
게다가, 콘포멀 CVD 공정들에 의해 핀 구조물들을 형성하는 것은 희생 구조물들의 프로파일에 대하여 매우 엄격한 요건들을 요구한다. 프로파일 각도는 거의 수직이어야 한다. 수직 프로파일로부터의 약간 벗어나게 되면 그 핀 구조물이 기울어지게 되어, 잠재적 결함 문제들 및 CD 변동을 야기시키게 된다.
상기한 바를 달성하기 위해 그리고 본 발명의 목적에 따라, 핀 구조물을 형성하는 방법이 제공된다. 기판 상에 희생 구조물들이 제공된다. 상기 희생 구조물들의 측면들 상에 핀 구조물들이 형성된다. 상기 핀 구조물들의 형성은, 복수의 사이클을 포함하고, 각 사이클은 핀 증착 단계 및 핀 프로파일 정형화 단계를 포함한다. 상기 희생 구조물들이 제거된다.
본 발명의 다른 양태에 있어서, 기판 상에 복수의 수직 핀을 형성하는 방법이 제공된다. 상기 기판 상에 희생 구조물들이 제공된다. 복수의 사이클을 포함하여 상기 희생 구조물들의 측면들 상에 핀 구조물들이 형성된다. 각 사이클은, 핀 재료를 증착하는 핀 증착 단계, 및 상기 증착된 핀 재료의 프로파일을 정형화하는 핀 프로파일 정형화 단계를 포함한다. 상기 핀 증착 단계는, 증착 가스를 제공하는 단계, 상기 증착 가스로부터 플라즈마를 형성하는 단계, 증착 재료를 증착하여 핀들을 형성하는 단계, 및 상기 증착 가스의 흐름을 정지시키는 단계를 포함한다. 상기 핀 프로파일 정형화 단계는, 상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하는 단계, 상기 프로파일 정형화 가스로부터 플라즈마를 형성하는 단계, 증착된 증착 재료의 프로파일을 정형화하는 단계, 및 상기 프로파일 정형화 가스의 흐름을 정지시키는 단계를 포함한다. 상기 희생 구조물들이 제거된다.
본 발명의 다른 양태에 있어서, 핀 구조물들을 형성하기 위한 장치가 제공된다. 플라즈마 처리 챔버 인클로저를 형성하는 챔버 벽, 상기 플라즈마 처리 챔버 인클로저 내부에서 기판을 지지하기 위한 기판 지지체, 상기 플라즈마 처리 챔버 인클로저 내의 압력을 조정하기 위한 압력 조정기, 플라즈마를 유지하기 위해 상기 플라즈마 처리 챔버 인클로저에 전력을 제공하기 위한 적어도 하나의 전극, 상기 플라즈마 처리 챔버 인클로저로 가스를 제공하기 위한 가스 유입구, 및 상기 플라즈마 처리 챔버 인클로저로부터 가스를 배출하기 위한 가스 배출구를 포함하는, 플라즈마 처리 챔버가 제공된다. 가스 소스는 상기 가스 유입구와 유체 연결된다. 상기 가스 소스는 희생층 에천트 소스, 핀 증착 가스 소스, 및 핀 프로파일 정형화 가스 소스를 포함한다. 제어기는 상기 가스 소스 및 상기 적어도 하나의 전극에 제어가능하게 연결된다. 상기 제어기는 적어도 하나의 프로세서 및 컴퓨터 판독가능 매체를 포함한다. 상기 컴퓨터 판독가능 매체는, 상기 기판 상에 희생 구조물들을 제공하기 위한 컴퓨터 판독가능 코드, 복수의 사이클을 포함하여 상기 희생 구조물들의 측면들 상에 핀 구조물들을 형성하기 위한 컴퓨터 판독가능 코드, 및 상기 희생 구조물들을 제거하기 위한 컴퓨터 판독가능 코드를 포함한다. 상기 핀 구조물들을 형성하기 위한 컴퓨터 판독 가능 코드는, 복수의 사이클을 제공하기 위한 컴퓨터 판독 가능 코드를 포함하며, 각 사이클은, 증착 가스를 제공하기 위한 컴퓨터 판독가능 코드, 상기 증착 가스로부터 플라즈마를 형성하기 위한 컴퓨터 판독가능 코드, 증착 재료를 증착하여 핀들을 형성하기 위한 컴퓨터 판독가능 코드, 및 상기 증착 가스의 흐름을 정지시키기 위한 컴퓨터 판독가능 코드를 포함하는, 핀 재료를 증착하는 핀 증착 단계와, 상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하기 위한 컴퓨터 판독가능 코드, 상기 프로파일 정형화 가스로부터 플라즈마를 형성하기 위한 컴퓨터 판독가능 코드, 증착된 증착 재료의 프로파일을 정형화하기 위한 컴퓨터 판독가능 코드, 및 상기 프로파일 정형화 가스의 흐름을 정지시키기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 증착된 핀 재료의 프로파일을 정형화하는 핀 프로파일 정형화 단계를 포함한다.
본 발명의 이러한 특징 및 다른 특징들은 이하 발명의 상세한 설명에서 다음의 도면들과 결합하여 더 상세하게 설명될 것이다.
본 발명은 한정이 아닌 예시로서 설명되는 것이며, 첨부 도면의 도에 있어서, 동일한 참조 번호는 동일한 구성 요소를 지칭하며, 도면에서,
도 1은 본 발명의 일 실시형태에 사용될 수 있는 공정의 하이 레벨 플로우 챠트이다.
도 2는 희생 구조물들을 형성하는 것에 대한 보다 상세한 플로우 챠트이다.
도 3a 내지 도 3f는 본 발명의 일 실시형태에 따라 공정처리된 스택의 개략적인 단면도 및 상면도이다.
도 4는 본 발명의 실행시 사용될 수 있는 플라즈마 처리 챔버의 개략도이다.
도 5a 및 도 5b는 본 발명의 일 실시형태에 사용된 제어기를 구현하기에 적합한, 컴퓨터 시스템을 도시한다.
도 6은 핀 형성 단계의 보다 상세한 플로우이다.
이하, 첨부 도면에 도시된 바와 같은 본 발명의 몇몇 바람직한 실시형태들을 참조하여 본 발명이 상세하게 설명될 것이다. 다음의 설명에서, 다수의 특정 상세가 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 이러한 특정 상세의 일부 또는 모두 없이도 본 발명이 실시될 수 있음은 당업자에게 자명할 것이다. 다른 예시에서, 본 발명을 불필요하게 모호하게 하지 않도록 하기 위하여, 공지된 공정 단계들 및/또는 구조물에 대해서는 상세하게 설명되지 않는다.
이해를 돕기 위해, 도 1은 본 발명의 일 실시형태에 사용될 수 있는 공정의 하이 레벨 플로우 챠트이다. 희생 구조물들이 형성된다 (단계 104). 희생 구조물들의 측면 상에 핀들이 형성된다 (단계 108). 도 6은 희생 구조물들의 측면상에 핀들을 형성하는 것에 대한 보다 상세한 플로우 챠트로서, 복수의 사이클을 포함하며, 각 사이클은 핀 증착 단계 (단계 604) 및 핀 프로파일 정형화 단계 (단계 608) 를 포함한다. 희생 구조물들이 제거된다 (단계 112).
실시예 1
본 발명의 일 실시형태의 일 예에 있어서, 희생 구조물들이 형성된다 (단계 104). 도 2는 희생 구조물들의 형성에 대한 보다 상세한 플로우 차트이다. 희생층이 형성된다 (단계 204). 도 3a는 기판 (304) 상부에 희생층 (312) 이 형성된 스택 (300) 의 단면도이다. 중간층 (308) 과 같은 하나 이상의 층들이 희생층 (312) 과 기판 (304) 사이에 존재할 수 있다. 이 예에 있어서, 기판 (304) 은 실리콘 웨이퍼이다. 희생층은 실리콘 질화물 (SiN), 포토레지스트, 실리콘 산화물 (SiO2), 비정질 탄소, 실리콘, 또는 유기 재료와 같은 폭넓은 재료일 수 있다. 희생층은 실리콘 탄화물이다. 다른 실시형태들에 있어서, 희생층은 SiC, SiN, SiOC, H 도핑된 SiOC, TiN, TaN, Ti, Ta, Si 및 SiO2 중 적어도 하나이다. 보다 일반적으로, 희생층은 핀 재료 및 임의의 하부층에 대하여 선택적으로 식각될 수 있는 임의의 재료이다.
도 3b에 나타낸 바와 같이, 마스크 (314) 는 희생층 (312) 상부에 형성된다 (단계 208). 도 3c에 나타낸 바와 같이, 피쳐들 (316) 은 희생층 (312) 에 식각된다 (단계 212). 희생층에서 피쳐들을 식각한 후에, 도 3d에 나타낸 바와 같이, 마스크 (314) 가 제거된다 (단계 216). 식각된 피쳐들이 상부에서보다 저부에서 더 넓어서 형성된 핀 구조에 약간의 테이퍼 프로파일을 부여하도록, 피쳐 측면들은 약간의 요각 프로파일 (re-entrant profile) 을 갖는 것이 바람직하다. 바람직하게, 식각된 피쳐들 (316) 은 89 내지 95도인 프로파일 각도의 측면들을 갖는다. 보다 바람직하게, 식각된 피쳐들의 측면 프로파일 각도는 90 내지 93 도에서 변동한다.
도 3e에 나타낸 바와 같이, 핀들 (324) 은 잔존하는 희생층 (312) 에 의해 형성된 희생 구조물들의 측면들 상에 형성된다 (단계 108).
도 4는 핀들을 형성하기 위해 사용될 수 있는 처리 챔버 (400) 의 개략도이다. 플라즈마 처리 챔버 (400) 는 한정 링 (confinement ring) 들 (402), 상부 전극 (404), 하부 전극 (408), 가스 소스 (410), 및 배출 펌프 (420) 를 포함한다. 가스 소스 (410) 는 핀 증착 가스 소스 (412) 및 핀 프로파일 정형화 가스 소스 (416) 를 포함한다. 가스 소스는 식각 가스 소스 (418) 와 같은 추가 가스 소스를 포함하여, 희생층의 식각이 동일 챔버 내에서 인 시튜로 행해지도록 한다. 플라즈마 처리 챔버 (400) 내부에서, 기판 (304) 은 하부 전극 (408) 상에 위치된다. 하부 전극 (408) 은 기판 (304) 을 유지하기 위한 적절한 기판 척킹 메카니즘 (예를 들어, 정전기, 메카니컬 클램핑 등) 을 포함한다. 반응기 상부 (428) 는 하부 전극 (408) 바로 반대쪽에 배치된 상부 전극 (404) 을 포함한다. 상부 전극 (404), 하부 전극 (408) 및 한정 링 (402) 은 한정된 플라즈마 체적 (440) 을 정의한다. 가스는 가스 소스 (410) 에 의해 한정된 플라즈마 체적에 공급되고, 배출 펌프 (420) 에 의해 한정 링들 (402) 및 배출 포트를 통해 한정된 플라즈마 체적으로부터 배출된다. 제1 RF 소스 (444) 는 상부 전극 (404) 에 전기적으로 연결된다. 제2 RF 소스 (448) 는 하부 전극 (408) 에 전기적으로 연결된다. 챔버 벽들 (452) 은 한정 링들 (402), 상부 전극 (404) 및 하부 전극 (408) 을 둘러싼다. 제1 RF 소스 (444) 및 제2 RF 소스 (448) 의 양자는 27MHz 전원 및 2 MHz 전원을 포함할 수도 있다. RF 전력을 전극에 연결하는 다른 조합이 가능하다. 미국 캘리포니아 프리몬트 소재 LAM Research CorporationTM 에 의해 제작되었으며, 본 발명의 바람직한 실시형태에서 사용될 수도 있는, Lam Research Corporation의 이중 주파수 용량 (Dual Frequency Capacitive; DFC) 시스템의 경우, 27MHz 전원 및 2MHz 전원의 양자가 하부 전극에 연결된 제2 RF 전원 (448) 을 구성하고, 상부 전극은 접지된다. 다른 실시형태에 있어서, RF 전원은 300MHz 까지의 주파수를 가질 수도 있다. 제어기 (435) 는 RF 소스들 (444, 448), 배출 펌프 (420) 및 가스 소스 (410) 에 제어가능하게 연결된다.
도 5a 및 도 5b 는 본 발명의 실시형태들에 사용된 제어기 (435) 를 구현하기에 적합한 컴퓨터 시스템 (1300) 을 도시한다. 도 5a는 컴퓨터 시스템의 하나의 가능한 물리적 형태를 나타낸다. 물론, 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판 및 소형 휴대 장치부터 대형 슈퍼 컴퓨터까지 미치는 많은 물리적 형태를 가질 수도 있다. 컴퓨터 시스템 (1300) 은 모니터 (1302), 디스플레이 (1304), 하우징 (1306), 디스크 드라이브 (1308), 키보드 (1310), 및 마우스 (1312) 를 포함한다. 디스크 (1314) 는 컴퓨터 시스템 (1300) 으로 및 컴퓨터 시스템 (1300) 으로부터 데이터를 전달하는데 사용되는 컴퓨터 판독가능 매체이다.
도 5b 는 컴퓨터 시스템 (1300) 의 블록 다이어그램의 일 예이다. 다양한 서브 시스템이 시스템 버스 (1320) 에 부착된다. 프로세서 (들) (1322) (또 한 중앙 처리 장치 또는 CPU로도 칭함) 은, 메모리 (1324) 를 포함하는 저장 디바이스에 커플링된다. 메모리 (1324) 는 RAM (random access memory) 및 ROM (read only memory) 을 포함한다. 당업계에 주지된 바와 같이, ROM 은 데이터 및 명령들을 단일 방향으로 CPU 에 전달하도록 하고, RAM 은 양방향 방식으로 데이터 및 명령들을 전달하기 위해 일반적으로 사용된다. 이러한 유형의 양 메모리들은 이하 설명되는 임의의 적절한 컴퓨터 판독가능 매체를 포함할 수도 있다. 또한, 고정 디스크 (1326) 는 CPU (1322) 에 양방향으로 커플링되며; 그것은 부가적인 데이터 저장 용량을 제공하며, 또한 이하 설명되는 임의의 컴퓨터 판독가능 매체를 포함할 수도 있다. 고정 디스크 (1326) 는 프로그램, 데이터 등을 저장하는데 사용될 수도 있으며, 일반적으로 1차 저장소보다 더 느린 (하드 디스크와 같은) 2차 저장 매체이다. 적절한 경우에, 고정 디스크 (1326) 내에 보존된 정보가 메모리 (1324) 내의 가상 메모리로서 표준 방식으로 통합될 수도 있다는 것을 이해하게 될 것이다. 착탈가능 디스크 (1314) 는 이하 설명되는 임의의 컴퓨터 판독가능 매체의 형태를 취할 수도 있다.
또한, CPU (1322) 는 디스플레이 (1304), 키보드 (1310), 마우스 (1312) 및 스피커 (1330) 와 같은 각종 입/출력 디바이스에 커플링된다. 일반적으로, 입/출력 디바이스는, 영상 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치-감지 디스플레이, 트랜스듀서 카드 판독기, 자기 또는 종이 테이프 판독기, 태블릿 (tablet), 스타일러스 (stylus), 보이스 또는 핸드라이팅 인식기, 바이오메트리 판독기, 또는 다른 컴퓨터 중 임의의 것일 수도 있다. 선택적으로, CPU (1322) 는 네트워크 인터페이스 (1340) 를 사용하여 또 다른 컴퓨터 또는 전기통신 네트워크에 커플링될 수도 있다. 그러한 네트워크 인터페이스에 의해, CPU 는 네트워크로부터 정보를 수신했을 수도 있고, 또는 상술한 방법 단계들을 수행하는 과정에서 네트워크에 정보를 출력했을 수도 있다고 생각된다. 또한, 본 발명의 방법 실시형태는 오직 CPU (1322) 상에서만 실행할 수도 있고, 또는 프로세싱의 일부를 공유하는 원격 CPU와 결합하여 인터넷과 같은 네트워크 상에서 실행할 수도 있다.
부가적으로, 본 발명의 실시형태는 또한 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 갖는 컴퓨터 판독가능 매체를 구비한 컴퓨터 저장 제품에 관한 것이다. 그 매체 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계되고 구성된 것들일 수 있으며, 또는 컴퓨터 소프트웨어 기술의 당업자에게 이용가능하고 주지된 종류의 것일 수도 있다. 컴퓨터 판독가능 매체의 예는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체; CD-ROM 및 홀로그래픽 디바이스와 같은 광학 매체; 플옵티컬 디스크와 같은 자기광학 매체; 및 주문형 집적회로 (ASIC), 프로그램가능 로직 디바이스 (PLD) 및 ROM 및 RAM 디바이스와 같이 프로그램 코드를 저장하고 실행하도록 특별히 구성된 하드웨어 디바이스를 포함하지만, 이에 한정되지 않는다. 컴퓨터 코드의 예는 컴파일러에 의해 생성되는 것과 같은 머신 코드 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 더 높은 레벨의 코드를 포함하는 파일들을 포함한다. 또한, 컴퓨터 판독가능 매체는 반송파로 구현되는 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
도 6은 희생 구조물들의 측면 상에 핀들을 형성하는 것에 대한 보다 상세한 플로우 챠트로서, 복수의 사이클을 포함하며, 각 사이클은 핀 증착 단계 (단계 604) 및 핀 프로파일 정형화 단계 (단계 608) 를 포함한다.
바람직하게, 핀 증착 단계 (단계 604) 는 CF4 와 H2의 조합 또는 CH3F와 N2의 조합 또는 수소, 질소 또는 산소와 같은 산화 또는 환원제와 CxFy 또는 CxHyFz 또는 CxHy 의 조합, 및 He, Ar, Ne, Kr, Xe 등과 같은 캐리어 가스 중 적어도 하나를 포함하는 증착 가스를 사용한다. 보다 일반적으로, 증착 가스는 하이드로카본, 플루오로카본, 하이드로플루오로카본, 실란 또는 임의의 실리콘 함유 가스들 중 적어도 하나를 포함한다. 보다 바람직하게, 증착 가스는 아르곤 또는 제논과 같은 캐리어 가스를 더 포함한다. 보다 바람직하게, 증착 가스는 O2, H2 또는 NH3와 같은 산화제 및 환원제 중 적어도 하나를 더 포함한다.
핀 증착 단계 (단계 604) 의 일 예는 150 sccm CH3F, 75 sccm N2 및 100 sccm Ar의 유량을 제공한다. 압력은 80mTorr 로 설정된다. 기판은 20℃의 온도로 유지된다. 제2 RF 소스 (448) 는 27MHz의 주파수에서 400W 및 2MHz의 주파수에서 0W를 제공한다. 증착 단계 동안, 증착 가스가 제공되고, 증착 가스가 플라즈마로 변형된 후, 증착 가스가 정지된다.
바람직하게, 핀 프로파일 정형화 단계는 CxFy 와 NF3 및 CxHy와 CxHyFz 중 적어도 하나를 포함하는 프로파일 정형화 가스를 사용한다. 보다 바람직하게, 프로 파일 정형화 가스는 아르곤 또는 제논과 같은 캐리어 가스를 더 포함한다. 보다 바람직하게, 프로파일 정형화 가스는 O2, H2 또는 NH3와 같은 산화제 및 환원제 중 적어도 하나를 더 포함한다. 따라서, 프로파일 정형화 가스는 증착 가스와 상이하다.
핀 프로파일 정형화 단계 (단계 608) 의 일 예는, 100 sccm CF4와 같은 하이드로카본 가스를 함유하는 할로겐 (즉, 불소, 브롬, 염소) 을 제공한다. 이 예에 있어서, CF4는 프로파일 정형화 동안 제공된 유일한 가스이다. 챔버에 20mTorr의 압력이 제공된다. 제2 RF 소스 (448) 는 27MHz의 주파수에서 600W 및 2 MHz의 주파수에서 0W를 제공한다. 프로파일 정형화 단계 동안, 프로파일 정형화 가스가 제공되며, 프로파일 정형화 가스는 플라즈마로 변형되며, 그 후 프로파일 정형화 가스가 정지된다.
바람직하게, 공정은 2 내지 20 사이의 사이클 동안 수행된다. 보다 바람직하게, 공정은 3 내지 10 사이클 사이에서 수행된다. 복수의 사이클을 통한 증착 및 프로파일 정형화의 조합은 핀들에 대하여 수직 측벽들의 형성을 허용한다. 바람직하게, 수직 측벽들은 저부에서 상부까지 핀들의 저부와 87°내지 93°사이의 각도를 이루는 측벽들이다. 희생 구조물 상의 약간의 요각 프로파일과 조합되는 경우, 대칭으로 약간 테이퍼된 핀 구조가 형성된다.
순환 사이클은 핀들을 형성하기 위해 추가 증착 및/또는 정형화 단계를 가질 수도 있고, 또는 다른 추가 단계들을 가질 수도 있다.
그 후, 도 3f에 나타낸 바와 같이, 잔존하는 핀들 (324) 을 남기면서 희생 구조물들이 제거된다 (단계 112).
실시예 2
다른 예에 있어서, 희생 구조물들 (104) 의 형성 대신, 포토레지스트 마스크 그 자체가 희생 구조물로서 사용되어, 추가 희생층이 사용되지 않을 수도 있다.
양 예들에 있어서, 추가의 종래 프로세싱 단계들이 제공되어 핀들로부터 핀펫들을 형성한다.
발명의 공정은 비정질 탄소, 비정질 실리콘, 실리콘 산화물, 실리콘 질화물과 같은 다양한 재료의 핀들을 제공한다.
본 발명은 몇몇 바람직한 실시형태들에 의해 설명되었지만, 본 발명의 범위 내에 포함되는 변경, 변형, 치환 및 다양한 치환의 등가물이 존재한다. 또한, 본 발명의 방법 및 장치를 구현하는 많은 변경 방식이 존재할 수 있음을 주지하여야 한다. 이에 따라, 본 발명은 다음의 첨부된 청구범위는 본 발명의 진정한 사상 및 범위 내에 포함하는 그러한 변경, 변형, 치환 및 다양한 치환의 등가물 모두를 포함하는 것으로서 의도된다.

Claims (16)

  1. 기판 상에 희생 구조물들을 제공하는 단계;
    상기 희생 구조물들의 측면들 상에 핀 (fin) 구조물들을 형성하는 단계로서, 복수의 사이클을 포함하며, 각 사이클은 핀 증착 단계와 핀 프로파일 정형화 단계를 포함하는, 상기 핀 구조물들을 형성하는 단계; 및
    상기 희생 구조물들을 제거하는 단계를 포함하는, 핀 구조물 형성 방법.
  2. 제 1 항에 있어서,
    상기 핀 증착 단계는,
    증착 가스를 제공하는 단계;
    상기 증착 가스로부터 플라즈마를 형성하는 단계;
    상기 플라즈마로부터 증착 재료를 증착하여 핀들을 형성하는 단계; 및
    상기 증착 가스의 흐름을 정지시키는 단계를 포함하는, 핀 구조물 형성 방법.
  3. 제 2 항에 있어서,
    상기 핀 프로파일 정형화 단계는,
    상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하는 단계;
    상기 프로파일 정형화 가스로부터 플라즈마를 형성하는 단계;
    증착된 증착 재료의 프로파일을 정형화하는 단계; 및
    상기 프로파일 정형화 가스의 흐름을 정지시키는 단계를 포함하는, 핀 구조물 형성 방법.
  4. 제 3 항에 있어서,
    상기 증착 가스는 하이드로카본, 플루오로카본, 하이드로플루오로카본, 실란 및 실리콘 함유 가스들 중 적어도 하나를 포함하고,
    상기 프로파일 정형화 가스는 CxFy, NF3, CxHy 및 CxHyFz 중 적어도 하나를 포함하는, 핀 구조물 형성 방법.
  5. 제 4 항에 있어서,
    상기 핀 구조물들은 수직 측벽들을 갖는, 핀 구조물 형성 방법.
  6. 제 5 항에 있어서,
    상기 희생 구조물들을 제공하는 단계는,
    상기 기판 상부에 포토레지스트 마스크를 형성하는 단계를 포함하며,
    상기 포토레지스트 마스크가 상기 희생 구조물들을 형성하는, 핀 구조물 형성 방법.
  7. 제 5 항에 있어서,
    상기 희생 구조물들을 제공하는 단계는,
    상기 기판 상부에 희생층을 형성하는 단계;
    상기 기판 상부에 마스크를 형성하는 단계;
    상기 마스크를 통하여 상기 희생층에 피쳐들을 식각하는 단계; 및
    상기 마스크를 제거하는 단계를 포함하는, 핀 구조물 형성 방법.
  8. 제 7 항에 있어서,
    상기 마스크는 포토레지스트 마스크인, 핀 구조물 형성 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 방법에 의해 형성된, 핀 구조물을 갖는 반도체 디바이스.
  10. 기판 상에 복수의 수직 핀을 형성하는 방법으로서,
    상기 기판 상에 희생 구조물들을 제공하는 단계;
    상기 희생 구조물들의 측면들 상에 핀 구조물들을 형성하는 단계; 및
    상기 희생 구조물들을 제거하는 단계를 포함하고,
    상기 핀 구조물들을 형성하는 단계는 복수의 사이클을 포함하며, 각 사이클은, 핀 재료를 증착하는 핀 증착 단계와 상기 증착된 핀 재료의 프로파일을 정형화하는 핀 프로파일 정형화 단계를 포함하고,
    상기 핀 증착 단계는,
    증착 가스를 제공하는 단계,
    상기 증착 가스로부터 플라즈마를 형성하는 단계,
    증착 재료를 증착하여 핀들을 형성하는 단계, 및
    상기 증착 가스의 흐름을 정지시키는 단계를 포함하고,
    상기 핀 프로파일 정형화 단계는,
    상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하는 단계,
    상기 프로파일 정형화 가스로부터 플라즈마를 형성하는 단계,
    증착된 증착 재료의 프로파일을 정형화하는 단계, 및
    상기 프로파일 정형화 가스의 흐름을 정지시키는 단계를 포함하는, 기판 상에 복수의 수직 핀을 형성하는 방법.
  11. 제 10 항에 있어서,
    상기 증착 가스는 하이드로카본, 플루오로카본, 하이드로플루오로카본, 실란 및 실리콘 함유 가스들 중 적어도 하나를 포함하고,
    상기 프로파일 정형화 가스는 CxFy, NF3, CxHy 및 CxHyFz 중 적어도 하나를 포함하는, 기판 상에 복수의 수직 핀을 형성하는 방법.
  12. 제 10 항에 있어서,
    상기 핀 구조물들은 수직 측벽들을 갖는, 기판 상에 복수의 수직 핀을 형성하는 방법.
  13. 제 10 항에 있어서,
    상기 희생 구조물들을 제공하는 단계는,
    상기 기판 상부에 포토레지스트 마스크를 형성하는 단계를 포함하며,
    상기 포토레지스트 마스크가 상기 희생 구조물들을 형성하는, 기판 상에 복수의 수직 핀을 형성하는 방법.
  14. 제 10 항에 있어서,
    상기 희생 구조물들을 제공하는 단계는,
    상기 기판 상부에 희생층을 형성하는 단계;
    상기 기판 상부에 마스크를 형성하는 단계;
    상기 마스크를 통하여 상기 희생층에 피쳐들을 식각하는 단계; 및
    상기 마스크를 제거하는 단계를 포함하는, 기판 상에 복수의 수직 핀을 형성하는 방법.
  15. 제 14 항에 있어서,
    상기 마스크는 포토레지스트 마스크인, 기판 상에 복수의 수직 핀을 형성하는 방법.
  16. 핀 구조물들을 형성하기 위한 장치로서,
    플라즈마 처리 챔버 인클로저를 형성하는 챔버 벽, 상기 플라즈마 처리 챔버 인클로저 내부에서 기판을 지지하기 위한 기판 지지체, 상기 플라즈마 처리 챔버 인클로저 내의 압력을 조정하기 위한 압력 조정기, 플라즈마를 유지하기 위해 상기 플라즈마 처리 챔버 인클로저에 전력을 제공하기 위한 적어도 하나의 전극, 상기 플라즈마 처리 챔버 인클로저로 가스를 제공하기 위한 가스 유입구, 및 상기 플라즈마 처리 챔버 인클로저로부터 가스를 배출하기 위한 가스 배출구를 포함하는, 플라즈마 처리 챔버;
    상기 가스 유입구와 유체 연결되고, 희생층 에천트 소스, 핀 증착 가스 소스, 및 핀 프로파일 정형화 가스 소스를 포함하는, 가스 소스; 및
    상기 가스 소스 및 상기 적어도 하나의 전극에 제어가능하게 연결되고, 적어도 하나의 프로세서와 메모리를 포함하는, 제어기를 포함하고,
    상기 메모리는,
    상기 기판 상에 희생 구조물들을 제공하기 위한 컴퓨터 판독가능 코드,
    상기 희생 구조물들의 측면들 상에 핀 구조물들을 형성하기 위한 컴퓨터 판독가능 코드, 및
    상기 희생 구조물들을 제거하기 위한 컴퓨터 판독가능 코드를 포함하며,
    상기 핀 구조물들을 형성하기 위한 컴퓨터 판독 가능 코드는, 복수의 사이클을 포함하고, 각 사이클은, 핀 재료를 증착하는 핀 증착 단계와 상기 증착된 핀 재료의 프로파일을 정형화하는 핀 프로파일 정형화 단계를 포함하며,
    상기 핀 증착 단계는,
    증착 가스를 제공하기 위한 컴퓨터 판독가능 코드,
    상기 증착 가스로부터 플라즈마를 형성하기 위한 컴퓨터 판독가능 코드,
    증착 재료를 증착하여 핀들을 형성하기 위한 컴퓨터 판독가능 코드, 및
    상기 증착 가스의 흐름을 정지시키기 위한 컴퓨터 판독가능 코드를 포함하고,
    상기 핀 프로파일 정형화 단계는,
    상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하기 위한 컴퓨터 판독가능 코드,
    상기 프로파일 정형화 가스로부터 플라즈마를 형성하기 위한 컴퓨터 판독가능 코드,
    증착된 증착 재료의 프로파일을 정형화하기 위한 컴퓨터 판독가능 코드, 및
    상기 프로파일 정형화 가스의 흐름을 정지시키기 위한 컴퓨터 판독가능 코드를 포함하는, 핀 구조물들을 형성하기 위한 장치.
KR1020087020703A 2006-01-23 2007-01-05 핀 구조물 형성 KR101380544B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/338,464 2006-01-23
US11/338,464 US7264743B2 (en) 2006-01-23 2006-01-23 Fin structure formation
PCT/US2007/000460 WO2007087159A1 (en) 2006-01-23 2007-01-05 Fin structure formation

Publications (2)

Publication Number Publication Date
KR20080097439A KR20080097439A (ko) 2008-11-05
KR101380544B1 true KR101380544B1 (ko) 2014-04-11

Family

ID=38068456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087020703A KR101380544B1 (ko) 2006-01-23 2007-01-05 핀 구조물 형성

Country Status (6)

Country Link
US (2) US7264743B2 (ko)
KR (1) KR101380544B1 (ko)
CN (1) CN101371336B (ko)
MY (1) MY161826A (ko)
TW (1) TWI409857B (ko)
WO (1) WO2007087159A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7264743B2 (en) * 2006-01-23 2007-09-04 Lam Research Corporation Fin structure formation
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
KR101573949B1 (ko) 2007-11-08 2015-12-02 램 리써치 코포레이션 산화물 스페이서를 이용한 피치 감소
US8187480B2 (en) * 2008-11-13 2012-05-29 Seagate Technology, Llc Ultra thin alignment walls for di-block copolymer
CN103000505B (zh) * 2011-09-16 2015-10-14 中芯国际集成电路制造(上海)有限公司 多栅器件的形成方法
CN103021850B (zh) 2011-09-20 2015-04-15 中国科学院微电子研究所 一种半导体结构及其制造方法
JP5915278B2 (ja) * 2012-03-13 2016-05-11 株式会社リコー プログラム、情報処理装置、記憶媒体
US8987835B2 (en) * 2012-03-27 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with a buried semiconductor material between two fins
US8586455B1 (en) * 2012-05-15 2013-11-19 International Business Machines Corporation Preventing shorting of adjacent devices
CN103258724B (zh) * 2013-05-09 2016-09-28 清华大学 具有大高宽比fin结构的三维半导体器件及其形成方法
CN105097526B (zh) * 2014-05-04 2018-10-23 中芯国际集成电路制造(上海)有限公司 FinFET器件的制作方法
DE112015006918T5 (de) * 2015-09-17 2018-06-07 Intel Corporation Verfahren zum dotieren eines unteren finnengebiets einer halbleiterfinnenstruktur und vorrichtungen, die diese enthalten

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006096528A2 (en) * 2005-03-08 2006-09-14 Lam Research Corporation Stabilized photoresist structure for etching process
WO2006130319A2 (en) * 2005-05-31 2006-12-07 Lam Research Corporation Critical dimension reduction and roughness control
KR20080061018A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체소자의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436186A (en) * 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
NL1015744C2 (nl) * 2000-07-19 2002-01-22 Dsm Nv Werkwijze voor de bereiding van 2-(6-gesubstitueerde-1,3-dioxan-4-yl) azijnzuurderivaten.
WO2002056358A2 (en) * 2000-11-13 2002-07-18 Vram Technologies Llc Sidewalls as semiconductor etch stop and diffusion barrier
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6645797B1 (en) * 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
KR100578130B1 (ko) * 2003-10-14 2006-05-10 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
US7018551B2 (en) * 2003-12-09 2006-03-28 International Business Machines Corporation Pull-back method of forming fins in FinFets
KR100545863B1 (ko) * 2004-07-30 2006-01-24 삼성전자주식회사 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
US6949768B1 (en) * 2004-10-18 2005-09-27 International Business Machines Corporation Planar substrate devices integrated with finfets and method of manufacture
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7264743B2 (en) * 2006-01-23 2007-09-04 Lam Research Corporation Fin structure formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006096528A2 (en) * 2005-03-08 2006-09-14 Lam Research Corporation Stabilized photoresist structure for etching process
WO2006130319A2 (en) * 2005-05-31 2006-12-07 Lam Research Corporation Critical dimension reduction and roughness control
KR20080061018A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
WO2007087159A1 (en) 2007-08-02
US20080017314A1 (en) 2008-01-24
KR20080097439A (ko) 2008-11-05
CN101371336B (zh) 2012-02-01
US20070170146A1 (en) 2007-07-26
CN101371336A (zh) 2009-02-18
US7264743B2 (en) 2007-09-04
TW200731356A (en) 2007-08-16
US7682479B2 (en) 2010-03-23
TWI409857B (zh) 2013-09-21
MY161826A (en) 2017-05-15

Similar Documents

Publication Publication Date Title
KR101380544B1 (ko) 핀 구조물 형성
US7491647B2 (en) Etch with striation control
JP5254351B2 (ja) 酸化物スペーサを使用したピッチ低減
JP5081917B2 (ja) フッ素除去プロセス
KR101353239B1 (ko) 피치 감소
US7682516B2 (en) Vertical profile fixing
US7772122B2 (en) Sidewall forming processes
US8172980B2 (en) Device with self aligned gaps for capacitance reduction
US20070123053A1 (en) Self-aligned pitch reduction
KR20060126909A (ko) 피쳐 임계 치수의 감소
KR20100110358A (ko) 이중 마스크 자기정렬 이중 패터닝 기술 (ｓａｄｐｔ) 프로세스
US8187412B2 (en) Apparatus for providing device with gaps for capacitance reduction
US20070181530A1 (en) Reducing line edge roughness

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200313

Year of fee payment: 7