CN103456881B - 相变随机存取存储器的制造方法 - Google Patents

相变随机存取存储器的制造方法 Download PDF

Info

Publication number
CN103456881B
CN103456881B CN201210183163.9A CN201210183163A CN103456881B CN 103456881 B CN103456881 B CN 103456881B CN 201210183163 A CN201210183163 A CN 201210183163A CN 103456881 B CN103456881 B CN 103456881B
Authority
CN
China
Prior art keywords
metal level
barrier layer
random access
access memory
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210183163.9A
Other languages
English (en)
Other versions
CN103456881A (zh
Inventor
符雅丽
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210183163.9A priority Critical patent/CN103456881B/zh
Publication of CN103456881A publication Critical patent/CN103456881A/zh
Application granted granted Critical
Publication of CN103456881B publication Critical patent/CN103456881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种相变随机存取存储器的制造方法，包括在基底上形成氧化层，在氧化层中刻蚀形成一沟槽；在沟槽中依次覆盖第一阻挡层、填充金属层；对所述金属层和第一阻挡层进行回刻蚀工艺，以去除位于所述金属层侧壁的第一阻挡层和部分金属层，在所述金属层和所述氧化层之间形成空隙；在所述氧化层和金属层上形成第二阻挡层，第二阻挡层填充所述空隙；刻蚀去除位于所述金属层上的第二阻挡层；在所述金属层及第二阻挡层上形成相变材料层。本发明所述相变随机存取存储器的制造方法通过在所述金属层和所述氧化层之间形成空隙，能够精确控制作为底部电接触的金属层的直径宽度，从而能够形成直径宽度更小的底部电接触，进而提高随机存取存储器的性能。

Description

相变随机存取存储器的制造方法
技术领域
本发明涉及一种集成电路制造方法，尤其涉及一种相变随机存取存储器的制造方法。
背景技术
相变材料(PCM，PhaseChangeMaterial)是指随温度变化而改变形态并能提供潜热的物质。相变材料由固态变为液态或由液态变为固态的过程称为相变过程，这时相变材料将吸收或释放大量的潜热。利用相变材料的特性，由此能够存储和读取二进制信息。形成一种新的存储器-相变随机存取存储器(PCRAM，PhaseChangeRandomAccessMemory)，所述相变随机存取存储器也称为相变随机存取记忆体或相变存储器。相变随机存取存储器广泛应用于读写的光碟机，诸如数字视频盘(DVD)和可重写光盘(CD-RW)等。相变随机存取存储器中，存储单元通常包括晶体管、底电极接触(Bottomelectrodeconnect，BEC)、电阻器、相变材料层和顶层电接触(Topelectrodeconnect，TEC)。所述晶体管制造于半导体衬底上，所述电阻器和相变材料层形成于该晶体管上的介质层及氧化层中，通过控制电阻器的电压、电流以使电阻器发热，从而电阻器加热所述相变材料层以改变其相态，当相变材料层被加热时，使得电阻变化且因为电阻器上流动的电流电压变化，由此能够存储和读取二进制信息。
相变随机存取存储器的相变材料的材质通常为硫族元素化合物，例如GeSeTe(GST)的系列化合物。这种相变材料当施加0.6伏～0.9伏之间的电压时，出现负微分电阻特性，从而其电阻系数急剧降低，则在相同的复位电压下，复位电流极具升高，增大了相变随机存取存储器的功耗。
如何降低复位电流，以降低相变随机存取存储器的功耗成为业界亟待解决的问题。现有技术中，采用减小底电极接触(BEC)的尺寸，即降低圆柱形底电极接触的内径，进而减小接触面积，以增大电流密度来减小PRAM的复位电流。然而，随着器件尺寸的不断减小，由于现有技术光刻、刻蚀工艺的限制，进一步减小接触面积存在限制。
发明内容
本发明的目的是提供一种能够形成直径宽度更小的底部电接触，进而提高随机存取存储器的性能的相变随机存取存储器的制造方法。
为解决上述技术问题，本发明提供一种相变随机存取存储器的制造方法，包括：
提供一基底；
在所述基底上形成氧化层，并刻蚀所述氧化层形成一沟槽；
在所述沟槽中依次覆盖第一阻挡层和填充金属层；
对所述金属层和第一阻挡层进行回刻蚀工艺，所述第一阻挡层的刻蚀速率大于所述金属层的刻蚀速率，以去除位于所述金属层侧壁的第一阻挡层和部分金属层，在所述金属层和所述氧化层之间形成空隙；
在所述氧化层和金属层上形成第二阻挡层，所述第二阻挡层填充所述空隙；
刻蚀去除位于所述金属层上的第二阻挡层；
在所述金属层及第二阻挡层上形成相变材料层。
进一步的，所述第二阻挡层的材质为氮化钛，采用化学气相沉积法形成。
进一步的，所述第二阻挡层的材质为低介电常数材料层，采用旋转涂覆的方法形成。
进一步的，所述基底包括半导体衬底、位于半导体衬底上的介质层以及贯穿于所述介质层中的引出线，所述引出线位于所述金属层下方，并与所述金属层相连。
进一步的，所述引出线的直径为40nm～100nm。
进一步的，所述第一阻挡层和金属层的形成过程包括：形成第一阻挡层薄膜，所述第一阻挡层薄膜覆盖所述氧化层和沟槽的底面和侧壁；形成金属层薄膜，所述金属层薄膜覆盖所述第一阻挡薄膜并填充所述沟槽；进行化学机械研磨工艺，直至暴露所述氧化层。
进一步的，在对所述金属层和第一阻挡层进行回刻蚀工艺的步骤中，刻蚀物质包括SF6、O2、NF3、CF4及Ar，SF6的流量为10sccm～80sccm，O2的流量为1sccm～10sccm,NF3的流量为10sccm～80sccm，CF4的流量为10sccm～80sccm,Ar的流量为50sccm～200sccm，环境压力为2mt～20mt，反应时间为5s～40s，反应功率为500W-100W。
进一步的，在对所述金属层和第一阻挡层进行回刻蚀工艺的步骤之后，所述金属层的直径为20nm～60nm，高度为30埃～800埃。
进一步的，对所述金属层和第一阻挡层进行回刻蚀工艺与在所述氧化层和金属层上覆盖第二阻挡层的步骤之间，还包括：对所述氧化层进行回拉工艺；对所述金属层和氧化层进行刻蚀后处理。
进一步的，在进行刻蚀后处理的步骤中，通入氮气和氢气，环境温度为20℃～40℃。
进一步的，所述第一阻挡层的材质为氮化钛及氮化钽中的一种或其组合。
进一步的，所述金属层的材质为钨及铜中的一种或其组合。
进一步的，所述相变材料层为硫族元素化合物材料。
进一步的，所述相变材料层为GeSeTe系列材料。
综上所述，本发明的相变随机存取存储器的制造方法通过在氧化层的沟槽中形成第一阻挡层和金属层，利用所述第一阻挡层的刻蚀速率大于所述金属层的刻蚀速率的刻蚀物质进行回刻蚀工艺，从而去除位于所述金属层侧壁的第一阻挡层和部分金属层，在所述金属层和所述氧化层之间形成空隙，能够精确控制作为底部电接触的金属层的直径宽度，从而能够形成直径宽度更小的底部电接触，进而提高随机存取存储器的性能。
附图说明
图1为本发明一实施例中相变随机存取存储器的制造方法的流程示意图。
图2～图10为本发明一实施例中相变随机存取存储器的制造过程中的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中相变随机存取存储器的制造方法的流程示意图。
本发明提供一种相变随机存取存储器的制造方法，包括以下步骤：
步骤S01：提供一基底；
步骤S02：在所述基底上形成氧化层，并在氧化层中刻蚀形成一沟槽；
步骤S03：在所述沟槽中依次覆盖第一阻挡层、填充金属层；
步骤S04：对所述金属层和第一阻挡层进行回刻蚀工艺，所述第一阻挡层的刻蚀速率大于所述金属层的刻蚀速率，以去除位于所述金属层侧壁的第一阻挡层和部分金属层，在所述金属层和所述氧化层之间形成空隙；
步骤S05：在所述氧化层和金属层上形成第二阻挡层，所述第二阻挡层填充所述空隙；
步骤S06：刻蚀去除位于所述金属层上的第二阻挡层；
步骤S07：在所述金属层及第二阻挡层上形成相变材料层。
图2～图10为本发明一实施例中相变随机存取存储器的制造过程中的结构示意图。以下结合图2～图10详细说明本发明一实施例中相变随机存取存储器的制造方法。
如图2所示，在步骤S01中，提供一基底，所述基底包括半导体衬底100、位于半导体衬底100上的介质层101以及贯穿于所述介质层101中的引出线(ContactLine)102。所述引出线102的直径(截面宽度)范围为40nm～100nm。
如图3所示，在步骤S02中，在所述基底上形成氧化层104，并在氧化层104中刻蚀形成一沟槽200，所述沟槽200的内径范围为20nm～60nm。
结合图3～图5，在步骤S03中，在所述沟槽200中依次覆盖第一阻挡层106和填充金属层108；所述第一阻挡层106和金属层108的形成过程包括：首先，形成第一阻挡层薄膜106a，所述第一阻挡层薄膜106a覆盖所述氧化层104和沟槽200的底面和侧壁；接着形成金属层薄膜108a，所述金属层薄膜108a覆盖所述第一阻挡薄膜106a并填充所述沟槽200；接着进行化学机械研磨工艺，去除沟槽200以外的所述金属层薄膜108a和第一阻挡薄膜106a，直至暴露所述氧化层104。所述第一阻挡层106的材质为氮化钛及氮化钽中的一种或其组合。所述金属层108的材质为钨及铜中的一种或其组合。
如图6所示，在步骤S04中，对所述金属层108和第一阻挡层106进行回刻蚀工艺，所述第一阻挡层106的刻蚀速率大于所述金属层108的刻蚀速率，以去除位于所述金属层108侧壁的第一阻挡层106以及部分金属层108，在所述金属层108和所述氧化层106之间形成空隙；在对所述金属层108和第一阻挡层106进行回刻蚀工艺的步骤中，刻蚀物质包括SF6、O2、NF3、CF4及Ar，SF6的流量为10sccm～80sccm，O2的流量为1sccm～10sccm,NF3的流量为10sccm～80sccm，CF4的流量为10sccm～80sccm,Ar的流量为50sccm～200sccm，环境压力为2mt～20mt(mTorr)，反应时间为5s～40s，反应功率为500W-100W。在对所述金属层108和第一阻挡层106进行回刻蚀工艺的步骤之后，所述金属层106的高度为30埃～800埃。
接着，如图7所示，对所述氧化层104进行回拉工艺，对所述金属层108和氧化层104进行刻蚀后处理。在进行刻蚀后处理的步骤中，通入氮气和氢气，环境温度为20℃～40℃。通过回拉工艺能够进一步扩大空隙202的宽度(L2＞L1)，刻蚀后处理有助于清除间隙中的残留反应副产物或聚合物，也更有助尺寸回拉过程。
如图8所示，在步骤S05中，在所述氧化层104和金属层108上覆盖第二阻挡层110，所述第二阻挡层110填充所述空隙202；所述第二阻挡层110的材质为氮化钛，可以采用化学气相沉积法形成。所述第二阻挡层110的材质为低介电常数材料层，采用旋转涂覆的方法形成。
如图9所示，在步骤S06中，刻蚀去除位于所述金属层108上的第二阻挡层110。
如图10所示，在步骤S07中，在所述金属层108及第二阻挡层110上形成相变材料层112。所述相变材料层112为硫族元素化合物材料。所述相变材料层112优选为GeSeTe系列材料。
综上所述，本发明所述相变随机存取存储器的制造方法通过在氧化层的沟槽中形成第一阻挡层和金属层，利用所述第一阻挡层的刻蚀速率大于所述金属层的刻蚀速率的刻蚀物质进行回刻蚀工艺，从而去除位于所述金属层侧壁的第一阻挡层和部分金属层，在所述金属层和所述氧化层之间形成空隙，能够精确控制作为底部电接触的金属层的直径宽度，从而能够形成直径宽度更小的底部电接触，进而提高随机存取存储器的性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (14)

1.一种相变随机存取存储器的制造方法，包括：
提供一基底；
在所述基底上形成氧化层，并刻蚀所述氧化层形成一沟槽；
在所述沟槽中依次覆盖第一阻挡层和填充金属层；
对所述金属层和第一阻挡层进行回刻蚀工艺，所述第一阻挡层的刻蚀速率大于所述金属层的刻蚀速率，以去除位于所述金属层侧壁的第一阻挡层和部分金属层，在所述金属层和所述氧化层之间形成空隙；
对所述氧化层进行回拉工艺，以扩大所述空隙的宽度；
在所述氧化层和金属层上形成第二阻挡层，所述第二阻挡层填充所述空隙；
刻蚀去除位于所述金属层上的第二阻挡层；以及
在所述金属层及第二阻挡层上形成相变材料层。
2.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，所述第二阻挡层的材质为氮化钛，采用化学气相沉积法形成。
3.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，所述第二阻挡层的材质为低介电常数材料层，采用旋转涂覆的方法形成。
4.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，所述基底包括半导体衬底、位于半导体衬底上的介质层以及贯穿于所述介质层中的引出线，所述引出线位于所述金属层下方。
5.如权利要求4所述的相变随机存取存储器的制造方法，其特征在于，所述引出线的直径为40nm～100nm。
6.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，所述第一阻挡层和金属层的形成过程包括：
形成第一阻挡层薄膜，所述第一阻挡层薄膜覆盖所述氧化层和沟槽的底面和侧壁；
形成金属层薄膜，所述金属层薄膜覆盖所述第一阻挡薄膜并填充所述沟槽；
进行化学机械研磨工艺，直至暴露所述氧化层。
7.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，在对所述金属层和第一阻挡层进行回刻蚀工艺的步骤中，刻蚀物质包括SF6、O2、NF3、CF4及Ar，SF6的流量为10sccm～80sccm，O2的流量为1sccm～10sccm,NF3的流量为10sccm～80sccm，CF4的流量为10sccm～80sccm,Ar的流量为50sccm～200sccm，环境压力为2mt～20mt，反应时间为5s～40s，反应功率为500W-100W。
8.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，在对所述金属层和第一阻挡层进行回刻蚀工艺的步骤之后，所述金属层的直径为20nm～60nm，高度为30埃～800埃。
9.如权利要求1所述的相变随机存取存储器的制造方法，其特征在于，对所述氧化层进行回拉工艺与在所述氧化层和金属层上覆盖第二阻挡层的步骤之间，还包括：
对所述金属层和氧化层进行刻蚀后处理。
10.如权利要求9所述的相变随机存取存储器的制造方法，其特征在于，在进行刻蚀后处理的步骤中，通入氮气和氢气，环境温度为20℃～40℃。
11.如权利要求1至10中任意一项所述的相变随机存取存储器的制造方法，其特征在于，所述第一阻挡层的材质为氮化钛及氮化钽中的一种或其组合。
12.如权利要求1至10中任意一项所述的相变随机存取存储器的制造方法，其特征在于，所述金属层的材质为钨及铜中的一种或其组合。
13.如权利要求1至10中任意一项所述的相变随机存取存储器的制造方法，其特征在于，所述相变材料层为硫族元素化合物材料。
14.如权利要求13所述的相变随机存取存储器的制造方法，其特征在于，所述相变材料层为GeSeTe系列材料。
CN201210183163.9A 2012-06-05 2012-06-05 相变随机存取存储器的制造方法 Active CN103456881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210183163.9A CN103456881B (zh) 2012-06-05 2012-06-05 相变随机存取存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210183163.9A CN103456881B (zh) 2012-06-05 2012-06-05 相变随机存取存储器的制造方法

Publications (2)

Publication Number Publication Date
CN103456881A CN103456881A (zh) 2013-12-18
CN103456881B true CN103456881B (zh) 2016-07-06

Family

ID=49739041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210183163.9A Active CN103456881B (zh) 2012-06-05 2012-06-05 相变随机存取存储器的制造方法

Country Status (1)

Country Link
CN (1) CN103456881B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870053A (zh) * 2015-01-22 2016-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107481948B (zh) * 2016-06-08 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种用于同时检测多个底部接触塞的工艺窗口的版图结构
CN107731841A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种改善3d nand闪存seg生长质量的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971960A (zh) * 2005-11-21 2007-05-30 旺宏电子股份有限公司 相变存储器元件的真空包覆电极
CN101295665A (zh) * 2007-04-23 2008-10-29 中芯国际集成电路制造(上海)有限公司 一种喇叭状接触的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4267013B2 (ja) * 2006-09-12 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971960A (zh) * 2005-11-21 2007-05-30 旺宏电子股份有限公司 相变存储器元件的真空包覆电极
CN101295665A (zh) * 2007-04-23 2008-10-29 中芯国际集成电路制造(上海)有限公司 一种喇叭状接触的制作方法

Also Published As

Publication number Publication date
CN103456881A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
TWI571966B (zh) 具有獨立尺寸元件之記憶體單元
JP4560818B2 (ja) 半導体装置及びその製造方法
US20110155993A1 (en) Phase change memory devices and fabrication methods thereof
US9209387B2 (en) Phase change memory and fabrication method
US20110240950A1 (en) Phase-change random access memory device and method of manufacturing the same
US9859493B2 (en) Variable resistance memory device and method of manufacturing the same
CN103456881B (zh) 相变随机存取存储器的制造方法
US20080131994A1 (en) Method for manufacturing phase change memory device which can stably form an interface between a lower electrode and a phase change layer
US8748958B1 (en) Phase-change random access memory device and method of manufacturing the same
US20080251498A1 (en) Phase change memory device and fabrications thereof
CN107482118B (zh) 相变化记忆体的制备方法
CN116491240A (zh) 用于柱单元pcm的原位漂移减轻衬垫
CN104810473A (zh) 电阻式存储器及其制造方法
CN104425710B (zh) 相变存储器及其形成方法
CN102412367B (zh) 相变存储器底部电极的制作方法
CN105720191B (zh) 相变存储器及其形成方法
CN106159082B (zh) 电阻式随机存储器的形成方法
KR20160030773A (ko) 반도체 장치 및 반도체 장치의 제조방법
TWI499008B (zh) 電阻式非揮發性記憶體裝置及其製作方法
CN104617217B (zh) 电阻式非挥发性存储器装置及其制作方法
CN102569647B (zh) 相变存储器的制作方法
CN102468437A (zh) 相变存储器的制作方法
JP7359876B2 (ja) ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ
KR100728984B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101078718B1 (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant