CN105870053A - 一种半导体器件及其制造方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有层间介质层，在层间介质层中形成有金属电极；在层间介质层上形成硬掩膜叠层结构，以覆盖层间介质层和金属电极，所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层、研磨停止层、第二缓冲层、第一硬掩膜层和第二硬掩膜层；在所述硬掩膜叠层结构中形成用于填充底部电极材料层的通孔；沉积底部电极材料层，以完全填充所述通孔；执行化学机械研磨，直至露出研磨停止层；实施回蚀刻，去除研磨停止层的同时使形成的底部电极的顶端高于第一缓冲层的顶端。根据本发明，可以避免后续形成的相变材料层与底部电极之间出现接触不良的情况。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

相变存储器(PCM)是一种具有高读取/写入速度的存储器，其广泛应用于集成电路中。集成相变存储器的关键步骤是形成用于连通金属电极和相变材料层的底部电极(Bottom Electrode),底部电极从相变材料(GST)层的底部接触相变材料层。当一定强度的电流经过底部电极时，底部电极产生焦耳热以改变相变材料层的相变状态，从而控制相变存储器的工作状态，即相变材料层由非晶态转变到晶态时实现相变存储器的写入数据的功能，相变材料层由晶态转变到非晶态时实现相变存储器的读出数据的功能。

为了降低相变随机存取存储器的驱动功耗，应当减小底部电极与相变材料层的接触面积。因此，现有技术通过形成具有小侧面尺寸的电极来作为底部电极，当一弱电流经过底部电极时，底部电极就可以产生足够大的焦耳热。然而，采用现有技术形成的底部电极的顶端低于用于填充底部电极的凹槽开口，即沉积底部电极材料并实施化学机械研磨之后出现这一现象，进而导致后续形成的相变材料层与底部电极之间出现接触不良的情况。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有层间介质层，在所述层间介质层中形成有金属电极；在所述层间介质层上形成硬掩膜叠层结构，以覆盖所述层间介质层和所述金属电极，所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层、研磨停止层、第二缓冲层、第一硬掩膜层和第二硬掩膜层；在所述硬掩膜叠层结构中形成用于填充底部电极材料层的通孔；沉积所述底部电极材料层，以完全填充所述通孔；执行化学机械研磨，直至露出所述研磨停止层；实施回蚀刻，去除所述研磨停止层的同时使形成的底部电极的顶端高于所述第一缓冲层的顶端。

在一个示例中，所述第一缓冲层、所述研磨停止层、所述第二缓冲层、所述第一硬掩膜层和所述第二硬掩膜层的构成材料分别选用氧化物、氮化硅、氧化物、氮氧化硅和氧化物。

在一个示例中，所述第一缓冲层的厚度为800-900埃，所述研磨停止层的厚度为300-400埃。

在一个示例中，所述回蚀刻去除的所述第一缓冲层的厚度为100埃-200埃。

在一个示例中，所述回蚀刻的蚀刻气体对所述研磨停止层蚀刻速率高于对所述底部电极的蚀刻速率。

在一个示例中，所述回蚀刻的蚀刻气体采用CF₄、He和O₂作为基础蚀刻气体。

在一个示例中，实施所述回蚀刻之后，还包括依次形成相变材料层和另一金属电极的步骤，使所述底部电极的上端接触所述相变材料层。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件，所述半导体器件为相变存储器，所述金属电极的下端连通形成于所述半导体衬底上的电子元件，所述金属电极的上端连通所述底部电极的下端。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，可以使形成的所述底部电极的顶端高于所述第一缓冲层的顶端，避免后续形成的相变材料层与所述底部电极之间出现接触不良的情况。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为根据现有技术形成底部电极时依次实施的步骤所分别获得的器件的示意性剖面图；

图2A-图2G为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

采用现有技术制作底部电极的工艺步骤如下：首先，如图1A所示，在其中形成有金属电极102(其下端连通形成于半导体衬底上的电路元件(包括开关装置))的层间介电层101上依次沉积形成硬掩膜叠层结构和具有金属电极102的顶部图案107的光刻胶层106，所述硬掩膜叠层结构包括自下而上层叠的缓冲层103、第一硬掩膜层104和第二硬掩膜层105，缓冲层103、第一硬掩膜层104和第二硬掩膜层105的构成材料可以分别为采用等离子体增强化学气相沉积工艺形成的氧化物、氮氧化硅和采用等离子体增强化学气相沉积工艺形成的氧化物；接着，如图1B所示，以光刻胶层106为掩膜，通过实施第一蚀刻在第二硬掩膜层105中形成第一通孔107’，露出第一硬掩膜层104，而后通过灰化工艺去除光刻胶层106；接着，如图1C所示，在硬掩膜叠层结构上沉积形成侧墙材料层108，覆盖第一通孔107’的侧壁和底部，然后，实施第二蚀刻刻蚀侧墙材料层108，露出第一硬掩膜层104的同时，使覆盖第一通孔107’的侧壁的侧墙材料层108构成用于填充底部电极的第二通孔的图案109；接着，如图1D所示，以经过所述第二蚀刻的侧墙材料层108为掩膜，实施第三蚀刻依次刻蚀第一硬掩膜层104和缓冲层103，露出金属电极102的同时，形成用于填充底部电极的第二通孔109’；接着，如图1E所示，沉积底部电极材料层110，以完全填充第二通孔109’；接着，如图1F所示，执行化学机械研磨直至露出缓冲层103，完成底部电极110’的制作。实施所述化学机械研磨时，研磨液对底部电极材料层110的研磨速率高于其对第二硬掩膜层105和第一硬掩膜层104的研磨速率，因此，最终形成的底部电极110’的顶端低于缓冲层103的顶端，相当于底部电极110’的顶端出现凹坑缺陷，导致后续形成的相变材料层与底部电极110’之间出现接触不良的情况，根据本发明示例性实施例一的方法可以解决上述问题。

[示例性实施例一]

参照图2A-图2G，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。在半导体衬底200中形成有隔离结构以及各种阱(well)结构，在半导体衬底200上形成有电路元件(包括开关装置)，为了简化，图示中均予以省略。

在半导体衬底200上形成有层间介质层201，在层间介质层201中形成有第一金属电极202，第一金属电极202的下端与所述电路元件相连接。

接下来，采用本领域技术人员所熟习的沉积工艺在层间介质层201上形成硬掩膜叠层结构，覆盖层间介质层201和第一金属电极202，所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层203a、研磨停止层200、第二缓冲层203b、第一硬掩膜层204和第二硬掩膜层205。作为示例，在本实施例中，第一缓冲层203a、研磨停止层200、第二缓冲层203b、第一硬掩膜层204和第二硬掩膜层205的构成材料可以分别选用氧化物、氮化硅、氧化物、氮氧化硅和氧化物，其中，第一缓冲层203a的厚度为800-900埃，研磨停止层200的厚度为300-400埃。

接下来，在所述硬掩膜叠层结构上形成具有第一金属电极202的顶部图案207的光刻胶层206。形成光刻胶层206的工艺为本领域技术人员所熟习，在此不再加以赘述。

接着，如图2B所示，在所述硬掩膜叠层结构中的第二硬掩膜层205中形成第一通孔207’，露出第一硬掩膜层204。形成第一通孔207’的工艺步骤包括：以光刻胶层206为掩膜，实施第一蚀刻来蚀刻第二硬掩膜层205，在其中形成第一通孔207’，作为示例，所述第一蚀刻可以采用C₄F₈、Ar和O₂作为基础蚀刻气体；通过灰化工艺去除光刻胶层206。

接着，如图2C所示，在所述硬掩膜叠层结构上沉积侧墙材料层208，填充第一通孔207’。作为示例，侧墙材料层208的构成材料可以为氮化硅。然后，实施第二蚀刻以蚀刻侧墙材料层208，露出第一硬掩膜层204的同时，使覆盖第一通孔207’的侧壁的侧墙材料层208构成用于填充底部电极的第二通孔的图案209，作为示例，所述第二蚀刻可以采用CF₄、CHF₃、Ar和O₂作为基础蚀刻气体。

接着，如图2D所示，以经过所述第二蚀刻的侧墙材料层208为掩膜，实施第三蚀刻以依次蚀刻第一硬掩膜层204、第二缓冲层203b、研磨停止层200和第一缓冲层203a，露出部分第一金属电极202的同时，形成用于填充底部电极的第二通孔209’，作为示例，所述第三蚀刻可以采用Cl₂、BCl₃和Ar作为基础蚀刻气体。

需要说明的是，上述形成用于填充底部电极的第二通孔209’的工艺过程只是一种示例。本领域技术人员完全可以理解的是，也可以通过实施其它适宜的工艺过程形成用于填充底部电极的通孔。

接着，如图2E所示，沉积底部电极材料层210，以完全填充第二通孔209’。作为示例，底部电极材料层210的材料为钨等。

接着，如图2F所示，执行化学机械研磨，直至露出研磨停止层200。所述化学机械研磨的研磨液对底部电极材料层210的研磨速率高于其对第二硬掩膜层205和第一硬掩膜层204的研磨速率，因此，最终形成的底部电极210’的顶端低于研磨停止层200的顶端。

接着，如图2G所示，实施回蚀刻，去除研磨停止层200的同时使底部电极210’的顶端高于第一缓冲层203a的顶端。所述回蚀刻去除的第一缓冲层203a的厚度为100埃-200埃。所述回蚀刻的蚀刻气体对研磨停止层200的蚀刻速率高于对底部电极210’的蚀刻速率，作为示例，所述回蚀刻的蚀刻气体可以采用CF₄、He和O₂作为基础蚀刻气体。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，可以使形成的底部电极210’的顶端高于第一缓冲层203a的顶端，避免后续形成的相变材料层与底部电极210’之间出现接触不良的情况。

参照图3，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。

在步骤301中，提供半导体衬底，在半导体衬底上形成有层间介质层，在层间介质层中形成有金属电极；

在步骤302中，在层间介质层上形成硬掩膜叠层结构，以覆盖层间介质层和金属电极，所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层、研磨停止层、第二缓冲层、第一硬掩膜层和第二硬掩膜层；

在步骤303中，在所述硬掩膜叠层结构中形成用于填充底部电极材料层的通孔；

在步骤304中，沉积底部电极材料层，以完全填充所述通孔；

在步骤305中，执行化学机械研磨，直至露出研磨停止层；

在步骤306中，实施回蚀刻，去除研磨停止层的同时使形成的底部电极的顶端高于第一缓冲层的顶端。

[示例性实施例二]

接下来，可以通过后续工艺完成整个半导体器件的制作，包括：依次形成相变材料层和上层金属电极，使底部电极210’的上端接触相变材料层。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有层间介质层，在所述层间介质层中形成有金属电极；

在所述层间介质层上形成硬掩膜叠层结构，以覆盖所述层间介质层和所述金属电极，所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层、研磨停止层、第二缓冲层、第一硬掩膜层和第二硬掩膜层；

在所述硬掩膜叠层结构中形成用于填充底部电极材料层的通孔；

沉积所述底部电极材料层，以完全填充所述通孔；

执行化学机械研磨，直至露出所述研磨停止层；

实施回蚀刻，去除所述研磨停止层的同时使形成的底部电极的顶端高于所述第一缓冲层的顶端。

2.根据权利要求1所述的方法，其特征在于，所述第一缓冲层、所述研磨停止层、所述第二缓冲层、所述第一硬掩膜层和所述第二硬掩膜层的构成材料分别选用氧化物、氮化硅、氧化物、氮氧化硅和氧化物。

3.根据权利要求1所述的方法，其特征在于，所述第一缓冲层的厚度为800-900埃，所述研磨停止层的厚度为300-400埃。

4.根据权利要求1所述的方法，其特征在于，所述回蚀刻去除的所述第一缓冲层的厚度为100埃-200埃。

5.根据权利要求1所述的方法，其特征在于，所述回蚀刻的蚀刻气体对所述研磨停止层蚀刻速率高于对所述底部电极的蚀刻速率。

6.根据权利要求5所述的方法，其特征在于，所述回蚀刻的蚀刻气体采用CF₄、He和O₂作为基础蚀刻气体。

7.根据权利要求1所述的方法，其特征在于，实施所述回蚀刻之后，还包括依次形成相变材料层和另一金属电极的步骤，使所述底部电极的上端接触所述相变材料层。

8.一种采用权利要求1-7之一所述的方法制造的半导体器件，所述半导体器件为相变存储器，所述金属电极的下端连通形成于所述半导体衬底上的电子元件，所述金属电极的上端连通所述底部电极的下端。

9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。