CN116491240A - 用于柱单元pcm的原位漂移减轻衬垫 - Google Patents

用于柱单元pcm的原位漂移减轻衬垫 Download PDF

Info

Publication number
CN116491240A
CN116491240A CN202180075775.3A CN202180075775A CN116491240A CN 116491240 A CN116491240 A CN 116491240A CN 202180075775 A CN202180075775 A CN 202180075775A CN 116491240 A CN116491240 A CN 116491240A
Authority
CN
China
Prior art keywords
layer
pcm device
liner
device stack
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180075775.3A
Other languages
English (en)
Inventor
K·约根德拉
P·阿杜米利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116491240A publication Critical patent/CN116491240A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种用于在相变材料(PCM)器件堆叠的侧壁上形成原位漂移减轻衬垫的方法，包括：提供中间器件，所述中间器件包括衬底(所述衬底包括底部布线部分)、底部电极金属层、漂移减轻衬垫层、有源区域层、碳层、顶部电极金属层；图案化所述顶部电极金属层以形成顶部电极；执行第一中间角度离子束蚀刻(IBE)，蚀刻形成在所述漂移减轻衬垫上的所述碳层和所述有源区域层，以形成所述PCM器件堆叠的碳部分和有源区域部分；以及执行低角度IBE，蚀刻所述漂移减轻衬垫，并且将从所述漂移减轻衬垫蚀刻的材料作为导电衬垫材料再沉积在包括所述碳部分、有源区域部分和顶部电极的暴露部分的所述PCM器件堆叠的侧壁上。

Description

用于柱单元PCM的原位漂移减轻衬垫
背景技术
本发明涉及半导体器件，并且更具体地涉及在离子束蚀刻期间在相变存储器(PCM)器件的侧壁上形成原位漂移减轻衬垫的方法。
相变存储器(PCM)基于硫属化物玻璃材料，当施加合适的电流时，硫属化物玻璃材料将其相从结晶变成非晶并且再次变回。GST合金(锗-锑-碲或Ge2Sb2Te5)是一种这样的硫属化物玻璃材料。每个相具有不同的电阻水平，该电阻水平稳定直到该相被改变。PCM器件中的最大和最小电阻水平是二进制1或0值的基础。
在PCM器件的电编程期间，相变材料中的至少一些(或在一些情况下全部)经历相变，其改变PCM器件的电阻。
相变材料遭受电阻漂移，显著地在非晶相中，其中，电阻根据幂律随时间增加。对于其中计算需要多个状态的模拟计算应用，需要减轻电阻漂移。
这样做的一种方式是通过使用导电衬垫，该导电衬垫可以通过并行地充当可变电阻器来分离PCM单元的写入和读取路径。对于基于PVD的柱状单元，这涉及在GST填充物周围沉积导电衬垫。然而，RIE后的空气暴露和GST的氧化是挑战。
发明内容
根据本发明的实施例，一种用于在相变材料(PCM)器件堆叠的侧壁上形成原位漂移减轻衬垫的方法包括：提供中间器件，所述中间器件包括衬底(其包括底部布线部分)、底部电极金属层、漂移减轻衬垫层、有源区域层、碳层、顶部电极金属层，电介质硬掩模层、OPL、基于硅的防反射涂层以及图案化抗蚀剂(201)；使用所述图案化抗蚀剂对所述电介质硬掩模和所述顶部电极金属层进行图案化以形成顶部电极(202)；执行第一中间角度离子束蚀刻(IBE)，蚀刻形成在所述漂移减轻衬垫上的所述碳层和所述有源区域层，以形成所述PCM器件堆叠的碳部分和有源区域部分(203)；以及执行低角度IBE，蚀刻所述漂移减轻衬垫，并且将从所述漂移减轻衬垫蚀刻的材料作为导电衬垫材料再沉积在包括所述碳部分、有源区域部分和顶部电极的暴露部分的所述PCM器件堆叠的侧壁上(204)。
根据一些实施例，相变存储器(PCM)器件包括：衬底(101)，其包括底部布线部分(102)；PCM器件堆叠(110)，其具有侧壁，包括布置在底部布线部分上的底部电极(103)、布置在所述底部电极上的漂移减轻衬垫(104)、布置在所述漂移减轻衬垫上的有源区域层(105)、布置在所述有源区域层上的碳层(106)以及设置在所述碳层上的顶部电极(107)；以及导电衬垫材料(108)，其在所述碳层、所述有源区域层和所述顶部电极的暴露部分上形成所述PCM器件堆叠的所述侧壁的一部分。
如本文所使用的，“促进”动作包括执行动作、使动作更容易、帮助执行动作或使得动作被执行。因此，作为示例而非限制，在一个处理器上执行的指令可以通过发送适当的数据或命令来促使或帮助执行动作来促进由在远程处理器上执行的指令执行的动作。为了避免疑问，在动作者通过除了执行动作之外的动作来促进该动作的情况下，该动作仍然由某个实体或实体的组合执行。
本发明的一个或多个实施例或其元素能够以计算机程序产品的形式实现，该计算机程序产品包括具有用于执行所指示的方法步骤的计算机可用程序代码的计算机可读存储媒质。此外，本发明的一个或多个实施例或其元素能够以包括存储器和至少一个处理器的系统(或装置)的形式实现，至少一个处理器耦合到存储器并且可操作以执行示范性方法步骤。更进一步地，在另一方面，本发明的一个或多个实施例或其元素能够以用于执行在此描述的方法步骤中的一者或多者的装置的形式来实现；该装置可以包括(i)硬件模块，(ii)存储在计算机可读存储媒质(或多个这样的媒质)中并在硬件处理器上实现的软件模块，或者(iii)(i)和(ii)的组合；(i)-(iii)中的任一个实现本文中阐述的特定技术。
本发明的技术可以提供实质性有益的技术效果。例如，一个或多个实施例可以提供：
一种用于在PCM器件的侧壁上形成原位漂移减轻衬垫的方法；
一种用于在PCM器件的侧壁上形成避免RIE后空气暴露的原位漂移减轻衬垫的方法；以及
一种用于在PCM器件的侧壁上形成避免GST氧化的原位漂移减轻衬垫的方法。
从以下结合附图阅读的对本发明的示范性实施例的详细描述中，本发明的这些和其他特征和优点将变得显而易见。
附图说明
以下将参考附图更详细地描述本发明的优选实施例：
图1示出了根据本发明的至少一个实施方式的PCM器件；
图2示出了根据本发明的至少一个实施例的用于在PCM器件的侧壁上形成原位漂移减轻衬垫的方法；以及
图3-图7示出了根据本发明的至少一个实施例的用于在PCM器件的侧壁上形成原位漂移减轻衬垫的方法。
具体实施方式
本发明的实施例涉及在离子束蚀刻(IBE)期间在PCM器件的侧壁上形成原位漂移减轻衬垫的方法。
根据本发明的至少一个实施例，PCM器件100包括衬底101(层间电介质(ILD))和底部布线层102。设置在底部布线层102上的堆叠110包括底部电极103、漂移减轻衬垫104、GST105、碳层106和顶部电极107。侧壁导电衬垫108设置在堆叠110的侧壁上。侧壁导电衬垫108具有约2至10纳米(nm)的厚度。堆叠110和侧壁导电衬垫108被包封在SiN层(包封层109)中。
根据一些实施例，IBE用以图案化装置GST的有源区域。通过从GST下方将漂移减轻衬垫的一部分再沉积到装置的侧壁上，使用低角度(相对于法线)IBE原位包封PCM器件。可随后施加可选的表面处理以改变此导电衬垫的微结构或组成(而不氧化或改变GST/衬垫界面)。
图2示出了根据本发明的至少一个实施例的用于在PCM器件堆叠的侧壁上形成原位漂移减轻衬垫的方法200。根据图2，该方法包括：提供中间器件，该中间器件依次包括衬底(该衬底包括底部布线部分)、底部电极金属层、漂移减轻衬垫层、有源区域(activearea)层、碳层、顶部电极金属层、电介质硬掩模层、OPL、基于硅的防反射涂层以及图案化抗蚀剂(201)；以及使用该图案化抗蚀剂图案化该电介质硬掩模和该顶部电极金属层以形成顶部电极(202)。该方法进一步包括执行中间角度(例如，相对于垂直约40°-60°之间)IBE，蚀刻形成在漂移减轻衬垫上的碳层和GST层(203)。在框204处，低角度(例如，从垂直约5°到20°之间)IBE蚀刻漂移减轻衬垫，且将(从漂移减轻衬垫)蚀刻的材料作为导电衬垫材料再原位沉积在PCM器件堆叠的侧壁上。此处，PCM器件堆叠包括GST105、碳层106和顶部电极107。在框205处，执行第二中间角度IBE，蚀刻漂移减轻衬垫的剩余部分和底部电极材料以完成PCM器件堆叠。在框206处，执行非原位表面处理(例如，基于等离子体的处理和/或热退火)，从而改变PCM器件堆叠的侧壁上的导电衬垫材料的组成或微结构。
根据至少一个实施例，在框203和204处执行的IBE工艺可以包括在一个以上的电压下执行蚀刻。例如，中间角度IBE工艺203可包括在第一相对高电压下执行第一蚀刻，随后在第二相对低电压下执行第二蚀刻。
根据一些实施例，图3示出了在衬底101(层间电介质(ILD))和底部布线层102上沉积的层的器件堆叠300。器件堆叠300包括底部电极金属层301、漂移减轻衬垫层302、GST层303、碳层304、顶部电极金属层305、电介质硬掩模306、有机平坦化层(OPL)307、含硅抗反射涂层(SiARC)层308和抗蚀剂309。
根据一些实施例，通过反应离子蚀刻(RIE)去除抗蚀剂309、SiARC 308和OPL 307，RIE是这些层的选择性蚀刻。
如图4所示，执行抗蚀剂309到电介质硬掩模306和顶部电极金属层305中的图案转移，在碳层304上停止。因此，顶部电极107由电介质硬掩模盖401形成。根据一些实施例，图案转移可以包括基于卤化物化学物质的RIE。
如图5所示，中间角度(例如，相对于垂直约40°至60°之间)IBE(例如，Ar(氩)或Ar/H2(氢)或Ar/N2(氮)化学)去除碳层304和GST膜303的未受电介质硬掩模盖401保护的部分。剩余的堆叠包括GST 105、碳层106、顶部电极107、以及电介质硬掩模帽盖401。
如图6中所示，执行低角度(例如，相对于垂直约5°-20°之间)IBE(例如，Ar或Ar/H2或Ar/N2化学物质)，将漂移减轻衬垫层302的一部分材料再沉积到侧壁上且在堆叠的侧壁上形成导电衬垫108。根据一些实施例，低角度IBE经配置以形成具有约2-10nm的厚度的导电衬垫108。
根据一个或多个实施例，导电衬垫108被设置成与GST105、碳层106和顶部电极107接触。根据一些实施例，导电衬垫108可由钛(Ti)、钨(W)、钽(Ta)、铪(Hf)、钒(V)或钌(Ru)的氮化物、碳化物或氧化物形成。例如，导电衬垫108可由例如氮化钛(TiN)、碳化钛(TiC)、碳化钨(WC)、氮化钨(WN)、碳(C)、氮化铪(HfN)、碳化铪(HfC)、氮化钒(VN)、碳化钒(VC)、氮化钽(TaN)、碳化钽(TaC)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、过渡的其他碳化物或氮化物、难熔金属等形成。根据一些实施例，导电衬垫108由碳或含碳材料(例如，SiC)制成。
如图7所示，第二中间角度(约40°-60°之间)IBE去除残留漂移减轻衬垫层302并且图案化底部电极金属层301以形成包括底部电极103和漂移减轻衬垫104的完成的堆叠110。
根据一些实施例，执行导电衬垫108的可选表面处理。可在IBE再沉积工艺204期间修改漂移减轻层的化学计量，例如，归因于由Ar基从TiN或WN或其他金属氮化物膜移除N而引起的损坏。由此，表面处理(例如，金属碳化物的等离子体氮化或碳化)可恢复漂移减轻层的化学计量。根据一些实施例，表面处理可包括施加H2基的等离子体，从导电衬垫108移除氧，接着施加N2/NH3等离子体，将氮并入导电衬垫108。例如，H2基等离子体可用于将氧化层还原成金属形式，该金属形式随后可经受氮化或碳化以调整化学计量和膜性质。
根据一些实施例，执行H2、H2/N2气氛中的一个或多个热退火。
根据一些实施例，方法进一步包括用SiN膜109对堆叠进行电介质包封，得到图1中所示的器件。
根据一些实施例，衬底101由氮化硅(SiN)形成。根据至少一个实施例，顶部电极103和底部电极107可以由例如TiN、W、WN或TaN形成。
根据一些实施例，在框203和204处，可以使用具有重原子质量的另一种稀有气体(例如氙(Xe))来替换用于IBE的Ar基气体。
概括：
根据一些实施例，一种用于在相变材料(PCM)器件堆叠的侧壁上形成原位漂移减轻衬垫的方法包括提供中间器件，所述中间器件包括衬底(其包括底部布线部分)、底部电极金属层、漂移减轻衬垫层、有源区域层、碳层、顶部电极金属层，电介质硬掩模层、OPL、基于硅的防反射涂层以及图案化抗蚀剂(201)；使用所述图案化抗蚀剂对所述电介质硬掩模和所述顶部电极金属层进行图案化以形成顶部电极(202)；执行第一中间角度离子束蚀刻(IBE)，蚀刻形成在所述漂移减轻衬垫上的所述碳层和所述有源区域层，以形成所述PCM器件堆叠的碳部分和有源区域部分(203)；以及执行低角度IBE，蚀刻所述漂移减轻衬垫，并且将从所述漂移减轻衬垫蚀刻的材料作为导电衬垫材料再沉积在包括所述碳部分、有源区域部分和顶部电极的所述PCM器件堆叠的暴露部分的侧壁上(204)。
根据一些实施例，相变存储器(PCM)器件包括：衬底(101)，其包括底部布线部分(102)；PCM器件堆叠(110)，其具有侧壁，包括布置在底部布线部分上的底部电极(103)；布置在所述底部电极上的漂移减轻衬垫(104)、布置在所述漂移减轻衬垫上的有源区域层(105)、布置在所述有源区域层上的碳层(106)，以及顶部电极(107)，其设置在所述碳层上；以及导电衬垫材料(108)，其在所述碳层、所述有源区域层和所述顶部电极的暴露部分上形成所述PCM器件堆叠的所述侧壁的一部分。
说明书中对本原理的“一个实施例”或“实施例”以及其其他变型的引用意味着结合该实施例所描述的特定特征、结构、特性等包括在本原理的至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施方式中”或“在实施方式中”以及任何其他变型不一定都指相同的实施方式。
附图中的流程图和框图示出了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，取决于所涉及的功能，连续示出的两个块实际上可以基本上同时执行，或者这些块有时可以以相反的顺序执行。也要注意的是，框图和/或流程图中的每个框、以及框图和/或流程图中的框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本发明。如本文中使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用术语“包括(comprises)”和/或“包含(comprising)”时，其指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合的存在或添加。
以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、动作和等同物旨在包括用于结合如具体要求保护的其他要求保护的元件来执行所述功能的任何结构、材料或动作。已经出于说明的目的呈现了本发明的各种实施方式的描述，但并不旨在是详尽的或者限于所公开的实施方式。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对本领域普通技术人员将是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。

Claims (16)

1.一种用于在相变材料PCM器件堆叠的侧壁上形成原位漂移减轻衬垫的方法，包括：
提供中间器件，所述中间器件依次包括：包括底部布线部分的衬底、底部电极金属层、漂移减轻衬垫层、有源区域层、碳层、顶部电极金属层、电介质硬掩模层、有机平坦化层OPL、基于硅的防反射涂层以及图案化的抗蚀剂；
使用所述图案化的抗蚀剂对所述电介质硬掩模和所述顶部电极金属层进行图案化，以形成顶部电极；
执行第一中间角度离子束蚀刻IBE，蚀刻形成在所述漂移减轻衬垫上的所述碳层和所述有源区域层，以形成所述PCM器件堆叠的碳部分和有源区域部分；以及
执行低角度IBE，蚀刻所述漂移减轻衬垫，且将从所述漂移减轻衬垫蚀刻的材料作为导电衬垫材料再沉积在包含所述碳部分、所述有源区域部分和所述顶部电极的暴露部分的所述PCM器件堆叠的侧壁上。
2.根据权利要求1所述的方法，进一步包括执行第二中间角度IBE，蚀刻所述漂移减轻衬垫的剩余部分和底部电极金属层以形成所述PCM器件堆叠的底部电极和漂移减轻部分，其中所述底部电极电接触所述衬底的所述底部布线部分上方。
3.根据权利要求1所述的方法，进一步包括在所述PCM器件堆叠的侧壁上的所述导电衬垫材料上进行表面处理。
4.根据权利要求3所述的方法，其中，所述表面处理是基于等离子体的处理。
5.根据权利要求3所述的方法，其中，所述表面处理是热退火。
6.根据权利要求3所述的方法，其中，所述表面处理从所述导电衬垫材料中去除氧。
7.根据权利要求3所述的方法，其中，所述表面处理将氮结合到导电衬垫中。
8.根据权利要求2所述的方法，进一步包括包封所述PCM器件堆叠。
9.根据权利要求8所述的方法，其中，所述PCM器件堆叠被包封在氮化硅膜中。
10.根据权利要求1所述的方法，其中，在将所述导电衬垫材料沉积在所述PCM器件堆叠的侧壁上之前，所述PCM器件堆叠不暴露于空气。
11.根据权利要求1所述的方法，其中，在将所述导电衬垫材料沉积在所述PCM器件堆叠的侧壁上之前，所述PCM器件堆叠的所述有源区域部分不暴露于空气。
12.一种相变存储器PCM器件，包括：
衬底，包括底部布线部分；
PCM器件堆叠，所述PCM器件堆叠具有侧壁，所述PCM器件堆叠包括：
底部电极，设置在所述底部布线部上；
设置在所述底部电极上的漂移减轻衬垫；
有源区域层，设置在所述漂移减轻衬垫上；
碳层，设置在所述有源区域层上；以及
顶部电极，设置在所述碳层上；以及
在所述碳层、所述有源区域层和所述顶部电极的暴露部分上的导电衬垫材料，所述导电衬垫材料形成所述PCM器件堆叠的所述侧壁的一部分。
13.根据权利要求12所述的PCM器件，进一步包括包封所述PCM器件堆叠的膜。
14.根据权利要求13所述的PCM器件，其中，所述膜设置在所述衬底的暴露部分上。
15.根据权利要求12所述的PCM器件，其中，所述导电衬垫材料具有在约2纳米与10纳米之间的厚度。
16.根据权利要求12所述的PCM器件，其中，所述导电衬垫材料不形成在所述底部电极和所述漂移减轻衬垫的侧壁上。
CN202180075775.3A 2020-11-27 2021-10-21 用于柱单元pcm的原位漂移减轻衬垫 Pending CN116491240A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/105,699 2020-11-27
US17/105,699 US11456413B2 (en) 2020-11-27 2020-11-27 In-situ drift-mitigation liner for pillar cell PCM
PCT/CN2021/125155 WO2022111147A1 (en) 2020-11-27 2021-10-21 In-situ drift-mitigation liner for pillar cell pcm background

Publications (1)

Publication Number Publication Date
CN116491240A true CN116491240A (zh) 2023-07-25

Family

ID=81751510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180075775.3A Pending CN116491240A (zh) 2020-11-27 2021-10-21 用于柱单元pcm的原位漂移减轻衬垫

Country Status (6)

Country Link
US (1) US11456413B2 (zh)
JP (1) JP2023550907A (zh)
CN (1) CN116491240A (zh)
DE (1) DE112021005264T5 (zh)
GB (1) GB2616772A (zh)
WO (1) WO2022111147A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230098562A1 (en) * 2021-09-29 2023-03-30 International Business Machines Corporation Phase change memory cell sidewall projection liner

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US9087981B2 (en) 2013-02-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a magnetic tunnel junction device
US9401474B2 (en) * 2014-07-01 2016-07-26 Micron Technology, Inc. Methods of forming structures
US9299747B1 (en) 2014-11-24 2016-03-29 Intel Corporation Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
US9847481B2 (en) * 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10008665B1 (en) 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US10050194B1 (en) 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
US11088206B2 (en) 2017-10-16 2021-08-10 Sandisk Tehnologies Llc Methods of forming a phase change memory with vertical cross-point structure
US10388862B1 (en) 2018-04-12 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Highly selective ion beam etch hard mask for sub 60nm MRAM devices
US10937832B2 (en) 2018-06-21 2021-03-02 Macronix International Co., Ltd. 3D memory with confined cell
US10763307B1 (en) 2019-04-10 2020-09-01 International Business Machines Corporation Stackable cross-point phase-change material memory array with a resistive liner

Also Published As

Publication number Publication date
JP2023550907A (ja) 2023-12-06
US20220173308A1 (en) 2022-06-02
US11456413B2 (en) 2022-09-27
GB2616772A (en) 2023-09-20
GB202309419D0 (en) 2023-08-09
DE112021005264T5 (de) 2023-07-20
WO2022111147A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
CN110915011B (zh) 低蚀刻率自对准磁穿隧接面装置结构
JP5726693B2 (ja) 半導体装置の製造方法
JP6056868B2 (ja) 配線形成方法
US11362277B2 (en) Sidewall protection for PCRAM device
EP3012880B1 (fr) Dispositif mémoire non volatile hybride et procédé de fabrication d'un tel dispositif
US9685604B2 (en) Magnetoresistive random access memory cell and fabricating the same
US20180138078A1 (en) Method for Regulating Hardmask Over-Etch for Multi-Patterning Processes
US11367832B2 (en) Method of making magnetoresistive random access memory device
US11588106B2 (en) Method to effectively suppress heat dissipation in PCRAM devices
KR101815590B1 (ko) 반도체 소자의 패턴 형성 방법
TW202017216A (zh) 磁通道接面結構與其製造方法
KR102073050B1 (ko) 구리 박막의 건식 식각방법
KR20200024118A (ko) 60nm 이하의 MRAM에 대한 전도성 재료 재퇴적을 감소시키기 위한 큰 높이의 트리형 30nm 이하의 비아
WO2022111147A1 (en) In-situ drift-mitigation liner for pillar cell pcm background
CN110071214B (zh) 一种减小刻蚀产物侧壁再淀积的刻蚀方法
US7776644B2 (en) Phase change memory cell and method and system for forming the same
CN113497183A (zh) 半导体结构及其形成方法
KR102081614B1 (ko) 구리 박막의 건식 식각방법
CN103456881B (zh) 相变随机存取存储器的制造方法
US20230165169A1 (en) Applying inert ion beam etching for improving a profile and repairing sidewall damage for phase change memory devices
CN106159082B (zh) 电阻式随机存储器的形成方法
US10541365B1 (en) Phase change memory and method of fabricating same
US20230144050A1 (en) Phase change memory with encapsulated phase change element
US20230180487A1 (en) In-situ low temperature dielectric deposition and selective trim of phase change materials
US11616195B2 (en) Dual oxide analog switch for neuromorphic switching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination