KR20050092017A - 위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는장치 - Google Patents

위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는장치 Download PDF

Info

Publication number
KR20050092017A
KR20050092017A KR1020057011349A KR20057011349A KR20050092017A KR 20050092017 A KR20050092017 A KR 20050092017A KR 1020057011349 A KR1020057011349 A KR 1020057011349A KR 20057011349 A KR20057011349 A KR 20057011349A KR 20050092017 A KR20050092017 A KR 20050092017A
Authority
KR
South Korea
Prior art keywords
phase
change material
phase change
region
electrical device
Prior art date
Application number
KR1020057011349A
Other languages
English (en)
Inventor
마티즌 에이치 알 랭크호스트
피터슨 리에스베스 반
로베르투스 에이 엠 월터스
에르윈 알 메인더스
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050092017A publication Critical patent/KR20050092017A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Inorganic Insulating Materials (AREA)
  • Organic Insulating Materials (AREA)

Abstract

전기 디바이스(electric device)(1, 100)가 제 1 위상과 제 2 위상 간에 변경 가능한 위상 변경 물질(phase change material)을 포함하는 저항기(7, 250)를 갖는 몸체(2, 101)를 구비한다. 이 저항기(7, 250)는 위상 변경 물질이 제 1 위상이냐 혹은 제 2 위상이냐에 따라서 정해지는 전기 저항을 갖는다. 저항기(7, 250)는 제 1 위상에서 제 2 위상으로의 천이(transition)를 가능하게 하는 전류를 도전시킬 수 있다. 위상 변경 물질은 고속 성장 물질로서, 분자식 Sb1-cMc의 합성물이되, 이때 c는 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Te, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분인 Sb1-cMc의 합성물이거나, 혹은 분자식 SbaTebX100-(a+b)의 합성물이되, 이 때 a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내고, X는 Ge, In, Ag, Ga 및 Zn 중에서 선택된 하나 이상의 성분인 SbaTebX100-(a+b)의 합성물일 수도 있다.

Description

위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는 장치{ELECRIC DEVICE COMPRISING PHASE CHANGE MATERIAL}
본 발명은 제 1 위상과 제 2 위상 간에 변경 가능한 위상 변경 물질을 포함하는 저항기(resistor)를 갖는 몸체(body)를 구비하는 전기 디바이스에 관한 것으로, 이 때 상기 저항기는 상기 위상 변경 물질이 상기 제 1 위상인지 혹은 상기 제 2 위상인지에 따라 전기 저항을 가지며, 또한 상기 저항기는 상기 제 1 위상에서 상기 제 2 위상으로의 천이(transition)가 가능한 전류를 도전(conduct)할 수 있다.
WO-A 00/57,498은 위상 변경 물질을 포함하는 저항기를 구비하는 전기 디바이스의 실시예를 개시하는데, 이 때의 위상 변경 물질은 대부분 Sb2Te5Ge2의 합성물이다. 이것은 예를 들면 Sb22Te56Ge22 혹은 Sb29Te57Ge14일 수 있다. 이 위상 변경 물질은 제 1 위상일 수 있는데, 이 때는 예컨대 결정(crystalline)일 수 있으며, 제 1 위상인 위상 변경 물질을 갖는 저항기와 제 2 위상인 위상 변경 물질을 갖는 저항기가 서로 다른 전기 저항값을 갖는다면, 제 1 위상 및/또는 제 2 위상 둘다 일부는 비결정(amorphous)이고 일부는 결정일 수 있다.
저항기는 전기적으로 제 1 도전체와 제 2 도전체에 연결됨으로써 전기 저항값이 측정될 수 있다. 제 1 도전체와 제 2 도전체는 예컨대 티타늄, 티타늄 질화물, 티타늄 알루미늄 질화물, 티타늄 카본 질화물, 티타늄 실리콘, 몰리브덴, 카본, 텅스텐, 티타늄 텅스텐 중 하나 이상을 포함할 수 있다.
저항기, 제 1 도전체, 제 2 도전체는 전류를 도전할 수 있는데, 이로써 가열(heating)을 통해 제 1 위상과 제 2 위상간에 위상 변경 물질의 천이를 가능하게 한다. 예를 들어 결정 위상 혹은 대부분 결정 위상인 비교적 양호한 도전률을 갖는 위상에서 예컨대 비결정 위상 혹은 대부분 비결정 위상인 비교적 불량한 도전률을 갖는 위상으로의 천이 동안에 위상 변경 물질을 녹일 만큼 충분히 강한 전류에 의한 가열이 일어날 수 있는 것으로 알려져 있다. 이 후부터 "결정"과 "비결정"이란 용어는 각각 결정 위상 혹은 대부분 결정 위상과 비결정 위상 혹은 대부분 비결정 위상을 가리키는데 이용된다. 이러한 가열은 제 1 도전체, 제 2 도전체, 그리고 저항기 자체의 저항과, 이들 소자들간의 접촉 저항에 의해 이루어질 수 있다. 이들 저항중 어떤것이 이른바 가열에 크게 공헌했는가는 일반적으로 이들 소자들의 재료와 모양에 따라 좌우된다. 가열은 전류가 중단되면 종료된다. 위상 변경 물질은 이후에 냉각되고, 보다 비결정 상태인 것으로 가정한다.
비교적 낮은 전기 도전률을 갖는 위상에서 비교적 높은 전기 도전률을 갖는 위상으로 천이를 유도할 때, 이러한 가열은 초기에 불량한 도전률에 의해 방해를 받게 되어, 위상 변경 물질을 통해 도전되는 전류를 제한하게 된다. 소위 항복 전압(breakdown voltage)이라 불리우는 충분히 높은 전압을 저항기 양단에 공급함으로써 위상 변경 물질에 부분적으로 전기 항복을 초래할 수 있고, 이것이 높은 국부 전류 밀도를 유도하는 것으로 알려져 있다. 이 후, 대응하는 가열이 위상 변경 물질의 온도를 자신의 결정 온도보다 높은 온도까지 증가시키기에 충분하게 되어, 비결정 위상에서 결정 위상으로 위상 천이를 가능하게 한다.
공지된 전기 디바이스는 전기적으로 조정 가능한 저항을 갖는 저항기로서 이용될 수 있다. 이런 유형의 디바이스는 제 1 값과 제 2 값 간에 전환 가능한 저항값을 갖는 저항기를 요구하는 모든 형태의 회로와 집적 회로에 이용될 수 있다.
공지된 전기 디바이스는 특히 전기적으로 기록 가능하고 소거 가능한 메모리 셀로 이용하기에 적합한데, 이런 메모리 셀은 전기 저항값에 암호화된 정보를 수록한다. 이 메모리 셀은 예를 들면 저항값이 비교적 낮을 때는 "0"으로, 비교적 높을 때에는 "1"로 할당된다. 저항은 저항기의 양단에 전압을 인가하고 그에 대응하는 전류를 측정함으로써 쉽게 측정될 수 있다. 메모리 소자는 전술한 바와 같이 제 1 위상에서 제 2 위상으로 천이를 유도함으로써 기록 및 소거될 수 있다.
공지된 전기 디바이스의 단점은 비결정 위상에서 결정 위상으로의 전환 시간이 비교적 길다는 것이다. 이것은 저항기 값이 설정될 수 있는 속도를 제한한다.
본 발명에 따른 전기 디바이스의 이런 저런 양상들은 도면을 참조하여 명료하게 설명될 것이다.
도 1은 전기 디바이스의 일 실시예의 단면도이다.
도 2a 및 도 2b는 각기 비결정 위상에서 결정 위상으로, 그리고 결정 위상에서 비결정 위상으로의 전환을 나타내는 도면이다.
도 3은 비결정 위상에서 결정 위상으로 전환시, 인가 전압의 함수로 전류를 나타내는 도면이다.
도 4는 Sb/Te 비율의 함수로 결정화 속도를 나타내는 도면이다.
도 5는 Ge 함량의 함수로 결정화 속도를 나타내는 도면이다.
도 6a 및 도 6b는 각기 Sb85Ga15와 Sb85Ge15의 온도의 함수로서 시트 저항 R을 나타내는 도면이다.
도 7은 전기 디바이스의 다른 실시예의 단면도로서, 다음과 같은 몇 개의 표를 참조하고 있다.
표 1은 전기 디바이스에 이용되는 Te를 포함하는 위상 변경 물질의 실시예를 도시한다.
표 2는 다양한 합성물에 대한 결정화 온도를 도시한다.
표 3은 분자식 Sb1-cMc의 합성물인 위상 변경 물질의 예들을 도시하는 것으로, 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Te 및 Sn의 그룹 중에서 선택된 하나 이상의 성분이다.
표 4는 표 1의 위상 변경 물질에 대한 최소 특성 디멘젼을 도시한다.
이들 도면들은 원래 크기대로 그려지지 않았다. 일반적으로 동일한 구성 요소는 동일한 참조 변호로 표시된다.
본 발명의 목적은 본 원의 도입부에 설명된 것과 같은 전기 디바이스로서, 비결정 위상에서 결정 위상으로의 전환 시간이 비교적 짧은 전기 디바이스를 제공하는 것이다.
본 발명은 청구 범위의 독립 청구항에 의해 정의된다. 종속 청구항은 바람직한 실시예를 정의한다.
본 발명은 본 발명에 이용되는 위상 변경 물질의 종류가 공지된 위상 변경 물질과는 다른 결정 성장 메커니즘을 갖는다는 견지에 기초한다. 전기 디바이스에 이용되는 공지된 위상 변경 물질에서는, 비결정 위상에서 결정 위상으로의 위상 천이가 결정핵생성(nucleation)에 의해 일어나는 것으로, 다시 말해서 결정화(crystallization)가 비결정 위상 내부의 몇 개의 임의의 분산된 지점으로부터 시작된다. 그러므로 공지된 디바이스의 결정화 시간은 비결정 위상의 부피와 무관하다. 이것은 공지된 위상 변경 물질의 경우 50ns 정도의 결정핵생성 기간으로 제한된다.
이와 반대로 본 발명에 따른 전기 디바이스는 소위 고속 성장 물질이라 불리우는 위상 변경 물질을 포함한다. 고속 성장 물질에서는 결정 위상이 비결정 위상과 결정 위상 사이의 경계로부터 결정화 속도라도 불리우는 고속으로 성장한다. 이러한 물질의 경우, 결정화 시간은 비결정 위상의 부피에 의존한다. 이것은 비결정 위상에서 결정 위상으로의 전환 시간을 비교적 짧게 만드는데, 특히 비결정 위상의 크기가 비교적 작을 때 예컨대, 50nm 이하일 때 그러하다.
광학 기록의 분야에서는, Sb69Te31의 비결정 위상과 결정 위상 사이의 위상 천이와 관련한 이러한 유리한 특성들이 "Japanese Jounal of Applied Physics"의 2001년판, 제 40권, 1592-1597 페이지에 H.J.Borg 등에 의한 "Phase-change media for high-numerical-aperture and blue-wavelength recording"이라는 제하의 논문에 공지되어 있다. 그러나 이 논문은 고속 성장 물질이 놀랍게도 본 발명에 따른 전기 디바이스에서의 위상 변경 물질로 적합하게 만드는 다른 특성을 갖는다는 것을 언급하고 있지 않다. 본 발명의 발명자는 특히 이들 고속 성장 위상 변경 물질이 제 1 위상과 제 2 위상 간에 변경 가능하고, 이 위상 변경 물질이 제 1 위상이냐 혹은 제 2 위상이냐에 따라 저항기의 전기 저항이 달라지며, 또한 저항기는 제 1 위상에서 제 2 위상으로 천이를 할 수 있는 전류를 도전시킬 수 있음을 입증하였다.
바람직하게, 본 발명에 따른 전기 디바이스는 적어도 1m/s의 결정화 속도를 갖는 위상 변경 물질을 포함한다. 공지의 전기 디바이스의 비결정 위상 변경 물질은 약 10 내지 20nm 정도의 규모이다. 이런 디바이스에 본 발명에 따른 위상 변경 물질을 적용하면 10 내지 20ns 이하의 전환 시간이 된다.
일 실시예에서, 위상 변경 물질은 분자식 Sb1-cMc의 화합물이며, 이 때 0.05≤c≤0.61을 만족하며, M은 Ge, In, Ag, Te, Zn, Sn의 그룹중에서 선택된 하나 이상의 성분이다. 선택 사양으로서, 이 물질은 상대적으로 소량일 수도 있는데. 예를 들면 As, S, Se같은 다른 성분의 예컨대 5 원자퍼센트(atomic percent) 미만일 수 있으며, 이것은 결정화와 전기 항복 작용에 크게 영향을 주지 않는다.
본 발명에 따른 전기 디바이스는 추가의 이점을 갖는데, 즉, 고 저항성 비결정 상태에서 저 저항성 결정 위상으로 전환하는데 필요한 항복 전압이 공지의 전기 디바이스의 것보다 더 낮다는 것이다. 이것은 특히 전기 디바이스를 전환시키는 진보형 트랜지스터를 이용할 때 유리한데, 그 이유는 고급 트랜지스터는 그 크기가 더 작아서 비교적 낮은 전압을 제공할 수 있기 때문이다. 본 발명자는 항복 전압이 비결정 상태에서 위상 변경 물질의 밴드 갭 정도이고, 밴드 갭은 Sb의 량을 증가시킬수록 감소함을 확인했다. 바람직하게, 위상 변경 물질은 Sb의 적어도 50원자퍼센트를 포함한다. 위상 변경 물질이 적어도 하나 이상의 성분 M의 10원자퍼센트일 때 더욱 바람직한데, 그 이유는 이런 식으로 비결정 위상의 안정성이 증가되며, 비결정 위상의 위상 변경 물질은 자연적인 재결정화가 발생하기 전에 비교적 높은 온도로 처리될 수 있기 때문이다.
본 발명에 따른 전기 디바이스의 다른 이점은 결정 위상의 저항률이 공지의 전기 디바이스의 것보다 더 낮다는 사실이다. 그러므로, 결정 위상의 옴 손실(ohmic losses)이 공지의 전기 디바이스의 것보다 더 작으며, 전력 손실을 줄일 수 있다. 또한, 본 발명에 따른 전기 디바이스에서 제 1 도전체와 위상 변경 물질 간의 접촉 저항과, 제 2 도전체와 위상 변경 물질 간의 접촉 저항은 공지의 전기 디바이스의 것보다 더 낮다. 이것은 더 작은 제 1 접촉 영역 및/또는 제 2 접촉 영역을 이용할 수 있게 하여, 본 발명에 따른 전기 디바이스의 경우 비결정 위상과 결정 위상 간의 전환 시간을 더 짧게 만든다.
본 발명에 따른 전기 디바이스에서, Te는 공지의 전기 디바이스에서 보다 더 작은 량이 이용된다. 이것은 위상 변경 물질이 덜 반응하도록 하여, 전기 디바이스의 안정성을 개선하는 이점을 갖는다. 특히, 위상 변경 물질과 이것에 연결되어 있는 도전체의 경계에서의 반응이 줄어든다. 또한, 본 발명에 따른 전기 디바이스의 위상 변경 물질은 감소된 Te 분량 덕분에 비교적 낮은 증기압을 갖고, 따라서 더 높은 처리 온도를 인가할 수 있다. 바람직하게는 위상 변경 물질이 사실상 Te를 포함하지 않는 것이다.
바람직하게는, 하나 이상의 성분 M이 Ge 및/또는 Ga를 포함하는 것이다. Ge 및/또는 Ga를 포함하는 위상 변경 물질을 갖는 전기 디바이스는 결정화 온도가 비교적 높으므로 비결정 위상이 비교적 고온에 도달해도 안정하다는 이점을 갖는다. 결정화 온도와 그로 인한 비결정 위상의 안정성은 Ge 및/또는 Ga 농도를 증가시킬수록 증가한다. 바람직하게는, 위상 변경 물질이 Ge 및/또는 Ga를 총 5~35 원자퍼센트 사이의 농도로 포함하는 것으로, 더 바람직하게는 15~25 원자퍼센트 사이를 포함하는 것이다. 위상 변경 물질이 Ge를 30 원자퍼센트 미만으로 포함하는 것이 바람직할 때도 종종 있는데, 그 이유는, 그렇지 않을 경우에 결정화 온도와 용융 온도가 너무 높아서 비결정 위상을 결정 위상으로 천이하거나 그 반대로 만드는데 비교적 큰 에너지가 요구되기 때문이다. 결정화 속도는 Ge 및 Ga의 총 농도를 증가시킬 때 감소한다. 이러한 결정화 속도의 Ge 및/또는 Ga 농도 의존성은 결정화 속도를 조정하는데 이용될 수 있을 것이다.
더 나아가, 위상 변경 물질이 35 원자퍼센트 미만의 Ga를 포함하는 것도 바람직한데, 더 높은 Ga 농도에서는 비결정 위상과 결정 위상의 전기 저항의 차이가 비교적 작아서, 저항 측정시 오류를 줄일 수 있기 때문이다. 바람직하게는, 위상 변경 물질이 25 원자퍼센트 미만의 Ga를 포함하는 것이다.
일 실시예에서, 위상 변경 물질은 In 및/또는 Sn을 포함한다. 바람직하게는, 위상 변경 물질이 총 5~30 원자퍼센트 범위의 농도로 In 및/또는 Sn를 포함하는 것이다. In 및/또는 Sn를 포함하는 위상 변경 물질은 비교적 높은 결정화 속도와 비교적 낮은 용융 온도를 갖는데, 이것은 제 1 위상에서 제 2 위상으로 천이를 일으키는데 비교적 작은 에너지가 필요함을 의미한다. 위상 변경 물질이 총 15~25 원자퍼센트의 In 및/또는 Sn을 포함하는 것이 유리할 때가 종종 있다. 바람직하게는, 위상 변경 물질이 이들 물질을 약 20 원자퍼센트를 포함하는 것이다.
위상 변경 물질이 총 20 원자퍼센트 이상의 Ge 및/또는 Ga를 포함할 때, 위상 변경 물질은 In 및 Sn 중에 선택된 하나 이상의 성분을 30 원자퍼센트 미만의 농도로 더 포함하는 것이 바람직하다. 이 실시예에 따른 전기 디바이스는 Ge 및/또는 Ga의 존재 덕분에 비결정 위상과 관련해 비교적 높은 안정성을 갖고, In과 Sn 중에서 선택된 하나 이상의 성분의 존재 덕분에 비교적 낮은 용융 온도를 갖는다.
이 실시예의 변형예에서는, 위상 변경 물질이 분자식 SbaTebX100-(a+b)의 합성물인데, 이 때 a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내며, X는 Ge, In, Ag, Ga, Zn, Sn 중에서 선택된 하나 이상의 성분이다. 후자의 성분을 추가하는 것은 위상 변경 물질이 비교적 높은 결정화 속도를 갖게 하는 이점이 있다. 선택 사양으로서, 위상 변경 물질이 비교적 작은 량의 예컨대 5 원자퍼센트 미만의 다른 성분 예컨대 As, S, Se를 포함할 수도 있는데, 이것은 결정화와 전기 항복 작용을 크게 변화시키지 않는다.
성분 X가 Ge를 포함하는 것이 유리하다. Ge를 포함하는 위상 변경 물질을 갖는 전기 디바이스는 결정화 온도가 비교적 높아서 비결정 위상이 비교적 높은 온도까지 안정하다는 이점을 갖는다.
일 실시예로서, 위상 변경 물질이 10 원자퍼센트 이상이면서 22 원자퍼센트 미만인 Ge를 포함하는 경우가 있다. 이 경우에는 위상 변경 물질의 결정화 온도가 180~250℃이다. 결정화 온도가 180℃ 미만이면, 비결정 위상의 안정도는 불충분할 수 있는데, 특히 전기 디바이스가 비교적 높은 온도로 처리될 때 불충분할 수 있다. 결정화 온도가 200℃ 이상 예컨대 250℃이면, 비결정 위상에서 결정 위상으로 위상 천이하는데 비교적 높은 전환 전력이 요구된다.
만약 제 1 접촉 영역이 제 2 접촉 영역보다 작거나 같되, 제 1 접촉 영역이 특성 디멘젼(characteristic dimension) d(nm 단위임)를 가지며, 6a/b가 d보다 더 작다면, 이것도 바람직하다. 본 발명의 이 실시예는 다음의 견지에 기초하는데, 다시 말해서, 위상 변경 물질이 결정화 온도 이하의 온도로 냉각되는 시간을 냉각 시간이라 하고, 비결정 위상이 결정 위상으로 다시 천이하는데 걸리는 시간을 결정화 시간이라고 한다면, 결정 위상에서 비결정 위상으로 위상 천이를 수행하기 위해서는 냉각 시간이 결정화 시간보다 더 짧아야 하는 것이다. 이 조건이 만족되지 않으면, 용융된 비결정 물질이 냉각 동안에 다시 재결정화됨으로써 가열 전과 동일한 위상을 초래하여, 결정 위상에서 비결정 위상으로의 위상 천이가 불가능하다.
본 발명에 따른 전기 디바이스의 위상 변경 물질의 경우, 결정화는 비결정 위상과 결정 위상의 경계에서 시작된다. 그러므로, 결정화 시간은 비결정 부피를 결정화 속도로 나눈 특성 디멘젼으로 주어진다. 여기에서 특성 디멘젼은 위상 천이의 시작시의 비결정 위상과 결정 위상 사이의 경계면과 마지막 결정화된 지점 사이의 가장 긴 거리이다. 이 디멘젼은 제 1 접촉 영역이 제 2 접촉 영역보다 크지 않다면 제 1 접촉 영역의 특성 디멘젼으로 어림되어질 수 있다.
본 발명자는 시뮬레이션을 통해 냉각 시간을 결정하고, 실험을 통해 위상 변경 물질의 합셩물의 함수로서 결정화 속도를 결정했다. 전술한 기준으로 조합된 측정과 시뮬레이션의 결과를 이용하여, 비결정 위상의 냉각 동안에 전면적인 재결정화를 막기 위해서는 6a/b가 d(nm 단위임)보다 더 작아야 함은 증명할 수 있다.
어떤 경우에는, 비결정 위상 변경 부피의 특성 디멘젼이 제 1 접촉 영역을 초과하는데, 이 때 비결정 위상은 제 1 접촉 영역의 크기의 거의 두 배이다. 그러면 필요조건이 d보다 더 작은 3a/b로 완화될 수 있다. 이 경우, 표면 영역보다 두 배 더 작은 제 1 접촉 영역이 이용될 수 있다.
일 실시예에서, 저항기의 위상 변경 물질은 결정 구조를 갖는 결정화 층과 직접 접촉할 수 있다. 이런 결정화 층은 비결정 위상인 부피가 위상 변경 물질과는 다른 물질에 집적 접촉하는 표면 영역을 갖는 상황에서 유리하다. 비결정 위상에서 결정 위상으로 위상 천이를 수행할 때, 본 발명에 따른 전기 디바이스의 위상 변경 물질은 결정 위상과 비결정 위상 사이의 경계면에서부터 성장을 시작한다. 그러므로, 위상 변경 물질과는 다른 물질과 직접 접촉하는 표면 영역에서는 결정화가 지연되어, 비교적 오랜 결정화 시간이 걸리게 된다. 결정 구조를 갖는 결정화 층을 도입함으로써, 표면 영역에서의 결정 성장이 촉진될 수 있다. 결정화 층의 결정 구조가 위상 변경 물질의 것과 유사한 것이 바람직하다.
결정화 층은 100nm 보다 작은 두께를 갖는 것이 유리하다. 결정화 층은 특히 그 결정 구조로 인해 잠재적인 방열판(heat sink)이다. 위상 천이를 조장하기 위해 가열하는 동안에 위상 변경 물질의 외부로 그 열이 유출하는 것을 제한하기 위해 결정화 층은 비교적 얇아야 한다. 100nm를 초과하는 두께를 갖는 결정화 층은 위상 변경 물질의 외부로 비교적 많은 열이 유출되게 한다. 결정화 층의 두께는 50nm 미만인 것이 바람직하다.
결정화 층이 제 1 접촉 영역과 집적 접촉하고/하거나 제 2 접촉 영역과 직접 접촉하는 것이 바람직한데, 그 이유는 위상 변경 물질이 종종 제 1 접촉 영역 및/또는 제 2 접촉 영역의 부근에서 비결정이기 때문이다. 흔히 결정화 층이 전기적으로 도전성이고, 제 1 접촉 영역과 제 2 접촉 영역을 전기적으로 연결하는 것이 바람직하기도 하다. 이 경우에는, 결정화 층이 위상 변경 물질과 병렬로 정렬된 전기적 바이패스(electrical bypass)를 구성한다. 그러면 결정화 층은 제 1 위상에서 제 2 위상으로의 천이를 조장하기 위해 위상 변경 물질을 간접적으로 가열하는데 이용될 수 있는 전류를 도전시킬 수 있다.
바람직하게, 결정화 층의 용융 온도는 위상 변경 물질의 용융 온도보다 더 높다. 바람직하게는 결정화 층이 화학적으로 비교적 안정하여, 결정화 층의 물질이 위상 변경 물질과 섞이는 기회를 줄여주는 것이 좋다.
결정화 층은 하나의 전기 디바이스내에 다수의 비트가 기억되는 경우에 특히 유리하다. 이 경우, 위상 천이가 진행중인 위상 변경 물질의 부피에 의해 어떤 비트가 기억될지 결정된다. 가끔씩 제 1 접촉 영역 및/또는 제 2 접촉 영역을 넘어서 위상 천이가 진행되는 부피를 이용하는 것이 편리하다. 특히 이 경우에는 결정화 층이 유익하다.
본 발명에 따른 전기 디바이스의 일 실시예에서, 제 1 도전체, 제 2 도전체, 저항기 및 층은 메모리 소자를 구성하고, 몸체는 개별 메모리 소자와 개별 선택 디바이스를 각기 구비하는 메모리 셀들의 어레이와, 선택 라인의 그리드를 포함하되, 각 메모리 셀은 개별 선택 디바이스에 연결된 개별 선택 라인을 통해 개별적으로 접근 가능하다.
이러한 전기 디바이스는 비휘발성이면서 전기적으로 기입이 가능하고 전기적으로 판독도 가능하며 전기적으로 소거도 가능한 메모리로서 이용될 수 있다. 각 메모리 셀이 선택 디바이스를 포함하므로, 개별 메모리 소자는 판독의 경우에는 전기 저항의 값을 측정하기 위해, 그리고 기입과 소거의 경우에는 제 1 위상에서 제 2 위상으로 천이를 유도하기 위해 편리하게 선택될 수 있다.
본 발명의 메모리 소자는 메모리 어레이를 형성하기 위해 전기적으로 선택 디바이스와 선택 라인에 접속될 수도 있다. 선택 디바이스는 각각의 이산적인 메모리 셀이 어레이의 인접한 혹은 원거리의 메모리 셀들에 기억된 정보와 인터페이싱없이 판독 및 기입될 수 있게 한다. 전반적으로 본 발명은 어떤 특정한 유형의 선택 디바이스를 이용하는 것에 제한을 받지 않는다. 선택 디바이스의 예로서, WO-A97/07550에 공지된 것같은 FET, BJT 및 다이오드를 들 수 있다. FET의 예로서, WO-A00/39028에 공지된 것같은 JFET와 MOSFET를 들 수 있다. MOSFET의 예는 NMOS와 PMOS 트랜지스터를 들 수 있다. 더 나아가, NMOS와 PMOS는 CMOS 기술과 관련하여 동일한 칩상에 형성될 수도 있다.
보통 이런 유형의 전기 디바이스는 될 수 있는대로 소형(compact)인데, 이것은 인접 저항기 사이의 상호 거리가 작음을 의미한다. 본 발명에 따라 유전 물질을 포함하는 이러한 전기 디바이스에서는 혼신이 감소된다.
일 실시예에서, 선택 디바이스는 소스 영역, 드레인 영역 및 게이트 영역을 구비하는 MOSFET를 포함하고, 선택 라인의 그리드는 정수인 N개의 제 1 선택 라인과, 정수인 M개의 제 2 선택 라인과, 출력 라인을 포함하되, 이 때 각 메모리 소자의 제 1 도전체는 그에 대응하는 MOSFET의 소스 영역과 드레인 영역으로부터 선택된 제 1 영역에 전기적으로 연결되고, 각 메모리 소자의 제 2 도전체는 출력 라인에 전기적으로 연결되며, 소스 영역과 드레인 영역으로부터 선택되며 제 1 영역으로부터 자유로운 대응하는 MOSFET의 제 2 영역은 N개의 제 1 선택 라인중 하나에 전기적으로 연결되고, 게이트 영역은 M개의 제 2 선택 라인중 하나에 전기적으로 연결된다.
이런 유형의 디바이스에서 저항기는 선택 디바이스와 간편하게 집적될 수 있다.
도 1에 도시된 전기 디바이스(1)는 단일 결정 p형 도핑된 실리콘 반도체 웨이퍼를 포함할 수 있는 기판(10)을 구비하는 몸체(2)를 갖는다. 기판(10)의 주요 표면상에는 저항기(7)가 실리콘 이산화물같은 유전체(13)내에 매립된다. 저항기(7)는 제 1 위상과 제 2 위상 간에 변경 가능한 위상 변경 물질을 포함한다. 전기 디바이스(1)의 위상 변경 물질은 고속 성장 물질인데, 바람직하게는 적어도 1m/s의 결정화 속도를 갖는다. 일 실시예에서, 위상 변경 물질은 분자식 Sb1-cMc의 합성물인데, 이 때 0.05≤c≤0.61을 만족하며, M은 Ge, In, Ag, Te, Zn, Sn의 그룹중에서 선택된 하나 이상의 성분이다. 바람직하게는 0.05≤c≤0.5를 만족한다. 더욱 바람직하게는 c가 0.10≤c≤0.5를 만족한다. 유리한 위상 변경 물질의 그룹은 GE와 Ga 이외의 하나 이상의 성분 M을 총 25 원자퍼센트 미만의 농도로 갖고/갖거나 총 30 원자퍼센트 미만의 Ge 및/또는 Ga를 포함한다. 20 원자퍼센트 이상의 Ge 및 Ga를 포함하고 In과 Sn중에 선택된 하나 이상의 성분을 총 5~20 원자퍼센트내의 농도로 포함하는 위상 변경 물질은 비교적 빠른 결정화 속도를 갖는 동시에 비교적 높은 비결정 위상의 안정성을 갖는다.
다른 실시예에서, 위상 변경 물질은 분자식 SbaTebX100-(a+b)의 합성물인데, 이 때 a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내며, X는 Ge, In, Ag, Ga, Zn 중에서 선택된 하나 이상의 성분이다. 위상 변경 물질은 Sb72Te20Ge8일 수도 있는데, 위상 변경 물질의 전술한 범주의 다른 실시예는 다음에 설명될 것이다. 저항기(7)는 제 1 접촉 영역(5)과 제 2 접촉 영역(6)의 표면과 이 두 접촉 영역 사이의 전기 저항 R을 구비한다. 전기 저항은 위상 변경 물질이 제 1 위상일 때 제 1 값을 갖고, 제 2 위상일 때는 제 2 값을 갖는다. 위상 변경 물질은 Japanese Jounal of Applied Physics, 2001년판, 제 40권, 1592-1597페이지에 H.J.Borg 등에 의한 논문 "Phase-change media for high-numerical-aperture and blue-wavelength recording"에 설명된 것처럼 스퍼터링에 의해 증착될 수 있다.
몸체(2)는 또한 전기적으로 제 1 접촉 영역(5)에 연결된 예컨대 티타늄 디실리사이드(TiSi2)의 제 1 도전체(3)와, 전기적으로 제 2 접촉 영역(6)에 연결된 티타늄 질화물(TiN)의 제 2 도전체(4)를 포함한다. 제 1 도전체(3)와 제 도전체(4)는 각기 금속 라인(8, 9)에 연결된다. 금속 라인(8, 9)은 텅스텐을 포함하며, 각기 접촉 패드(12, 11)를 가져서, 위상 변경 물질의 가열을 위해 1 도전체(3)와 제 2 도전체(4), 그리고 저항기(7)를 통한 전류의 도전을 허용함으로써 제 1 위상에서 제 2 위상으로 천이가 가능하도록 한다. 제 1 접촉 영역(5)과 제 2 접촉 영역(6)의 경계면의 양호한 안정성을 위해서는, 위상 변경 물질이 사실상 Te를 포함하지 않는 것이 바람직하다.
전기 디바이스(1)의 전환 동작을 특성화하기 위해, 전압 U이 접촉 패드(11, 12) 사이에 인가되었고, 이 전압 때문에 흐르는 전류 I가 측정되었다. 이 측정의 전형적인 결과가 도 2a와 도 2b에 도시되어 있는데, 여기에서 실선과 점선은 각기 전압 U와 전류 I를 표시한다.
도 2a의 측정의 경우, 저항기(7)는 초기에 t=0에서 비결정 위상이었다. t=50ns에서 약 0.15V의 제 1 전압 펄스가 인가되었는데, 이 전압 펄스 동안에는 어떠한 전류 I도 유발하지 않았다. 이것은 저항기(7)의 위상 변경 물질이 실제로 높은 저항성 비결정 상태임을 증명한다. t=200ns에서 약 0.5V의 제 2 전압 펄스가 인가되었는데, 이것은 이 전압 펄스의 인가 동안에 300㎂의 전류 I를 초래했다. 여기에서, 공급된 전압은 항복 전압보다 더 컸었고, 그러므로 상당한 전류가 검출된다. t=370ns에서 사실상 제 1 전압 펄스와 동일한 제 3 전압 펄스가 인가되었고, 이것은 약 80㎂의 감지 가능한 전류 I를 초래했다. 이것은 위상 변경 물질이 제 3 전압 펄스 동안에 더 낮은 저항을 갖는 보다 더 결정 위상임을 보여준다. 제 2 전압 펄스 동안에 저항기(7)를 통해 도전된 전류는 위상 변경 물질을 가열하기에 충분하였고, 비결정 위상에서 결정 위상으로 천이를 촉진시킨다.
도 2b의 측정과 관련하여, 저항기(7)는 초기에 t=0에서 결정 위상이었다. t=50ns에서 제 1 전압 펄스와 사실상 동일한 제 4 전압 펄스가 인가되었고, 이것은 약 80㎂의 감지 가능한 전류 I를 유발했다. 이것은 위상 변경 물질이 제 3 전압 펄스때의 상황과 유사하게 더 낮은 저항을 갖는 보다 더 결정 위상임을 보여준다. t=200ns에서 약 0.8V의 제 5 전압 펄스가 인가되었고, 이 전압 펄스 동안에 700㎂의 전류 I를 유발했다. 여기에서 인가된 전압은 결정 위상을 용융시키기에 충분할 만큼 컸고, 용융된 비결정 위상의 냉각은 위상 변경 물질을 비결정 위상으로 얼리기에 충분할 정도로 고속으로 발생한다. 그 결과, 제 1 전압 펄스와 사실상 동일한 제 6 전압 펄스가 t=370ns에서 제공되어도, 더 이상 감지 가능한 전류 I가 유발되지 않는다.
전압 펄스 각각은 10ns의 지속시간을 갖는다. 도 2a와 도 2b의 결과는 본 발명에 따른 전기 디바이스(1)가 최대 10ns의 전환 시간으로 비결정 위상에서 결정 위상으로, 그리고 결정 위상에서 비결정 위상으로 전환될 수 있음을 보여주는데, 이 전환 시간은 공지의 전기 디바이스의 것보다 대략 3 내지 5배 더 빠른 것이다.
본 발명에 따른 전기 디바이스(1)의 전기 항복 동작과 공지의 전기 디바이스의 전기 항복 동작은 도 3에 비교된다. 이 두 디바이스의 경우, 전류 I는 인가된 전압 U의 함수로서 측정된다. 측정 시작시, 위상 변경 물질은 비결정 위상이었다. 0.1V의 전압이 디바이스에 인가되었고, 이것은 작은 전류 I를 초래했다. 그 후에 전압이 증가되었고, 각 전압에 대해 그에 대응하는 전류가 측정되었다.
본 발명에 따른 전기 디바이스(1)에서는, 항복이 대략 Ubd=0.45V에서 발생되어 사실상 전류 I를 증가시키기 시작했다. 공지의 전기 디바이스에서는, 항복이 대략 Ubd=0.6V에서 발생되었다. 그 이후의 전압 증가는 선형적으로 증가하는 전류 I를 초래한다. 항복 전압 Ubd보다 더 큰 전압 U에 대한 대응하는 미분 저항은 Rbd로 표시된다. 도 3에 도시된 결과는 본 발명에 따른 전기 디바이스(1)가 공지의 전기 디바이스보다 더 작은 항복 전압을 가짐을 설명한다.
위상 변경 물질이 분자식 SbaTebX100-(a+b)의 합성물이고, 이 때 a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내며, X는 Ge, In, Ag, Ga, Zn 중에서 선택된 하나 이상의 성분이라면, 전기 디바이스(1)에 이용되는 위상 변경 물질의 결정화 속도는 도 4에 도시된 것처럼 Sb/Te 비율을 변화시킴으로써 조정될 수 있다. 결정화 속도는 1m/s이거나 더 높고, Sb의 량이 Te의 량에 대해 증가될 경우 이 결정화 속도는 선형적으로 증가한다. 본 발명에 따른 전기 디바이스(10)의 위상 변경 물질은 1보다 크고 8보다 작은 Sb/Te 비율로 Sb와 Te를 포함한다. 바람직하게는, 이 비율이 4 미만인 것인데, 그 이유는 더 큰 비율일 경우에 결정화 속도가 약 4.5m/s를 넘기 때문이다. 많은 경우에, 위상 변경 물질은 결정화 온도 이하로 냉각되기 전에 결정화하므로 비결정 위상을 얻는 것이 불가능하다. 위상 변경 물질은 또한 Ge, In, Ag, Zn중에서 선택된 성분 X를 4 내지 22 원자퍼센트 포함한다. 성분 X는 이들 성분들의 하나 이상을 포함할 수도 있다. 위상 변경 물질에 대한 이런 유형의 예는 표 1에 제공되어 있다. 위상 변경 물질의 결정화 속도는 1m/s를 넘고, 성분 X의 선택과 그 농도에 무관하게 Sb/Te 비율이 증가할수록 증가한다.
표 1: 분자식 SbaTebX100-(a+b)의 합성물인 위상 변경 물질의 예들로서, a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내며, X는 Ge, In, Ag, Ga, Zn 중에서 선택된 하나 이상의 성분이다. Ge, In, Ag 및 Ga는 위상 변화 물질에 포함된 이들 성분의 원자퍼센트를 나타내고, Sb/Te는 Sb와 Te의 원자퍼센트의 비율을 나타낸다.
위상 변경 물질이 분자식 Sb1-cMc의 합성물로서, c는 0.05≤c≤0.61을 만족하고, M은 Ge를 포함할 경우, 전기 디바이스(1)에 이용되는 위상 변경 물질의 결정화 속도는 도 5에 도시된 것처럼 Ge 함량을 변화시킴으로써 조정될 수 있다.
분자식 Sb1-cMc의 합성물인 위상 변경 물질로서, 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Te, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분인 위상 변경 물질은 표 2에 도시된 결정화 온도를 갖는데, 이것은 전형적으로 GeTe-Sb2Te3 타이 라인(tie-line) 근처의 합성물의 결정화 온도보다 더 높은 50-100℃이다.
이 물질의 추가의 이점은 결정화 온도가 비교적 높고 결정 위상의 시트 저항이 400℃까지는 온도와 사실상 무관하다는 것이다.
표 2: 위상 변경 물질의 다양한 합성물들의 결정화 온도
분자식 Sb1-cMc의 합성물인 위상 변경 물질로서, 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Te, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분인 위상 변경 물질은 Sb85Ga15와 Sb85Ge15에 대해 각기 도 6a와 도 6b에 도시된 시트 저항 R을 갖는데, 이것은 결정화시에 적어도 두 등급의 크기 변화가 있다.
표 3: 분자식 Sb1-cMc의 합성물인 위상 변경 물질의 예들로서, 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분이다.
도 7에 도시된 다른 실시예에서, 전기 디바이스(100)는 도 1의 기판(10)과 유사한 반도체 기판(102)을 포함하는 몸체(101)에 형성된다. 이것은 N×M 메모리 셀 어레이를 포함하는데, 이 어레이는 WO-A 00/57498호에 공지된 것과 동일하며, 특히 이 특허 출원의 도 4를 참조하라. 여기에서 N과 M은 정수이다. 각각의 메모리 셀은 개별 메모리 소자(103)와 개별 선택 디바이스(104)를 포함한다. 도 7에 도시된 실시예에서, 각각의 메모리 셀은 두 개의 독립적인 메모리 소자(103A, 103B)를 포함한다. 제 1 도전체(130A), 제 2 도전체(270A), 저항기(250) 및 층(127A, 128)은 메모리 소자(103A)를 구성하고, 제 1 도전체(130B), 제 2 도전체(270B), 저항기(250) 및 층(127B, 128)은 메모리 소자(103B)를 구성한다. 다시 말해서, 메모리 소자(103a, 103B)는 동일한 저항기(250)과 동일한 층(128)을 공유한다. 다른 실시예에서는, 도시하지 않았지만, 층(128)이 생략되고, 층(250)이 층(260)과 직접 접촉한다. 또다른 실시예에서는, 마찬가지로 도시하지 않았지만, 층(127A 및/또는 127B)이 생략된다.
저항기(250)는 전술한 위상 변경 물질들중 하나를 포함한다. 이것은 제 1 접촉 영역(132A, 132B) 및 제 2 접촉 영역(272A, 272B)에 대한 표면을 갖는다. 메모리 소자(103A)의 일부로서, 저항기(250)는 제 1 접촉 영역(132A)과 제 2 접촉 영역(272A) 사이에 전기 저항을 갖는데, 이것은 위상 변경 물질이 제 1 위상에 있을 때는 제 1 값을 갖고, 위상 변경 물질이 제 2 위상에 있을 때는 제 2 값을 갖는다. 메모리 소자(103B)의 일부로서, 저항기(250)는 제 1 접촉 영역(132B)과 제 2 접촉 영역(272B) 사이에 전기 저항을 갖는데, 이것은 위상 변경 물질이 제 1 위상에 있을 때는 제 1 값을 갖고, 위상 변경 물질이 제 2 위상에 있을 때는 제 2 값을 갖는다.
접촉 영역(132A, 132B)은 각기 제 2 접촉 영역(272A, 272B)보다 더 작거나 같다. 제 1 접촉 영역(132A, 132B)은 각각 특성 디멘젼 d를 갖는다. 일 실시예에서, Sb와 Te의 원자퍼센트 a 및 b는 d/3보다 더 작고, d는 nm 단위이다. 소정의 비율 a/b의 경우, 이것은 제 1 접촉 영역(132)의 최소 특성 디멘젼이 dmin,1=6a/b 이고, 이 때 d는 nm단위이다. a/b의 다양한 비율에 대한 전형적인 dmin,1의 값은 표 4에 제공된다.
비결정 부피가 제 1 접촉 영역을 넘어 뻗어있을 때, 제 1 접촉 영역(132)의 최소 특성 디멘젼은 대략 dmin,2=3a/b 로 완화될 수 있고, 여기에서 d는 nm 단위이다. 전형적인 값들은 표 4에 도시되어 있다.
표 4: 전기 디바이스(1)의 최소 특성 디멘젼으로, 위상 변경 물질은 제 1 접촉 영역(132)을 넘지 않으며, 접촉 영역의 특성 디멘젼의 대략 두 배까지 뻗어 있다. 첫 번째 경우에 최소 허용 가능한 특성 디멘젼은 dmin,1이고, 후자는 dmin,2이다.
제 1 도전체(130A, 130B)는 전기적으로 제 1 접촉 영역(132A, 132B)과 각기 연결된다. 제 2 도전체(270A, 270B)는 제 2 접촉 영역(272A, 272B)와 각기 전기적으로 연결된다. 제 1 도전체(130A), 제 2 도전체(270A), 저항기(250)는 위상 변경 물질이 제 1 위상에서 제 2 위상으로 천이하도록 위상 변이 물질을 가열하는 전류를 도전할 수 있고, 그 결과 제 1 메모리 소자(103A)의 전기 저항을 변경시킨다. 유사하게, 제 1 도전체(130B), 제 2 도전체(270B), 저항기(250)는 위상 변경 물질이 제 1 위상에서 제 2 위상으로 천이하도록 위상 변이 물질을 가열하는 전류를 도전할 수 있고, 그 결과 제 2 메모리 소자(103B)의 전기 저항을 변경시킨다.
도 7의 실시예에 도시된 것처럼, 유전 물질층(260)은 저항기(250)와 출력 라인(271) 사이에 전기적 절연을 제공하여, 저항기(250)가 제 2 도전체(270A, 270B)를 통해서만 출력 라인(271)에 접속하게 된다. BPSG(borophosphosilicate glass)를 포함할 수도 있는 절연층(180)은 전기 디바이스(100)의 최상부에 증착된다.
WO-A 00/57498호로부터 공지된 전기 디바이스와 유사하게, 제 1 도전체(130A, 130B)는 도전성 측벽 스페이서로서, 도전성 스페이서라고도 불리우며, 절연 영역(126)의 측벽 표면(126S)을 따라 형성된다. 저항기(250)와 제 1 도전체(130A, 130B) 사이의 접촉 영역은 각기 제 1 접촉 영역(132A, 132B)이다. 그러므로, 저항기(250)와 제 1 도전체(130A, 130B) 사이의 전기적 결합은 각기 제 1 도전체(132A, 132B)의 전체 혹은 일부분을 통한다. 제 1 도전체(130A, 130B)의 나머지는 절연층(126, 140)에 의해 저항기(250)로부터 전기적으로 절연된다.
선택적으로, 제 1 도전체(130A 및/또는 130B)는 WO-A 00/57498로부터 공지되는 바와 같이 비아 홀(via hole)의 측벽 표면 혹은 표면상에 하나 이상의 접촉층을 정합적으로 증착함으로써 도전성 측벽 스페이서로서 형성될 수도 있다. 비아 홀은 원형, 정사각형, 직사각형, 혹은 비규칙적인 모양들이 될 수 있다. 도전성 측벽 스페이서는 또한 필러(pillar)나 메사(mesa)의 측벽 표면상에 하나 이상의 접촉층을 정합적으로 증착함으로서 형성될 수도 있다. 비아내의 나머지 공간은 유전 물질의 층으로 채워진다.
도 7에 도시된 전기 디바이스(100)에서, 저항기(250)의 위상 변경 물질은 각각 결정 구조인 결정화 층(127A, 127B, 128)과 직접 접촉한다. 결정화 층은 결정 구조를 갖는다. 이것은 도전체, 반도체 혹은 절연체일 수 있다. 이것은 예컨대 PbTe, Ag2Te, CrTePb, Ge 및 Si를 포함할 수도 있다. 이것은 2-100nm의 두께를 갖는다. 결정화 층(127A, 127B)은 각각 제 1 접촉영역(132A, 132B)과 직접 접촉한다. 결정화 층(128)은 제 2 접촉 영역(72A, 272B)과 직접 접촉한다. 결정화 층(127B)은 전기적으로 도전성이고, 제 1 접촉 영역(132B)와 제 2 접촉 영역(272B)를 전기적으로 연결한다. 결정화 층(127B)은 위상 변경 물질과 병렬로 정렬된 전기적 바이패스를 구성한다.
몸체(101)는 N개의 제 1 선택 라인(190), M개의 제 2 선택 라인(120) 및 출력 라인(271)을 포함하는 선택 라인들의 그리드를 포함하고, 이로써 각각의 메모리 셀은 개별 선택 디바이스(104)에 연결된 개별 선택 라인(120, 190)을 통해 개별적으로 접근 가능하다. 전기 디바이스(100)의 메모리 소자(103A, 103B)의 각각은 MOSFET인, 더 구체적으로 말하면 NMOS 트랜지스터인 선택 디바이스(104)에 전기적으로 접속된다. MOSFET는 n형 도핑된 소스 영역(110), n형 도핑된 드레인 영역(112), 게이트 영역(118)을 구비한다. 소스 영역(110)과 드레인 영역(112)은 한 부분 이상의 n형 도핑된 물질을 포함할 수 있는데, 다시 말해서 저농도 도핑된 n-부분과 고농도 도핑된 n+ 부분을 포함할 수 있다
n형 도핑된 소스 영역(110)과 드레인 영역(112)은 채널 영역(114)에 의해 분리된다. 채널 영역(114) 위에 형성된 게이트 영역(118)은 소스 영역(110)에서 드레인 영역(112)으로의 전류 흐름을 채널 영역(114)을 통해 제어한다. 게이트 영역(118)은 폴리실리콘 층으로 이루어지는 것이 바람직하다. 게이트 영역(118)은 절연 영역(116)에 의해 채널 영역(114)으로부터 분리된다.
채널 차단 영역(113)은 n형 도핑된 드레인 영역(112)에 형성되어, 개별 NMOS 트랜지스터마다 두 개의 이웃하는 전기적으로 절연된 드레인 영역(112)을 생성한다. 일반적으로, 채널 차단 영역(113)은 소스와 드레인 영역(110, 112)과는 반대인 도전 유형을 갖는다. 도시된 NMOS 실시예에서는, 채널 차단 영역(113)이 p형 도핑된 실리콘으로 이루어진다.
텅스텐 실리사이드의 층을 포함하는 것이 바람직한 선택 라인(120)은 게이트 영역(118) 위에 형성된다. 선택 라인(120)은 전기 신호를 게이트 영역(118)에 전달하는데 이용된다. 선택 라인(120) 위에는 절연 영역(122)이 형성되는데, 이 영역은 선택 라인(120)을 전기 디바이스(100)의 이웃하는 영역들로부터 전기적으로 절연시킨다. 적층(116, 118, 120)은 게이트 스택으로 통칭된다. 절연 영역(126)은 게이트 스택의 측벽 표면에 형성된다.
선택 라인(190)은 상부 절연 영역(180)의 최상부에 형성된다. 선택 라인(190)은 알루미늄이나 구리같은 도전성 물질로 형성될 수 있다. 텅스텐 플러그(144)는 선택 라인(190)을 드레인 영역(180)에 전기적으로 연결한다. 도 2에 도시된 특별한 실시예에서, 두 개의 NMOS 트랜지스터가 텅스텐 플러그(144)의 각각을 공유함을 유의하자. 기판(102)과 도전성 측벽 스페이서(130a, 130B) 사이의 도전성과 함께 기판(102)과 도전성 플러그(144) 사이의 도전성까지 개선시키기 위해 티타늄 실리사이드 층(도시 안됨)이 실리콘 기판의 표면상에 형성될 수도 있다. 도전성 플러그(144)는 절연층(126)에 의해 게이트 스택으로부터 전기적으로 절연된다.
메모리 소자(103A, 103B)의 제 1 도전체(130A, 130B)는 대응하는 MOSFET의 소스 영역(110)과 드레인 영역(112)으로부터 선택된 제 1 영역에 각기 전기적으로 연결된다. 도 2의 실시예에서, 제 1 영역은 드레인 영역(112)이다. 각 메모리 소자(103A, 103B)의 제 2 도전체(270)는 이 제 2 도전체(270)와 동일한 물질을 포함할 수 있는 출력 라인(271)에 전기적으로 연결된다. 대응하는 MOSFET 트랜지스터에서 소스 영역(110)과 드레인 영역(112)으로부터 선택된 제 2 영역으로서, 제 1 영역과는 접촉하지 않는 제 2 영역이 N개의 제 1 선택 라인(190)중 하나와 전기적으로 연결된다. 게이트 영역(116)은 M개의 제 2 선택 라인(120)중 하나와 전기적으로 연결된다.
대체 가능한 실시예에서, 전기 디바이스는 WO-A1-02/09206호의 임의의 도면에 도시된 구조 또는 WO-A1-02/09206호의 설명에 개시된 것과 같은 구조를 갖는다.
본 발명에 따른 전기 디바이스는, 데이터를 처리하는 프로세서로서 정보를 기억하기 위해 메모리가 접속되어 있는 프로세서를 포함하는 전기 장치, 예컨대 컴퓨터, 텔레비젼 수상기, 혹은 이동 전화기 등에 유리하게 이용된다. 이런 전기 장치는 또한 출력 단말기에 접속되는 디스플레이도 포함한다.
요약하자면, 전기 디바이스(1, 100)는 제 1 위상과 제 2 위상 간에 변경 가능한 위상 변경 물질을 포함하는 저항기(7, 250)를 갖는 몸체(2, 101)를 구비한다. 저항기(7, 250)는 위상 변경 물질이 제 1 위상이냐 제 2 위상이냐에 따라 정해지는 전기 저항을 갖는다. 저항기(7, 250)는 제 1 위상에서 제 2 위상으로 천이를 가능하게 하는 전류를 도전할 수 있다. 위상 변경 물질은 고속 성장 물질로서, 분자식 Sb1-cMc의 합성물이되, 이때 c는 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Te, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분인 Sb1-cMc의 합성물이거나, 혹은 분자식 SbaTebX100-(a+b)의 합성물이되, 이 때 a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내고, X는 Ge, In, Ag, Ga 및 Zn중에서 선택된 하나 이상의 성분인 SbaTebX100-(a+b)의 합성물일 수도 있다.
전술한 실시예들은 본 발명을 제한하는 것이 아니라 예시하는 것이며, 당업자라면, 첨부된 특허청구범위의 범주를 벗어나지 않으면서 많은 대체 실시예를 설계할 수 있을 것이다. 특허청구범위에서, 괄호안에 병기한 모든 참조 부호가 청구항을 제한하는 것으로 해석되어서는 안될 것이다. 그리고 "포함한다"라는 말은 청구항에 적힌 것 이외의 요소나 단계의 존재를 배제하는 것이 아니다. 청구항에 요소들이 단수처럼 적혀있더라도 이런 요소들이 다수 개 있을 수도 있음을 배제하려는 것은 아니다.

Claims (16)

  1. 제 1 위상과 제 2 위상 간에 변경 가능한 고속 성장 물질인 위상 변경 물질(phase change material)을 포함하는 저항기(7, 250)를 구비하는 몸체(2, 101)를 갖는 전기 디바이스(electric device)(1, 100)에 있어서,
    상기 저항기(7, 250)는 상기 위상 변경 물질이 상기 제 1 위상이냐 혹은 상기 제 2 위상이냐에 따라서 정해지는 전기 저항을 가지며, 상기 제 1 위상에서 상기 제 2 위상으로의 천이(transition)를 가능하게 하는 전류를 도전시킬 수 있는
    전기 디바이스(1, 100).
  2. 제 1 항에 있어서,
    상기 위상 변경 물질이 적어도 1m/s의 결정화 속도를 갖는 전기 디바이스(1, 100).
  3. 제 1 항에 있어서,
    상기 위상 변경 물질이 분자식 Sb1-cMc의 합성물이되, 이때 c는 0.05≤c≤0.61을 만족하고, M은 Ge, In, Ag, Ga, Te, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분인 전기 디바이스(1, 100).
  4. 제 3 항에 있어서,
    상기 c가 0.05≤c≤0.5를 만족하는 전기 디바이스(1, 100).
  5. 제 4 항에 있어서,
    상기 c가 0.10≤c≤0.5를 만족하는 전기 디바이스(1, 100).
  6. 제 1 항에 있어서,
    상기 위상 변경 물질이 사실상 Te를 포함하지 않는 전기 디바이스(1, 100).
  7. 제 3 항에 있어서,
    상기 위상 변경 물질이 Ge 및/또는 Ga를 총 5~35 원자퍼센트(atomic percent) 범위 내의 농도로 포함하는 전기 디바이스(1, 100).
  8. 제 3 항에 있어서,
    상기 위상 변경 물질이 In 및/또는 Sn을 총 5~30 원자퍼센트(atomic percent) 범위 내의 농도로 포함하는 전기 디바이스(1, 100).
  9. 제 1 항에 있어서,
    상기 위상 변경 물질이 분자식 SbaTebX100-(a+b)의 합성물이되, 이 때 a, b와 100-(a+b)는 1≤a/b≤8과 4≤100-(a+b)≤22를 만족하는 원자퍼센트를 나타내고, X는 Ge, In, Ag, Ga, Zn 및 Sn의 그룹 중에서 선택된 하나 이상의 성분인 전기 디바이스(1, 100).
  10. 제 9 항에 있어서,
    상기 위상 변경 물질이 적어도 10%이면서 22% 미만인 Ge를 포함하는 전기 디바이스(1, 100).
  11. 제 9 항에 있어서,
    상기 저항기(7, 250)는 제 1 접촉 영역(5, 132)과 제 2 접촉 영역(6, 272)을 구비하되, 상기 제 1 접촉 영역(132)은 상기 제 2 접촉 영역(272)보다 작거나 같고, 상기 제 1 접촉 영역(132)은 nm 단위의 특성 디멘젼(characteristic dimension) d를 갖되, 상기 d는 6·a/b보다 큰 전기 디바이스(1, 100).
  12. 제 1 항에 있어서,
    상기 저항기(250)의 상기 위상 변경 물질이 비결정 위상에서 결정 위상으로의 천이를 촉진시키는 결정화 층(127, 128)과 직접 접촉하는 전기 디바이스(1, 100).
  13. 제 12 항에 있어서,
    상기 결정화 층(127, 128)이 상기 제 1 접촉 영역(132)과 직접 접촉하고/하거나 상기 제 2 접촉 영역(272)과 직접 접촉하는 전기 디바이스(1, 100).
  14. 제 1 항에 있어서,
    상기 저항기(250)와, 상기 저항기(250)에 전기적으로 연결된 제 1 도전체(130) 및 제 2 도전체(270)가 메모리 소자(103)를 구성하고,
    상기 몸체(101)가,
    개별 메모리 소자(103)와 개별 선택 디바이스(104)를 각기 포함하는 메모리 셀들의 어레이와,
    선택 라인(120, 190)의 그리드(grid)
    를 포함하여,
    상기 메모리 셀 각각이 상기 개별 선택 디바이스(104)에 연결된 상기 개별 선택 라인(120, 190)을 통해 개별적으로 접근 가능한
    전기 디바이스(100).
  15. 제 14 항에 있어서,
    상기 선택 디바이스(104)가 소스 영역(110), 드레인 영역(112) 및 게이트 영역(116)을 구비하는 금속 산화물 반도체 전계 효과 트랜지스터를 포함하고,
    상기 선택 라인의 그리드가 정수인 N개의 제 1 선택 라인(190)과, 정수인 M개의 제 2 선택 라인(120) 및, 출력 라인(271)을 포함하여,
    상기 각각의 메모리 소자(103)의 상기 제 1 도전체(130)가 상기 대응하는 금속 산화물 반도체 전계 효과 트랜지스터의 상기 소스 영역(110)과 드레인 영역(112)으로부터 선택된 제 1 영역에 전기적으로 연결되며, 상기 소스 영역(110)과 상기 드레인 영역(112)으로부터 선택된 상기 대응하는 금속 산화물 반도체 전계 효과 트랜지스터의 제 2 영역으로서, 상기 제 1 영역이 아닌 상기 제 2 영역은 상기 N개의 제 1 선택 라인(190)중 하나와 전기적으로 연결되며, 상기 게이트 영역(116)은 상기 M개의 선택 라인(120)중 하나와 전기적으로 연결되는
    전기 디바이스(100).
  16. 프로세서와, 상기 프로세서에 결합된 메모리와, 상기 프로세서의 출력 단말기에 접속된 디스플레이를 포함하는 전기 장치(electric apparatus)로서, 상기 메모리가 청구항 제 1 항에 청구된 것과 같은 전기 디바이스(electric device)를 포함하는 전기 장치.
KR1020057011349A 2002-12-19 2003-12-03 위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는장치 KR20050092017A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP02080430.8 2002-12-19
EP02080430 2002-12-19
EP03100583 2003-03-07
EP03100583.8 2003-03-07

Publications (1)

Publication Number Publication Date
KR20050092017A true KR20050092017A (ko) 2005-09-16

Family

ID=32683811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011349A KR20050092017A (ko) 2002-12-19 2003-12-03 위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는장치

Country Status (9)

Country Link
US (2) USRE48202E1 (ko)
EP (1) EP1576676B1 (ko)
JP (1) JP2006511971A (ko)
KR (1) KR20050092017A (ko)
AT (1) ATE387726T1 (ko)
AU (1) AU2003282323A1 (ko)
DE (1) DE60319424T2 (ko)
TW (1) TW200503299A (ko)
WO (1) WO2004057684A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972247B1 (ko) * 2005-11-21 2010-07-23 가부시끼가이샤 르네사스 테크놀로지 반도체 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
JP2008505476A (ja) 2004-06-30 2008-02-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤによってコンタクトがとられる導電性材料の層を有する電子装置を製造する方法
JP2008515181A (ja) * 2004-09-27 2008-05-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相変化材料を有するナノワイヤを有する電気デバイス
JP2006245251A (ja) * 2005-03-03 2006-09-14 Mitsubishi Materials Corp 非晶質状態が安定な相変化記録膜およびこの相変化記録膜を形成するためのスパッタリングターゲット
US20070052009A1 (en) * 2005-09-07 2007-03-08 The Regents Of The University Of California Phase change memory device and method of making same
US7791059B2 (en) 2006-03-24 2010-09-07 Nxp B.V. Electric device with phase change resistor
KR101177284B1 (ko) * 2007-01-18 2012-08-24 삼성전자주식회사 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
WO2008129480A2 (en) 2007-04-20 2008-10-30 Nxp B.V. An electronic component, and a method of manufacturing an electronic component
KR100857466B1 (ko) * 2007-05-16 2008-09-08 한국전자통신연구원 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
CN100530739C (zh) * 2007-07-17 2009-08-19 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
CN101971382B (zh) 2008-01-16 2013-12-25 Nxp股份有限公司 包括相变材料层的多层结构及其制造方法
US7906774B2 (en) 2008-02-01 2011-03-15 Industrial Technology Research Institute Phase change memory device
US20110012082A1 (en) * 2008-03-21 2011-01-20 Nxp B.V. Electronic component comprising a convertible structure
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
US8017432B2 (en) * 2010-01-08 2011-09-13 International Business Machines Corporation Deposition of amorphous phase change material
CN103247757B (zh) * 2013-04-18 2015-11-18 宁波大学 一种用于相变存储器的Zn-Sb-Te相变存储薄膜材料及其制备方法
US9257643B2 (en) * 2013-08-16 2016-02-09 International Business Machines Corporation Phase change memory cell with improved phase change material
EP3132473A4 (en) * 2014-04-18 2018-01-10 Northeastern University Piezoelectric mems resonator with integrated phase change material switches
WO2017066195A1 (en) 2015-10-13 2017-04-20 Northeastern University Piezoelectric cross-sectional lame mode transformer
DE102017210369A1 (de) 2017-06-21 2018-12-27 Lithium Energy and Power GmbH & Co. KG Batteriezelle
CN112331767B (zh) * 2020-10-27 2023-12-22 华中科技大学 一种Ge-Sb基相变材料及多级相变存储器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0387898B1 (en) 1989-03-17 1995-11-29 Fuji Xerox Co., Ltd. Optical recording medium
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5128099A (en) * 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5714768A (en) 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
IL143589A0 (en) 1998-12-23 2002-04-21 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
CN101872627B (zh) 1999-03-15 2013-09-25 松下电器产业株式会社 信息记录媒体
EP1171920B1 (en) * 1999-03-25 2006-11-29 OVONYX Inc. Electrically programmable memory element with improved contacts
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
WO2002009206A1 (en) 2000-07-22 2002-01-31 Ovonyx, Inc. Electrically programmable memory element
US6809401B2 (en) * 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
AU2002354082A1 (en) 2001-12-12 2003-06-23 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory
US6899938B2 (en) * 2002-02-22 2005-05-31 Energy Conversion Devices, Inc. Phase change data storage device for multi-level recording
EP1343154B1 (en) * 2002-03-05 2006-10-25 Mitsubishi Kagaku Media Co., Ltd. Phase-change recording material used for an information recording medium and an information recording medium employing it
US6917532B2 (en) 2002-06-21 2005-07-12 Hewlett-Packard Development Company, L.P. Memory storage device with segmented column line array
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP2005536071A (ja) * 2002-08-21 2005-11-24 オヴォニクス，インコーポレイテッド プログラム可能デバイスに原子層堆積法を利用する方法及び装置
US6778420B2 (en) * 2002-09-25 2004-08-17 Ovonyx, Inc. Method of operating programmable resistant element
AU2003283730A1 (en) 2002-12-19 2004-07-14 Koninklijke Philips Electronics N.V. Electric device comprising a layer of phase change material and method of manufacturing the same
JP2006511973A (ja) 2002-12-19 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料および並列ヒータを有する電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972247B1 (ko) * 2005-11-21 2010-07-23 가부시끼가이샤 르네사스 테크놀로지 반도체 장치

Also Published As

Publication number Publication date
ATE387726T1 (de) 2008-03-15
EP1576676B1 (en) 2008-02-27
AU2003282323A1 (en) 2004-07-14
JP2006511971A (ja) 2006-04-06
EP1576676A1 (en) 2005-09-21
WO2004057684A1 (en) 2004-07-08
DE60319424T2 (de) 2009-02-19
US20060049389A1 (en) 2006-03-09
TW200503299A (en) 2005-01-16
DE60319424D1 (de) 2008-04-10
USRE48202E1 (en) 2020-09-08
US8779474B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
KR20050092017A (ko) 위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는장치
EP1787329B1 (en) Electric device comprising phase change material
US6404665B1 (en) Compositionally modified resistive electrode
US7005665B2 (en) Phase change memory cell on silicon-on insulator substrate
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US6696355B2 (en) Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US8000126B2 (en) Semiconductor device with recording layer containing indium, germanium, antimony and tellurium
US20040069982A1 (en) Compositionally modified resistive electrode
TWI433276B (zh) 使用選擇性沈積可逆電阻切換元件之記憶體單元及其形成方法
US11950518B2 (en) Phase-change random access memory device and method of making the same
US8097871B2 (en) Low operational current phase change memory structures
US20080277644A1 (en) Switch array circuit and system using programmable via structures with phase change materials
US20220013356A1 (en) Thin-film transistors having hybrid crystalline semiconductor channel layer and methods of forming the same
CN100521277C (zh) 包含相变材料的电器件
KR100603558B1 (ko) 칼코겐화물 클래딩을 사용한 단일 레벨 금속 메모리 셀
US20210134361A1 (en) Phase change element configured to increase discrete data states
US20210249600A1 (en) Phase change memory with a carbon buffer layer
CN101989547B (zh) 电阻式存储体结晶二极管制造方法
US20230403954A1 (en) Phase change material switch with improved thermal confinement and methods for forming the same
TWI847738B (zh) 相變材料開關及其製造方法
US20240099167A1 (en) Phase change material switch with improved thermal dissipation and methods for forming the same
WO2022201744A1 (ja) 不揮発性記憶装置
US20240130252A1 (en) Thermal barrier structure in phase change material device
US20240074334A1 (en) Phase-change memory device and method for fabricating the same
US20210296580A1 (en) Phase change material switch and method of fabricating same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application