JP2004281571A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004281571A JP2004281571A JP2003068739A JP2003068739A JP2004281571A JP 2004281571 A JP2004281571 A JP 2004281571A JP 2003068739 A JP2003068739 A JP 2003068739A JP 2003068739 A JP2003068739 A JP 2003068739A JP 2004281571 A JP2004281571 A JP 2004281571A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- silicon
- semiconductor film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【課題】素子分離領域となる溝に絶縁物を充填してもボイドが形成されにくくすることで、容易且つ確実に素子分離を行うことを可能とした半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上に酸化シリコン膜２を介して積層されたシリコン膜３をその上面から途中までエッチングして第一の側面３ａを形成する第一の工程と、この第一の工程よりも小さな傾斜角で側面が形成されるようなエッチング条件で、シリコン膜３の途中から酸化シリコン膜２の上面に至るまでエッチングして第二の側面３ｂを形成する第二の工程と、から下溝ｔを開口し、この下溝ｔの角部にラウンド処理を施して溝を完成させた後、溝内に酸化シリコンを充填することで素子分離を行う。
【選択図】 図２
【解決手段】シリコン基板１上に酸化シリコン膜２を介して積層されたシリコン膜３をその上面から途中までエッチングして第一の側面３ａを形成する第一の工程と、この第一の工程よりも小さな傾斜角で側面が形成されるようなエッチング条件で、シリコン膜３の途中から酸化シリコン膜２の上面に至るまでエッチングして第二の側面３ｂを形成する第二の工程と、から下溝ｔを開口し、この下溝ｔの角部にラウンド処理を施して溝を完成させた後、溝内に酸化シリコンを充填することで素子分離を行う。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板上に形成された各素子間を確実に絶縁分離するために有効な技術に関する。
【０００２】
【従来の技術】
半導体集積回路では、半導体基板に形成される各素子間を絶縁分離し、各素子間の影響を抑制することが重要な課題となっている。
この各素子間を絶縁分離するための技術として、絶縁膜上にシリコン膜が積層されてなるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用い、素子を形成するシリコン膜に絶縁膜にまで至る溝（トレンチ）を形成し、この溝を絶縁物で充填することで素子分離を行うトレンチ素子分離法が公知となっている。
【０００３】
このようなトレンチ素子分離法は、図３（ａ）に示すように、まず、シリコン基板１０上に酸化シリコン膜（絶縁膜）２０とシリコン膜（半導体膜）３０が順次積層されたＳＯＩ基板上に、公知のＣＶＤ法などを用いて、窒化シリコン膜（窒化膜）４０を成膜する。
次いで、図３（ｂ）に示すように、公知のフォトリソグラフィ技術を利用して、ＳＯＩ基板上における素子形成領域Ｃは覆い、素子分離領域Ｓは露出するようにレジストのパターン（図示せず）を形成した状態でエッチングを行い、素子分離領域Ｓにおける窒化シリコン膜４０を選択的に除去する。
【０００４】
次いで、図３（ｃ）に示すように、素子形成領域Ｃに残した窒化シリコン膜４０をマスクとしてエッチングを行い、ＳＯＩ基板上における素子分離領域Ｓにシリコン膜３０の上面から酸化シリコン膜２０の上面に至る溝（トレンチ）Ｔを形成する。ここで、この溝Ｔ内部に絶縁物を容易且つ確実に充填可能とするために、エッチングガスの組み合わせや流量を調整し、溝Ｔの両側面に、シリコン膜３０の上面から酸化シリコン膜２０の上面に向かって徐々に狭まるような傾斜３１が形成されている。
【０００５】
そして、素子分離領域Ｓに形成された溝Ｔ内に、酸化シリコン（絶縁物）５０を充填することで、素子形成領域Ｃ間を素子分離領域Ｓで絶縁分離させるようになっている（特許文献１参照）。
【０００６】
【特許文献１】
特開平７−１０６５７５号公報
【０００７】
【発明が解決しようとする課題】
ところで、トレンチ素子分離法における問題点の一つとして、溝Ｔの角部が角張っているとその部分に形成される酸化膜が薄くなるため、耐圧劣化の原因となることが知られている。そこで、ラウンド酸化法やプラズマエッチング法などによって、溝Ｔの角部に丸みをつけるラウンド処理が提案されている。
【０００８】
しかしながら、上述の特許文献１に記載の技術においてラウンド処理を適用し、溝Ｔの角部に丸みを形成すると、シリコン膜４０と酸化シリコン膜２０との界面に窪みが形成されてしまう場合があった。
このため、図４に示すように、シリコン膜４０と酸化シリコン膜２０との界面に形成された窪みに酸化シリコン５０が埋まらずにボイド（空隙部）Ｂが形成されるおそれがあり、素子分離不良の要因となってしまうという問題があった。
【０００９】
また、このボイドＢ内の残留ガスが、後工程の熱処理により体積膨張を起こし、最悪の場合には溝Ｔに破壊が起こるという懸念があった。
そこで、本発明は、上記事情に鑑みてなされたものであり、半導体基板上の素子分離領域となる溝にボイドを形成することなく絶縁物を充填することで、容易且つ確実に素子分離を可能とした半導体装置の製造方法を提供することを課題としている。
【００１０】
【課題を解決するための手段】
このような課題を解決するために、本発明に係る半導体装置の製造方法は、絶縁膜を介して半導体膜が積層された基板上に、前記半導体膜の上面から前記絶縁膜の上面に至る溝が形成され、当該溝に絶縁物を充填することで素子分離されている半導体装置の製造方法において、前記半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を開口する工程と、前記下溝の角部にラウンド処理を施して、前記溝を形成する工程と、前記溝に絶縁物を充填する工程と、を備えたことを特徴とするものである。
【００１１】
ここで、第一の側面は、半導体膜の上面から該半導体膜の途中まで形成されるのであれば、基板に対して垂直に形成してもよいし、基板に対して斜めに形成するようにしてもよい。また、第一の側面は、第二の側面に至るまで一定角度で形成するようにしてもよいし、半導体膜の上面から該半導体膜の途中に向かって狭まるように二以上の角度で形成するようにしてもよい。さらに、第一の側面を微小に変化する複数角度で形成し、断面Ｕ字状の下溝を形成するようにしてもかまわない。
【００１２】
また、本発明に係る半導体装置の製造方法において、前記下溝を開口する工程は、前記半導体膜上に、素子形成領域は覆い、前記素子分離領域は露出するようにマスクパターンを形成した状態で、前記半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、当該第一のエッチング工程よりも小さな傾斜角が側面に形成されるエッチング条件で、前記半導体膜の途中から前記絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、を備えたことを特徴とするものである。
【００１３】
ここで、エッチング条件とは、エッチングを行う時間や雰囲気を指し、例えば、プラズマエッチング法を適用する場合には、エッチングガスの組み合わせや流量、印加電力量、或いは雰囲気圧力などを指す。
さらに、本発明に係る半導体装置の製造方法において、前記基板は、絶縁膜を介してシリコン膜が積層されてなるＳＯＩ基板であることを特徴とするものである。
【００１４】
本発明における半導体装置の製造方法によれば、半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を形成することによって、下溝の角部に耐圧劣化を抑制するラウンド処理を施しても、シリコン膜と絶縁膜との界面に窪みが形成されにくくなるため、絶縁物を充填してもボイドが形成されにくくなる。よって、半導体基板上に形成される各半導体素子間を確実に素子分離できるため、半導体集積回路の高集積化及び高性能化を実現するために有益である。
【００１５】
また、本発明における半導体装置の製造方法によれば、下溝を、第一の側面と、この第一の側面よりも小さな傾斜角で構成された第二の側面と、から構成することによって、素子間の絶縁分離に悪影響を与えることなく、絶縁物を充填してもボイドが形成されにくい半導体装置を実現することが可能となる。
さらに、本発明の半導体装置の製造方法によれば、前記下溝を形成する工程が、半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、当該第一のエッチング工程よりも小さな傾斜角が側面に形成されるエッチング条件で、半導体膜の途中から絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、を備えたことによって、絶縁物を充填してもボイドが形成されにくい半導体装置を容易且つ確実に実現することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明における半導体装置の一実施例を示す断面図である。
本実施形態における半導体装置は、図１に示すように、シリコン基板１上に酸化シリコン膜（絶縁膜）２を介してシリコン膜（半導体膜）３が積層されたＳＯＩ基板Ｓ上において、その素子分離領域となるシリコン膜３の上面から酸化シリコン膜２の上面に至る溝Ｔが形成され、この溝Ｔに酸化シリコン（絶縁物）５が充填されていることで、素子形成領域Ｃ間が素子分離領域Ｓで絶縁分離されている。
【００１７】
ここで、素子分離領域Ｓに形成される溝Ｔは、その角部ｈがラウンド酸化法によるラウンド処理で丸められている。
次に、本実施形態における半導体装置の製造方法について説明する。
図２は、本発明における半導体装置の一製造工程を示す断面図である。
まず、図２（ａ）に示すように、シリコン基板１上に酸化シリコン膜２を介してシリコン膜３が積層されたＳＯＩ基板を用意する。そして、このＳＯＩ基板表面のシリコン膜３上に、例えば、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いて、厚さ０．２μｍ程度の窒化シリコン膜４を成膜する。なお、この窒化シリコン膜４の成膜方法としては、これに限らず、例えば、熱酸化法を用いるようにしてもかまわない。
【００１８】
次に、公知のフォトリソグラフィ技術を利用して、ＳＯＩ基板上に、素子形成領域Ｃは覆い、素子分離領域Ｓは露出するように、レジストのパターン（図示しない）を成膜した状態で異方性エッチングを行う。ここで、図２（ｂ）に示すように、ＳＯＩ基板上の素子分離領域Ｓの窒化シリコン膜４が選択的に除去され、素子形成領域Ｃには窒化シリコン膜４が残される。
【００１９】
次いで、図２（ｃ）に示すように、素子形成領域Ｃに残された窒化シリコン膜４をマスクとして、以下の条件下でプラズマエッチングを行う（第一のエッチング工程）。そして、シリコン膜３の上面からシリコン膜３の途中まで（シリコン膜３の下面から厚さ０．０５μｍ程度まで）至るように、傾斜角約８０°の第一の側面３ａを形成する。
＜第一の側面形成用エッチング条件＞
・エッチングガス：Ｃｌ２ ／Ｏ２ 混合ガス
・ガス流量：Ｃｌ２ ／Ｏ２ ＝１００／８（ｓｃｃｍ）
・高周波電力：５００（Ｗ）
・ガス圧：６７０（Ｖ）
続いて、図２（ｄ）に示すように、第一のエッチング条件よりも小さな傾斜角となるように、上記エッチング条件のうちエッチングガス流量及び印加する高周波電力を以下のように増加させて、シリコン膜３の途中から酸化シリコン膜２の上面まで至るように、続けてプラズマエッチングを行う（第二のエッチング工程）。そして、第一の側面３ａから酸化シリコン膜２の上面まで至るように、傾斜角約６０°の第二の側面３ｂを形成する。
＜第二の側面形成用エッチング条件＞
・エッチングガス：Ｃｌ２ ／Ｏ２ 混合ガス
・ガス流量：Ｃｌ２ ／Ｏ２ ＝１００／１５（ｓｃｃｍ）
・高周波電力：６５０（Ｗ）
・ガス圧：６７０（Ｖ）
このようにして、ＳＯＩ基板上の素子分離領域Ｓには、シリコン膜３の上面からシリコン膜３の途中まで形成された第一の側面３ａと、シリコン膜３の途中から酸化シリコン膜２の上面まで形成された第二の側面３ｂとから構成され、且つ、第二の側面３ｂが第一の側面３ａよりも小さな傾斜角を有する下溝ｔが形成される。
【００２０】
そして、公知のラウンド酸化法によって、下溝ｔ内部のシリコン膜３の角部ｈにラウンド処理を施して溝Ｔを完成させた後、公知のＣＶＤ法を用いて、溝Ｔ内部に酸化シリコン５を充填する。その後、例えば、ウェットエッチング法などによって窒化シリコン膜４を除去することで、図１に示すように、素子形成領域Ｃ間に素子分離領域Ｓを完成させる。
【００２１】
このように、本実施形態における半導体装置の製造方法によれば、ＳＯＩ基板上の素子分離領域Ｓとなる下溝ｔを、シリコン膜３の上面から該シリコン膜３の途中まで形成された第一の側面３ａと、シリコン膜３の途中から酸化シリコン膜２の上面に至るまで形成された第二の側面３ｂとから構成し、且つ、第二の側面３ｂを第一の側面３ａよりも小さな傾斜角となるように構成したことによって、下溝ｔにラウンド処理を施してもシリコン膜３と酸化シリコン膜２との界面に窪みが形成されにくくなるため、溝Ｔに酸化シリコン５を充填してもボイドＢが形成されにくくなる。
【００２２】
また、本実施形態における半導体装置の製造方法によれば、ＳＯＩ基板上の素子分離領域Ｓとなる下溝ｔを、従来のように一定角度の側面ではなく、第一の側面３ａと、この第一の側面３ｂよりも小さな傾斜角である第二の側面３ｂと、から構成したことによって、第二の側面３ｂと酸化シリコン膜２との接点を素子分離領域Ｓ内にそれほど入り込むことなく形成することができるため、素子間の絶縁分離に悪影響を与えることなく、酸化シリコン５を充填してもボイドＢが形成されにくくすることができる。
【００２３】
さらに、本実施形態における半導体装置の製造方法によれば、ＳＯＩ基板上の素子分離領域Ｓとなる下溝ｔを、同様のエッチングガスで流量及び高周波電力量を変化させた二段階のエッチング工程で形成するようにしたことによって、容易且つ確実に、酸化シリコン５を充填してもボイドＢが形成されにくい半導体装置を実現することが可能となる。
【００２４】
なお、本実施形態においては、ＳＯＩ基板で素子分離を行う場合について説明したが、これに限らず、シリコン等の半導体基板、あるいは半絶縁性基板に素子分離を形成する場合においても適用することが可能である。
また、本実施形態においては、ＳＯＩ基板上の素子分離領域Ｓに形成される下溝ｔの側面を、シリコン膜３の上面からシリコン膜３の途中に至るまで一定角度で形成された第一の側面３ａと、シリコン膜３の途中から酸化シリコン膜２の上面に至るまで一定角度で形成された第二の側面３ｂとから構成したが、少なくともラウンド処理によってシリコン膜３と酸化シリコン膜２との界面に窪みの形成を抑制可能な形状であればこれに限らず、例えば、第一の側面３ａを二以上の角度で構成し、シリコン膜３の上面から酸化シリコン膜２の上面に向かって狭まるように三つ以上の傾斜面で形成するようにしてもかまわない。
【００２５】
さらに、本実施形態においては、素子分離領域Ｓに下溝ｔを形成するためのエッチング工程において、エッチングガスとして塩素と酸素との混合ガスを用いたが、これに限らず、ＣｎＦ２ｎ＋２ （ＣＦ４ など）、Ｆ２ 、ＨＣｌ、ＨＢｒ、ＳＦ６ など或いはこれらと酸素ガス、水素ガスなどとの混合ガスでも有効である。
【００２６】
さらに、本実施形態においては、第二の側面を第一の側面よりも小さな傾斜角で形成するためのエッチング条件として、エッチングガスの流量及び高周波電力量を増大させたが、少なくとも第二の側面を第一の側面よりも小さな傾斜角で形成可能であれば、エッチング条件はこれに限らない。
さらに、本実施形態においては、下溝ｔ内部のラウンド処理として、ラウンド酸化法を適用したが、これに限らず、プラズマエッチング法によって角部ｈを丸めるようにしてもかまわない。
【００２７】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を形成したことによって、素子間の絶縁分離に悪影響を与えることなく、絶縁物を充填してもボイドが形成されにくい半導体装置を実現することが可能となる。よって、半導体基板上に形成される各半導体素子間を確実に素子分離できるため、半導体集積回路の高集積化及び高性能化を実現するために有益である。
【００２８】
また、本発明の半導体装置の製造方法によれば、下溝を形成する工程を、半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、当該第一のエッチングよりも小さな傾斜角が形成されるエッチング条件で、半導体膜の途中から絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、によって行うことによって、絶縁物を充填してもボイドが形成されにくい半導体装置を容易且つ確実に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明における半導体装置の一例を示す断面図である。
【図２】本発明における半導体装置の一製造工程を示す断面図である。
【図３】従来の半導体装置の一製造工程を示す断面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【符号の説明】１、１０、シリコン基板。２、２０、酸化シリコン膜（絶縁膜）。３、３０、シリコン膜（半導体膜）。３ａ、第一の側面。３ｂ、第二の側面。４、４０、窒化シリコン膜。５、５０、酸化シリコン（絶縁物）。Ｂ、ボイド（空隙部）。Ｃ、素子形成領域。Ｓ、素子分離領域。ｈ、角部。ｔ、下溝。Ｔ、溝。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板上に形成された各素子間を確実に絶縁分離するために有効な技術に関する。
【０００２】
【従来の技術】
半導体集積回路では、半導体基板に形成される各素子間を絶縁分離し、各素子間の影響を抑制することが重要な課題となっている。
この各素子間を絶縁分離するための技術として、絶縁膜上にシリコン膜が積層されてなるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用い、素子を形成するシリコン膜に絶縁膜にまで至る溝（トレンチ）を形成し、この溝を絶縁物で充填することで素子分離を行うトレンチ素子分離法が公知となっている。
【０００３】
このようなトレンチ素子分離法は、図３（ａ）に示すように、まず、シリコン基板１０上に酸化シリコン膜（絶縁膜）２０とシリコン膜（半導体膜）３０が順次積層されたＳＯＩ基板上に、公知のＣＶＤ法などを用いて、窒化シリコン膜（窒化膜）４０を成膜する。
次いで、図３（ｂ）に示すように、公知のフォトリソグラフィ技術を利用して、ＳＯＩ基板上における素子形成領域Ｃは覆い、素子分離領域Ｓは露出するようにレジストのパターン（図示せず）を形成した状態でエッチングを行い、素子分離領域Ｓにおける窒化シリコン膜４０を選択的に除去する。
【０００４】
次いで、図３（ｃ）に示すように、素子形成領域Ｃに残した窒化シリコン膜４０をマスクとしてエッチングを行い、ＳＯＩ基板上における素子分離領域Ｓにシリコン膜３０の上面から酸化シリコン膜２０の上面に至る溝（トレンチ）Ｔを形成する。ここで、この溝Ｔ内部に絶縁物を容易且つ確実に充填可能とするために、エッチングガスの組み合わせや流量を調整し、溝Ｔの両側面に、シリコン膜３０の上面から酸化シリコン膜２０の上面に向かって徐々に狭まるような傾斜３１が形成されている。
【０００５】
そして、素子分離領域Ｓに形成された溝Ｔ内に、酸化シリコン（絶縁物）５０を充填することで、素子形成領域Ｃ間を素子分離領域Ｓで絶縁分離させるようになっている（特許文献１参照）。
【０００６】
【特許文献１】
特開平７−１０６５７５号公報
【０００７】
【発明が解決しようとする課題】
ところで、トレンチ素子分離法における問題点の一つとして、溝Ｔの角部が角張っているとその部分に形成される酸化膜が薄くなるため、耐圧劣化の原因となることが知られている。そこで、ラウンド酸化法やプラズマエッチング法などによって、溝Ｔの角部に丸みをつけるラウンド処理が提案されている。
【０００８】
しかしながら、上述の特許文献１に記載の技術においてラウンド処理を適用し、溝Ｔの角部に丸みを形成すると、シリコン膜４０と酸化シリコン膜２０との界面に窪みが形成されてしまう場合があった。
このため、図４に示すように、シリコン膜４０と酸化シリコン膜２０との界面に形成された窪みに酸化シリコン５０が埋まらずにボイド（空隙部）Ｂが形成されるおそれがあり、素子分離不良の要因となってしまうという問題があった。
【０００９】
また、このボイドＢ内の残留ガスが、後工程の熱処理により体積膨張を起こし、最悪の場合には溝Ｔに破壊が起こるという懸念があった。
そこで、本発明は、上記事情に鑑みてなされたものであり、半導体基板上の素子分離領域となる溝にボイドを形成することなく絶縁物を充填することで、容易且つ確実に素子分離を可能とした半導体装置の製造方法を提供することを課題としている。
【００１０】
【課題を解決するための手段】
このような課題を解決するために、本発明に係る半導体装置の製造方法は、絶縁膜を介して半導体膜が積層された基板上に、前記半導体膜の上面から前記絶縁膜の上面に至る溝が形成され、当該溝に絶縁物を充填することで素子分離されている半導体装置の製造方法において、前記半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を開口する工程と、前記下溝の角部にラウンド処理を施して、前記溝を形成する工程と、前記溝に絶縁物を充填する工程と、を備えたことを特徴とするものである。
【００１１】
ここで、第一の側面は、半導体膜の上面から該半導体膜の途中まで形成されるのであれば、基板に対して垂直に形成してもよいし、基板に対して斜めに形成するようにしてもよい。また、第一の側面は、第二の側面に至るまで一定角度で形成するようにしてもよいし、半導体膜の上面から該半導体膜の途中に向かって狭まるように二以上の角度で形成するようにしてもよい。さらに、第一の側面を微小に変化する複数角度で形成し、断面Ｕ字状の下溝を形成するようにしてもかまわない。
【００１２】
また、本発明に係る半導体装置の製造方法において、前記下溝を開口する工程は、前記半導体膜上に、素子形成領域は覆い、前記素子分離領域は露出するようにマスクパターンを形成した状態で、前記半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、当該第一のエッチング工程よりも小さな傾斜角が側面に形成されるエッチング条件で、前記半導体膜の途中から前記絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、を備えたことを特徴とするものである。
【００１３】
ここで、エッチング条件とは、エッチングを行う時間や雰囲気を指し、例えば、プラズマエッチング法を適用する場合には、エッチングガスの組み合わせや流量、印加電力量、或いは雰囲気圧力などを指す。
さらに、本発明に係る半導体装置の製造方法において、前記基板は、絶縁膜を介してシリコン膜が積層されてなるＳＯＩ基板であることを特徴とするものである。
【００１４】
本発明における半導体装置の製造方法によれば、半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を形成することによって、下溝の角部に耐圧劣化を抑制するラウンド処理を施しても、シリコン膜と絶縁膜との界面に窪みが形成されにくくなるため、絶縁物を充填してもボイドが形成されにくくなる。よって、半導体基板上に形成される各半導体素子間を確実に素子分離できるため、半導体集積回路の高集積化及び高性能化を実現するために有益である。
【００１５】
また、本発明における半導体装置の製造方法によれば、下溝を、第一の側面と、この第一の側面よりも小さな傾斜角で構成された第二の側面と、から構成することによって、素子間の絶縁分離に悪影響を与えることなく、絶縁物を充填してもボイドが形成されにくい半導体装置を実現することが可能となる。
さらに、本発明の半導体装置の製造方法によれば、前記下溝を形成する工程が、半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、当該第一のエッチング工程よりも小さな傾斜角が側面に形成されるエッチング条件で、半導体膜の途中から絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、を備えたことによって、絶縁物を充填してもボイドが形成されにくい半導体装置を容易且つ確実に実現することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明における半導体装置の一実施例を示す断面図である。
本実施形態における半導体装置は、図１に示すように、シリコン基板１上に酸化シリコン膜（絶縁膜）２を介してシリコン膜（半導体膜）３が積層されたＳＯＩ基板Ｓ上において、その素子分離領域となるシリコン膜３の上面から酸化シリコン膜２の上面に至る溝Ｔが形成され、この溝Ｔに酸化シリコン（絶縁物）５が充填されていることで、素子形成領域Ｃ間が素子分離領域Ｓで絶縁分離されている。
【００１７】
ここで、素子分離領域Ｓに形成される溝Ｔは、その角部ｈがラウンド酸化法によるラウンド処理で丸められている。
次に、本実施形態における半導体装置の製造方法について説明する。
図２は、本発明における半導体装置の一製造工程を示す断面図である。
まず、図２（ａ）に示すように、シリコン基板１上に酸化シリコン膜２を介してシリコン膜３が積層されたＳＯＩ基板を用意する。そして、このＳＯＩ基板表面のシリコン膜３上に、例えば、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いて、厚さ０．２μｍ程度の窒化シリコン膜４を成膜する。なお、この窒化シリコン膜４の成膜方法としては、これに限らず、例えば、熱酸化法を用いるようにしてもかまわない。
【００１８】
次に、公知のフォトリソグラフィ技術を利用して、ＳＯＩ基板上に、素子形成領域Ｃは覆い、素子分離領域Ｓは露出するように、レジストのパターン（図示しない）を成膜した状態で異方性エッチングを行う。ここで、図２（ｂ）に示すように、ＳＯＩ基板上の素子分離領域Ｓの窒化シリコン膜４が選択的に除去され、素子形成領域Ｃには窒化シリコン膜４が残される。
【００１９】
次いで、図２（ｃ）に示すように、素子形成領域Ｃに残された窒化シリコン膜４をマスクとして、以下の条件下でプラズマエッチングを行う（第一のエッチング工程）。そして、シリコン膜３の上面からシリコン膜３の途中まで（シリコン膜３の下面から厚さ０．０５μｍ程度まで）至るように、傾斜角約８０°の第一の側面３ａを形成する。
＜第一の側面形成用エッチング条件＞
・エッチングガス：Ｃｌ２ ／Ｏ２ 混合ガス
・ガス流量：Ｃｌ２ ／Ｏ２ ＝１００／８（ｓｃｃｍ）
・高周波電力：５００（Ｗ）
・ガス圧：６７０（Ｖ）
続いて、図２（ｄ）に示すように、第一のエッチング条件よりも小さな傾斜角となるように、上記エッチング条件のうちエッチングガス流量及び印加する高周波電力を以下のように増加させて、シリコン膜３の途中から酸化シリコン膜２の上面まで至るように、続けてプラズマエッチングを行う（第二のエッチング工程）。そして、第一の側面３ａから酸化シリコン膜２の上面まで至るように、傾斜角約６０°の第二の側面３ｂを形成する。
＜第二の側面形成用エッチング条件＞
・エッチングガス：Ｃｌ２ ／Ｏ２ 混合ガス
・ガス流量：Ｃｌ２ ／Ｏ２ ＝１００／１５（ｓｃｃｍ）
・高周波電力：６５０（Ｗ）
・ガス圧：６７０（Ｖ）
このようにして、ＳＯＩ基板上の素子分離領域Ｓには、シリコン膜３の上面からシリコン膜３の途中まで形成された第一の側面３ａと、シリコン膜３の途中から酸化シリコン膜２の上面まで形成された第二の側面３ｂとから構成され、且つ、第二の側面３ｂが第一の側面３ａよりも小さな傾斜角を有する下溝ｔが形成される。
【００２０】
そして、公知のラウンド酸化法によって、下溝ｔ内部のシリコン膜３の角部ｈにラウンド処理を施して溝Ｔを完成させた後、公知のＣＶＤ法を用いて、溝Ｔ内部に酸化シリコン５を充填する。その後、例えば、ウェットエッチング法などによって窒化シリコン膜４を除去することで、図１に示すように、素子形成領域Ｃ間に素子分離領域Ｓを完成させる。
【００２１】
このように、本実施形態における半導体装置の製造方法によれば、ＳＯＩ基板上の素子分離領域Ｓとなる下溝ｔを、シリコン膜３の上面から該シリコン膜３の途中まで形成された第一の側面３ａと、シリコン膜３の途中から酸化シリコン膜２の上面に至るまで形成された第二の側面３ｂとから構成し、且つ、第二の側面３ｂを第一の側面３ａよりも小さな傾斜角となるように構成したことによって、下溝ｔにラウンド処理を施してもシリコン膜３と酸化シリコン膜２との界面に窪みが形成されにくくなるため、溝Ｔに酸化シリコン５を充填してもボイドＢが形成されにくくなる。
【００２２】
また、本実施形態における半導体装置の製造方法によれば、ＳＯＩ基板上の素子分離領域Ｓとなる下溝ｔを、従来のように一定角度の側面ではなく、第一の側面３ａと、この第一の側面３ｂよりも小さな傾斜角である第二の側面３ｂと、から構成したことによって、第二の側面３ｂと酸化シリコン膜２との接点を素子分離領域Ｓ内にそれほど入り込むことなく形成することができるため、素子間の絶縁分離に悪影響を与えることなく、酸化シリコン５を充填してもボイドＢが形成されにくくすることができる。
【００２３】
さらに、本実施形態における半導体装置の製造方法によれば、ＳＯＩ基板上の素子分離領域Ｓとなる下溝ｔを、同様のエッチングガスで流量及び高周波電力量を変化させた二段階のエッチング工程で形成するようにしたことによって、容易且つ確実に、酸化シリコン５を充填してもボイドＢが形成されにくい半導体装置を実現することが可能となる。
【００２４】
なお、本実施形態においては、ＳＯＩ基板で素子分離を行う場合について説明したが、これに限らず、シリコン等の半導体基板、あるいは半絶縁性基板に素子分離を形成する場合においても適用することが可能である。
また、本実施形態においては、ＳＯＩ基板上の素子分離領域Ｓに形成される下溝ｔの側面を、シリコン膜３の上面からシリコン膜３の途中に至るまで一定角度で形成された第一の側面３ａと、シリコン膜３の途中から酸化シリコン膜２の上面に至るまで一定角度で形成された第二の側面３ｂとから構成したが、少なくともラウンド処理によってシリコン膜３と酸化シリコン膜２との界面に窪みの形成を抑制可能な形状であればこれに限らず、例えば、第一の側面３ａを二以上の角度で構成し、シリコン膜３の上面から酸化シリコン膜２の上面に向かって狭まるように三つ以上の傾斜面で形成するようにしてもかまわない。
【００２５】
さらに、本実施形態においては、素子分離領域Ｓに下溝ｔを形成するためのエッチング工程において、エッチングガスとして塩素と酸素との混合ガスを用いたが、これに限らず、ＣｎＦ２ｎ＋２ （ＣＦ４ など）、Ｆ２ 、ＨＣｌ、ＨＢｒ、ＳＦ６ など或いはこれらと酸素ガス、水素ガスなどとの混合ガスでも有効である。
【００２６】
さらに、本実施形態においては、第二の側面を第一の側面よりも小さな傾斜角で形成するためのエッチング条件として、エッチングガスの流量及び高周波電力量を増大させたが、少なくとも第二の側面を第一の側面よりも小さな傾斜角で形成可能であれば、エッチング条件はこれに限らない。
さらに、本実施形態においては、下溝ｔ内部のラウンド処理として、ラウンド酸化法を適用したが、これに限らず、プラズマエッチング法によって角部ｈを丸めるようにしてもかまわない。
【００２７】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を形成したことによって、素子間の絶縁分離に悪影響を与えることなく、絶縁物を充填してもボイドが形成されにくい半導体装置を実現することが可能となる。よって、半導体基板上に形成される各半導体素子間を確実に素子分離できるため、半導体集積回路の高集積化及び高性能化を実現するために有益である。
【００２８】
また、本発明の半導体装置の製造方法によれば、下溝を形成する工程を、半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、当該第一のエッチングよりも小さな傾斜角が形成されるエッチング条件で、半導体膜の途中から絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、によって行うことによって、絶縁物を充填してもボイドが形成されにくい半導体装置を容易且つ確実に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明における半導体装置の一例を示す断面図である。
【図２】本発明における半導体装置の一製造工程を示す断面図である。
【図３】従来の半導体装置の一製造工程を示す断面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【符号の説明】１、１０、シリコン基板。２、２０、酸化シリコン膜（絶縁膜）。３、３０、シリコン膜（半導体膜）。３ａ、第一の側面。３ｂ、第二の側面。４、４０、窒化シリコン膜。５、５０、酸化シリコン（絶縁物）。Ｂ、ボイド（空隙部）。Ｃ、素子形成領域。Ｓ、素子分離領域。ｈ、角部。ｔ、下溝。Ｔ、溝。
Claims (3)
- 絶縁膜を介して半導体膜が積層された基板上に、前記半導体膜の上面から前記絶縁膜の上面に至る溝が形成され、当該溝に絶縁物を充填することで素子分離されている半導体装置の製造方法において、
前記半導体膜が積層された後の素子分離領域に、側面が、前記半導体膜の上面から該半導体膜の途中まで至る第一の側面と、前記半導体膜の途中から前記絶縁膜の上面まで至る第二の側面とから構成され、且つ、前記第二の側面が前記第一の側面よりも小さな傾斜角で構成された下溝を開口する工程と、
前記下溝の角部にラウンド処理を施して、前記溝を形成する工程と、
前記溝に絶縁物を充填する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記下溝を開口する工程は、
前記半導体膜上に、素子形成領域は覆い、前記素子分離領域は露出するようにマスクパターンを形成した状態で、前記半導体膜の上面から該半導体膜の途中までエッチングする第一のエッチング工程と、
当該第一のエッチング工程よりも小さな傾斜角が側面に形成されるエッチング条件で、前記半導体膜の途中から前記絶縁膜の上面に至るまでエッチングする第二のエッチング工程と、
を備えたことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記基板は、絶縁膜を介してシリコン膜が積層されてなるＳＯＩ基板であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068739A JP2004281571A (ja) | 2003-03-13 | 2003-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068739A JP2004281571A (ja) | 2003-03-13 | 2003-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281571A true JP2004281571A (ja) | 2004-10-07 |
Family
ID=33285986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068739A Pending JP2004281571A (ja) | 2003-03-13 | 2003-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004281571A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119383A (ja) * | 2009-12-02 | 2011-06-16 | Stanley Electric Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
| JP2011142306A (ja) * | 2009-11-30 | 2011-07-21 | Soonwoo Cha | 相変化メモリのためのキーホールフリー傾斜ヒーター |
| US8192543B2 (en) | 2005-06-23 | 2012-06-05 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
| CN116895525A (zh) * | 2023-09-11 | 2023-10-17 | 粤芯半导体技术股份有限公司 | 半导体器件的制备方法及半导体器件 |
-
2003
- 2003-03-13 JP JP2003068739A patent/JP2004281571A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8192543B2 (en) | 2005-06-23 | 2012-06-05 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
| JP2011142306A (ja) * | 2009-11-30 | 2011-07-21 | Soonwoo Cha | 相変化メモリのためのキーホールフリー傾斜ヒーター |
| US9082969B2 (en) | 2009-11-30 | 2015-07-14 | Micron Technology, Inc. | Keyhole-free sloped heater for phase change memory |
| JP2011119383A (ja) * | 2009-12-02 | 2011-06-16 | Stanley Electric Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
| CN116895525A (zh) * | 2023-09-11 | 2023-10-17 | 粤芯半导体技术股份有限公司 | 半导体器件的制备方法及半导体器件 |
| CN116895525B (zh) * | 2023-09-11 | 2023-12-12 | 粤芯半导体技术股份有限公司 | 半导体器件的制备方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3874816B2 (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
| KR100375229B1 (ko) | 트렌치 소자분리 방법 | |
| US5981402A (en) | Method of fabricating shallow trench isolation | |
| KR101002548B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6444518B2 (en) | Method and manufacturing a device separation film in a semiconductor device | |
| JP2002043413A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| JP5145247B2 (ja) | トレンチアイソレーション構造を製造する方法 | |
| JP2006278745A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20040050971A (ko) | 반도체 소자를 제조하기 위한 갭 필 방법 | |
| JP2004281571A (ja) | 半導体装置の製造方法 | |
| JP2011171638A (ja) | 半導体装置の製造方法 | |
| KR20080092614A (ko) | 반도체 소자의 제조 방법 | |
| JP2003115534A (ja) | 半導体装置の製造方法 | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JP2008028398A (ja) | 半導体素子及びその製造方法 | |
| KR100470198B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| KR20060075402A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TWI582955B (zh) | 隔離結構及其製造方法 | |
| KR100576419B1 (ko) | 섀로우 트랜치 형성 방법 | |
| JP5670639B2 (ja) | 半導体装置の製造方法 | |
| JPH02138757A (ja) | 半導体装置の製造方法 | |
| KR100620171B1 (ko) | 반도체 소자의 섀로우 트랜치 분리막 제조방법 |