CN102157683B - 相变存储器的无键孔倾斜加热器 - Google Patents

相变存储器的无键孔倾斜加热器 Download PDF

Info

Publication number
CN102157683B
CN102157683B CN201010568302.0A CN201010568302A CN102157683B CN 102157683 B CN102157683 B CN 102157683B CN 201010568302 A CN201010568302 A CN 201010568302A CN 102157683 B CN102157683 B CN 102157683B
Authority
CN
China
Prior art keywords
heater
dielectric substance
conductive electrode
phase
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010568302.0A
Other languages
English (en)
Other versions
CN102157683A (zh
Inventor
车淳宇
蒂姆·敏维尔
李申钟
李镇旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102157683A publication Critical patent/CN102157683A/zh
Application granted granted Critical
Publication of CN102157683B publication Critical patent/CN102157683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

这里所公开的主题涉及制造半导体集成电路设备的方法，更具体地涉及制造相变存储器装置的方法。

Description

相变存储器的无键孔倾斜加热器
技术领域
这里公开的主题涉及一种制造半导体集成电路设备的方法，更具体地涉及一种制造相变存储器装置的方法。
背景技术
半导体工艺技术的进步通常的导致密度增加、更高容量的电子设备，例如存储器。增加的密度可以导致特征尺寸的减小或者这种电子设备的临界尺寸(CD)的减小。尽管更高密度的电子设备是受欢迎的进步，生产这种设备包含很多挑战。例如，增加的密度结果是诸如触点状孔之类的半导体结构增加的高宽比(L/D)，可以导致在空隙填充工艺期间的孔隙(键孔、接缝)问题。这种孔隙可以不利地影响除了其他电子设备之外的相变存储器(PCM)：PCM存储器可以包括加热器，向加热器施加电压以便产生热，从而向接触所述加热器的硫族化物引入相变。加热器中的孔隙不但可以在存储器单元的操作周期期间物理地损坏所述加热器，而且影响所述加热器能够改变PCM存储器单元中的硫族化物材料的相位的程度。因此，这种孔隙可以导致PCM的可靠性问题。
发明内容
附图说明
将参考附图描述非限制性和非排除性示例，其中除非另有声明，贯穿各个图类似的参考数字表示类似的部分。
图1是示出了根据实施例的一部分相变存储器的示意图。
图2是根据实施例的制造工艺的流程图。
图3是根据实施例的半导体结构的截面图。
图4是根据另一个实施例的半导体结构的截面图。
图5和图6示出了根据实施例的示例曲线图。
图7和图8是根据实施例的刻蚀孔的顶视图。
图9和图10示出了根据实施例的示例曲线图。
图11和图12是根据实施例的刻蚀孔的顶视图。
图13和图14是根据实施例的示例曲线图。
图15和图16是根据实施例的刻蚀孔的顶视图。
图17是根据实施例的半导体结构的截面图。
图18是示出了计算系统的典型实施例的示意图。
具体实施方式
贯穿该实施例对于“一个实施例”或“实施例”的参考意味着特定特征、结构或与在所要求权利主题的至少一个实施例中所包括的实施例结合描述的特性。因此，贯穿该说明书的不同位置的短语“在一个实施例中”或“实施例”不必全部表示相同的实施例。另外，可以在一个或多个实施例中组合所述特定的特征、结构或特性。
在实施例中，制造一部分半导体器件的工艺可以包括TiSiN沉积，所述TiSiN沉积避免了键孔和/或其他孔隙。例如，TiSiN可以用于形成相变存储器(PCM)单元的加热器。这种制造工艺可以包含一个或多个特定的刻蚀条件，以产生具有倾斜的线性侧壁的加热器。在具体的实施例中，可以通过TiSiN间隙填充工艺来形成加热器，具有实质上80nm的顶部直径和实质上50nm的底部直径，与81°的角度相对应，尽管所要求权利要求的本发明主题并没有局限于这些值。如以下详细所述，可以将这种加热器制造为无键孔和/或其他孔隙。因此，这种制造工艺可能有益于PCM生产，其中PCM加热器可以包括相对较高的高宽比以便维持用于加热目的的实质性阻抗。例如，可以通过减小加热器的高宽比(例如，叠层高度)来避免加热器中的键孔和/或其他孔隙，但是这种加热器不能充分地执行，因为其具有减小的阻抗。这样，如下所述的制造工艺可以在维持相对较高高宽比的同时导致无键孔的加热器。
根据具体的实施例，制造工艺可以包括在刻蚀和/或沉积期间调节一个或多个物理参数，例如压力、射频(RF)功率和/或温度。如上所述，这种工艺可能产生无键孔的加热器，所述无键孔的加热器具有倾斜的线性侧壁和相对较小的临界尺寸(CD)，例如实质上80nm的顶部直径和实质上50nmd底部直径，与81°的角度相对应，尽管所要求权利要求的本发明主题没有这样限制。
图1是根据实施例的相变存储器100的一部分的示意图。示出的部分包括两个存储器单元，为了说明的目的，每一个存储器单元处于不同的存储器状态。半导体衬底150可以包括N掺杂区域155，尽管可以使用包括P掺杂区域的其他结构。相变存储器100可以包括字线160、位线105和位线接触110。为了表示一个存储器状态，接触相变材料125一部分的加热器145可以加热以熔化相变材料125的一部分，然后可以相对快速地冷却所述部分，以从而包括例如非晶锗锑碲(GST)。这种非晶材料可以是相对较高的阻抗，结果是形成了与接触120的高阻抗连接。为了表示另一种存储器状态，包含相变材料115的一部分的加热器135可以加热以熔化相变材料115的一部分，然后可以相对较慢地冷却所述部分以包括多晶低阻抗材料。这种多晶相变材料115因而可以导致与接触120的低阻抗连接。当然，这部分PCM的细节只是示例，所要求权利要求的本发明主题并没有这样限制。
如图1所示，在制造加热器135和/或加热器145期间，加热器135可能扩展孔隙130。这种孔隙130可以有害地增加与接触120的连接阻抗，导致存储器单元的故障。例如，这种故障存储器单元可能不能切换存储器状态和/或正确地写入数据。因此，消除和/或减小这种孔隙130的大小/个数可能有益于存储器单元操作。
图2是根据实施例的制造工艺200的流程图。例如，过程200可以用于形成存储器器件的一部分。在块210时，可以用具有多个圆形孔的刻蚀掩模对电介质层进行掩模。例如，这种电介质层可以包括氧化物。在一个特定实施例中，这种孔在刻蚀掩模中的位置可以与用于PCM阵列的存储器单元的单独加热器的位置相对应，尽管所要求权利的本发明主题没有这样限制。在块220时，可以使用刻蚀气体根据刻蚀掩模的图案刻蚀电介质层，以产生在所述电介质层中产生具有倾斜的线性侧面的孔。这里，线性侧面可以包括具有线性轮廓的刻蚀孔的侧面，所述线性轮廓从刻蚀孔的底部到刻蚀孔的顶部实质上是线性的。换句话说，具有线性轮廓的刻蚀孔的侧面包括实质上笔直的和/或实质上没有从刻蚀孔的顶部到底部的弯曲的侧面。在特定的示例中，这种刻蚀孔的侧面可以包括切顶圆锥形状，尽管所要求权利的本发明主题没有这样限制。这种刻蚀孔侧面的斜率可以通过相对于刻蚀孔底部和/或顶部或者相对于刻蚀孔的轴的倾斜角来描述。例如，这种轴可以包括从所述刻蚀孔的底部延伸到顶部的中心垂直轴，尽管所要求权利的本发明主题没有这样限制。随后在块230时，可以使用空隙填充或者大马士革工艺(damasceneprocess)在所述孔中沉积金属和/或其他导电材料以形成具有倾斜的线性侧面的插头。如这里所述，这种插头可以是无键孔和/或其他孔隙的。
图3是根据实施例的半导体结构300的截面图。线条305可以包括诸如金属之类的导电材料，例如其上可以沉积氮化物层320。氧化物层325和氮化物层320一起可以至少部分地包围氮化钛线条315。在特定的实施例中，可以在氮化物线条315与氮化物层320和氧化物层325之间形成氮化钛层310。附加的氮化物层328和电介质层330可以覆盖多个氮化钛线条315。在一个实现中，可以在光致抗蚀剂340之前沉积底部抗反射涂层(BARC)335。使用刻蚀掩模(未示出)，可以对光致抗蚀剂340构图以提供圆形孔345。当然，半导体结构的这种细节只是示例，并且要求权利的本发明主题并没有这样限制。
图4是根据另一个实施例的半导体结构400的截面图。半导体结构400可以包括结构300经过刻蚀工艺之后产生的结构，例如在图2所示的块220中执行的刻蚀。这里，这种刻蚀工艺可以包括选择性刻蚀以刻蚀BARC335和电介质层330，结果是分别得到已构图的BARC435和已构图的电介质层430。氮化物层328可以用作刻蚀工艺200期间的刻蚀停止层。随后，可以去除氮化物层328以暴露出氮化钛层315。所得到的刻蚀孔445可以具有倾斜的线性侧壁，尽管这种特征可以至少部分地依赖于刻蚀工艺220，如以下详细描述的。如上所述，如果用金属或其他材料填充刻蚀孔445的倾斜线性侧壁，可以允许形成无键孔的半导体部件，例如PCM加热器。
在实施例中，诸如图4所示的刻蚀孔445之类的刻蚀圆孔可以具有倾斜的线性侧壁，所述倾斜的线性侧壁可以由顶部直径、底部直径和/或伴随倾斜角来描述。这里，刻蚀孔445的顶部定义为是刻蚀工艺从其中开始的刻蚀孔445的一端，而刻蚀孔445的底部定义为是与所述顶部相反。这里，将倾斜角定义为是刻蚀孔的线性倾斜侧壁和刻蚀孔的实质上平坦的底部之间的角度。因此例如，具有90.0°倾斜角的侧壁包括垂直的侧壁(尽管在这种特定示例中，这种侧壁实际上没有倾斜)。
如上所述。可以通过用于制造所述刻蚀孔的刻蚀工艺的特定细节来至少部分地确定刻蚀孔445的侧壁倾斜角。例如，刻蚀工艺可以包括诸如刻蚀剂的化学选择性、刻蚀剂流速、等离子体刻蚀剂的RF功率、刻蚀剂腔室压力和温度、和/或刻蚀剂腔室中的氩气流，只列出几项作为示例。在一种实现中，刻蚀剂例如可以包括按照诸如CH3F、CH2F2/CHF3CF4C4F8和/或C4F6之类形式的氟、碳和/或氢。几个其他特定参数在至少部分地确定倾斜角时起着相对重要的作用。这种特定的参数及其相应的刻蚀条件如下详细描述。
图5示出了根据实施例的刻蚀孔的最终检查临界尺寸(FCCD)对刻蚀剂C4F6流速的示例曲线500。这里例如，FCCD可以包括在刻蚀工艺的刻蚀-灰化部分之后的测量。可以针对半导体晶片上的刻蚀孔执行这种测量。在一种实现中，半导体晶片的不同部分可以经历刻蚀条件的非故意轻微变化。为了说明这种变化，可以针对半导体晶片的实质上中心区域中的刻蚀孔执行一些以下测量，同时在所述半导体晶片的实质上边缘附近的区域中执行其他测量。在以下描述中，将在半导体晶片的边缘区域中测量的FCCD称作边缘-FCCD，而将在半导体晶片的中心区域中测量的FCCD称作中心-FCCD。尽管所绘制的线条是线性的，例如这些线条可以包括非线性测试结果的线性化，所要求权利的本发明主题并没有局限于这些绘制的值或者关系。这种曲线只是用于说明这里所述一个或多个实施例的示例措施。
回到图5，线条510是针对刻蚀孔的底部直径的边缘-FCCD对刻蚀剂流速的曲线。线条520是针对刻蚀孔的底部直径的中心-FCCD对刻蚀剂流速的曲线。线条530是针对刻蚀孔的顶部直径的边缘-FCCD对刻蚀剂流速的曲线。线条540是针对刻蚀孔的顶部直径的中心-FCCD对刻蚀剂流速的曲线。如图5所示，当刻蚀剂流速增加时，刻蚀孔底部的直径按照比刻蚀剂顶部直径更快的速度减小。这种速率差可以产生随流速增加而减小的倾角，例如如图6所示。这里曲线610是针对半导体晶片的中心区域中的刻蚀孔的倾斜角对刻蚀剂C4F6流速的曲线，以及曲线620是针对半导体晶片的边缘区域中的刻蚀孔的倾斜角对刻蚀剂C4F6流速的曲线。
图7和图8是根据实施例的使用刻蚀剂其他C4F6的不同流速产生的刻蚀孔的示意性顶视图。例如，针对刻蚀孔77，使用约16标准立方厘米(sccm)的流速，而对于刻蚀孔88，使用约10sccm的流速。内圆7B和8B表示刻蚀孔的底部，而外圆7T和8T表示刻蚀孔的顶部。在特定的实现中，针对特定的孔深度，可以通过刻蚀孔的顶部和底部直径之间的差来确定刻蚀孔的线性侧壁的倾斜角。例如，对于相等的孔深度，刻蚀孔88具有比刻蚀孔77更大的倾斜角，与图6所绘制的曲线关系相一致。当然，这种绘制的关起和有关刻蚀孔和刻蚀工艺的其他细节只是示例，所要求权利的本发明主题并没有这样限制。
图9示出了根据实施例的刻蚀孔的FCCD对RF功率的示例曲线图。例如，可以在刻蚀工艺期间将这种RF功率施加到刻蚀气体C4F6。如上所述，例如FCCD可以在刻蚀工艺的刻蚀-灰化-清洁部分之后包括CD测量。可以针对位于半导体晶片上的中心或边缘区域中的刻蚀孔来执行这种测量。尽管绘制的线条是线性的，例如，这种线条可以包括非线性测试结果的线性化，所要求权利的本发明主题并没有局限于这种绘制的值或关系。线条910是针对刻蚀孔的底部直径的边缘-FCCD对RF功率的曲线。线条920是针对刻蚀孔的底部直径的中心-FCCD对RF功率的曲线。线条930是针对刻蚀孔的顶部直径的边缘-FCCD对RF功率的曲线。线条940是针对刻蚀孔的顶部直径的中心-FCCD对RF功率的曲线。如图9所示，当用于施加刻蚀剂C4F6的RF功率增加时，刻蚀孔的底部直径按照比刻蚀孔的顶部直径更快的速率增加。例如如图10所示，这种速率差可以产生随RF功率增加而增加的倾斜角。这里，线条1010是针对在半导体晶片的中心区域中的刻蚀孔的倾斜角对施加刻蚀剂C4F6的RF功率的曲线，而曲线620是针对半导体晶片中的边缘区域中的刻蚀孔的倾斜角对施加刻蚀剂C4F6的RF功率的曲线。
图11和图12是根据实施例的使用施加刻蚀剂C4F6的不同RF功率产生的刻蚀孔的示意性顶视图。例如，对于刻蚀孔11，使用约700瓦特的RF功率，而对于刻蚀孔22，使用约1500瓦特的RF功率。内圆11B和2B表示刻蚀孔的底部，而外圆11T和12T表示刻蚀孔的顶部。在特定的实现中，对于特定的孔深度，通过刻蚀孔的顶部和底部直径之间的差来确定刻蚀孔的线性侧壁的倾斜角。例如，对于相等的孔深度，刻蚀孔22具有比刻蚀孔11更大的倾斜角，与图10所示的绘制关系相一致。当然，与刻蚀孔和刻蚀工艺有关的这种绘制的关系和其他细节只是示例，所要求权利的本发明主题并没有这样限制。
图13示出了根据实施例的刻蚀孔的FCCD对不同刻蚀剂的示例曲线图。刻蚀剂例如可以包括按照诸如CH3F、CH2F2/CHF3CF4C4F8和/或C4F6之类形式的氟、碳和/或氢。这种不同的刻蚀剂可以通过它们的碳与其他元素的化学比例来描述。如上所述，FCCD可以包括在刻蚀工艺的刻蚀-灰化部分之后的CD测量。可以针对位于半导体晶片上的中心或边缘区域中的刻蚀孔执行这种测量。尽管所绘制的线条是线性的，例如这种线条可以包括非线性测试结果的线性化，并且所要求权利的本发明主题并没有局限于这里绘制的曲线或关系。线条1310是针对刻蚀孔的底部直径的边缘-FCCD对刻蚀剂类型的曲线。线条1320是针对刻蚀孔的底部直径的中心-FCCD对刻蚀剂类型的曲线。线条1330是针对刻蚀孔的顶部直径的边缘-FCCD对刻蚀剂类型的曲线。线条1340是针对刻蚀孔的顶部直径的中心-FCCD对刻蚀剂流速的曲线。如图13所示，当刻蚀剂的碳与其他元素的化学比例增加时，刻蚀孔的底部直径按照比刻蚀孔的顶部直径更快的速率减小。这种速率差尅导致随着碳与其他元素化学比例的增加而减小的倾斜角，例如如图14所示。这里，线条1410是对于半导体晶片的中心区域中的刻蚀孔的、倾斜角对刻蚀剂的碳与其他元素的化学比例的曲线，而曲线1420是对于半导体晶片的边缘区域中的刻蚀孔的、倾斜角对刻蚀剂的碳与其他元素化学比例的曲线。
图15和图16是根据实施例的使用不同刻蚀剂气体产生的刻蚀孔的示意性顶视图。例如对于刻蚀孔55，使用刻蚀剂其他CH3F，而对于刻蚀孔66，使用刻蚀剂其他C4F6。内圆15B和16B表示刻蚀孔的底部，而外圆15T和16T表示刻蚀孔的顶部。在特定的实现中，对于特定的孔深度，可以通过刻蚀孔的顶部和底部直径之间的差来确定刻蚀孔的线性侧壁的倾斜角。例如，对于相等的孔深度，刻蚀孔55具有比刻蚀孔66更大的倾斜角，与图14所示的绘制关系相一致。当然，有关刻蚀孔和刻蚀工艺的这种绘制的关系和其他细节只是示例，所要求权利的本发明主题并没有这样限制。
图17是根据实施例的半导体结构1700的截面图。半导体结构1700可以包括由在刻蚀工艺之后的结构400产生的结构，例如在图2所示的块230时执行的刻蚀工艺。在通过灰化和清洁工艺去除光致抗蚀剂340和BARC435之后，例如使用大马士革工艺用金属插头1740填充刻蚀孔445。刻蚀孔445的线性倾斜侧壁可以允许金属插头1740符合刻蚀孔445的大小和/或形状，而没有键孔和/或其他孔隙。在一种特定的实现中，金属插头1740可以包括TiSiN，接触氮化钛线条315，尽管所要求权利的本发明主题并没有这样限制。在这种情况下，如上所述，金属插头1740可以包括用于PCM单元的加热器元件，尽管所要求权利的本发明主题并没有这样限制。
图18是示出了计算系统700的典型实施例的示意图，所述计算系统包括存储器装置710，所述存储器装置例如可以包括如上所述的存储器单元的阵列。计算设备704可以表示可以配置用于管理存储器装置710的任意装置、器具和/或机器。存储器装置710可以包括存储器控制器715和存储器722。作为示例而不是限制，计算设备704可以包括：一个或多个计算装置和/或平台，例如台式计算机、膝上型计算机、工作站、服务器设备等；一个或多个个人计算或通信设备或器械，例如个人数字助手、移动通信设备等；计算系统和/或相关联的业务提供商能力，例如数据或数据存储服务提供者/系统；和/或其组合。
应该认识到，系统700中所示的各种设备的全部或一部分以及这里所述的工艺和方法可以使用或者另外包括硬件、软件或其任意组合来实现。因此，作为示例而不是限制，计算设备704可以包括：至少一个处理单元720，所述处理单元可操作地通过总线740与存储器722相连；以及主机或存储器控制器715。处理单元720表示配置用于执行数据计算程序或过程的至少一部分的一个或多个电路，例如应用如上所述的至少一部分过程500。作为示例而不是限制，处理单元720可以包括一个或多个处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑器件、现场可编程门阵列等或者其任意组合。处理单元720可以与存储器控制器715通信以处理和/或初始化存储器相关操作，例如读取、写入和/或擦除。例如，处理单元720可以命令存储器控制器715向存储器装置710中的一个或多个特定存储器单元施加编程脉冲。处理单元720可以包括配置用于与存储器控制器715通信的操作系统。例如，这种操作系统可以产生经由总线740发送到存储器控制器715的命令。
存储器722表示任意数据存储机制。例如，存储器722可以包括初级存储器724和/或次级存储器726。例如，初级存储器724可以包括随即存取存储器、只读存储器等。尽管在该示例中与处理单元720分离地说明，应该理解的是可以将初级存储器724的全部或者一部分设置在处理单元720内或者共同位于处理单元720内/与处理单元720相连。
例如，次级存储器726可以包括与初级存储器相同或类似类型的存储器和/或一个或多个数据存储装置，例如磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等等。在特定的实现中，次级存储器726可以是操作地善于收纳计算机可读介质728、或者配置用于与计算机可读介质728相连。例如，计算机可读介质728可以包括可以任意介质，所述介质承载和/或进行针对系统700中的一个或多个设备的可存取数据、代码和/或指令。
在一个实现中，处理器单元720可以主持一个或多个应用程序以初始化存储器控制器715的命令，以在存储器装置中存储信息和/或从存储器装置中取回信息。这种应用可以包括字处理应用程序、声音通信应用程序、导航应用程序等等。例如，计算设备704可以包括输入/输出730。输入/输出732表示可以配置用于接收或者引入人输入和/或机器输入的一个或多个装置或特征，和/或表示递送或者提供人输出和/或机器输出的一个或多个装置或特征。作为示例而不是限制，输入/输出设备732可以包括可选地配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等等。
在以上详细描述中，阐述了各种特定的细节，以提供对于要求权利要求的本发明主题的全面理解。然而本领域普通技术人员应该理解的是在没有这些特定细节的情况下也可以实践所要求权利要求的本发明主题。在其他示例中，没有详细描述本领域普通技术人员已知的方法、设备或系统，以便不会混淆所要求权利的本发明主题。
这里使用的术语“和”“和/或”和“或”可以包括多种意思，所述意思至少部分地依赖于其中使用这些术语的上下文环境。典型地，如果将“和/或”以及“或”用于关联列表，例如A、B或C，这里倾向于按照包含的方式使用，意味着A、B和C；以及按照排他性方式使用，意味着A、B或C。贯穿该实施例的对于“一个实施例”或“实施例”的参考意味着在所要求权利要求的本发明主体中的至少一个实施例中包括了与所述实施例结合描述的特定特征、结构或者特性。因此，贯穿该说明书在不同位置处出现的短语“在一个实施例中”或者“实施例”并不全部指代相同实施例。另外，可以在一个或多个实施例中组合所述特定特征、结构或特性。这里所述的杀伤力可以包括使用数字信号操作的机器、装置、引擎或设备。这种信号可以包括电信号、光信号、电磁信号或者提供位置之间信息的任意形式的能量。
尽管这里已经说明和描述了所存在的什么是示例实施例，本领域普通技术人员应该理解的是在不脱离所要求权利要求的本发明主题的情况下，可以进行各种其他修改，并且可以进行等价替换。此外，在不脱离这里所述中心概念的情况下，可以进行许多修改以适应对于所要求权利要求的本发明主题教导的特定情形。因此，所要求权利要求的本发明主题并不倾向于局限于所公开的特定实施例，但是所要求权利的本发明主题也可以包括落在所附权利要求及其等价物范围内的全部实施例。

Claims (18)

1.一种存储器装置，包括：
加热器，形成在第一电介质材料和第二电介质材料中，其中所述加热器在接触相变材料之前延伸穿过所述第一电介质材料和所述第二电介质材料，且其中所述第一电介质材料包括与所述第二电介质材料不同的材料，
其中所述加热器包括第一末端和与所述第一末端相对的第二相对末端，所述第一末端接触所述相变材料的一部分以熔化所述相变材料的至少一部分，所述第二相对末端接触导电电极，
其中所述导电电极的顶部表面与第三电介质材料的顶部表面处于相同水平，所述第三电介质材料从所述导电电极延伸至与邻近加热器相接触的邻近导电电极，
其中所述第一电介质材料位于所述第二电介质材料之上，且所述第二电介质材料连续地从所述加热器延伸至所述邻近加热器，且位于所述导电电极、所述邻近导电电极和所述第三电介质材料之上且与所述导电电极、所述邻近导电电极和所述第三电介质材料相接触，以及
其中所述第三电介质材料包括与所述第二电介质材料不同的材料，
其中所述加热器的侧面包括线性轮廓，并且
其中所述侧面相对于所述加热器的垂直轴倾斜，使得所述加热器接触所述相变材料的所述第一末端的宽度大于所述加热器的接触包含金属的导体的所述第二相对末端的宽度。
2.根据权利要求1所述的存储器装置，其中所述相变材料包括锗锑碲GST。
3.根据权利要求1所述的存储器装置，其中所述加热器包括TiSiN。
4.根据权利要求3所述的存储器装置，其中所述侧面按照在80至81度范围内的角度相对于所述加热器的所述垂直轴倾斜。
5.根据权利要求1所述的存储器装置，其中所述第二电介质材料包括氮化物材料。
6.一种形成存储器装置的方法，包括：
利用具有圆形孔的刻蚀掩模对电介质层进行掩模；
使用刻蚀气体刻蚀所述电介质层，以在所述电介质层中产生具有倾斜的线性侧面的圆形孔，所述刻蚀气体包括碳与除了碳之外的元素0.2至0.8比例的刻蚀剂；以及
在所述具有倾斜的线性侧面的所述圆形孔中沉积金属，以形成用于所述存储器装置的加热器，所述加热器具有倾斜的线性侧面。
7.根据权利要求6所述的方法，其中所述刻蚀气体还包括氟。
8.根据权利要求7所述的方法，还包括：
增加所述碳和所述氟的比率以减小所述倾斜的线性侧面的倾斜角。
9.根据权利要求7所述的方法，其中所述刻蚀气体包括C4F6。
10.根据权利要求6所述的方法，其中所述电介质层包括氧化物。
11.根据权利要求6所述的方法，其中在大马士革工艺期间执行所述沉积金属。
12.根据权利要求6所述的方法，还包括：
减小用于刻蚀所述电介质层的刻蚀器的RF功率，以减小所述倾斜的线性侧面的倾斜角。
13.根据权利要求6所述的方法，还包括：
增加所述刻蚀气体的流速，以减小所述倾斜的线性侧面的倾斜角。
14.根据权利要求6所述的方法，其中所述金属包括TiSiN。
15.根据权利要求6所述的方法，其中所述存储器包括相变存储器。
16.一种计算系统，包括：
处理器，用于执行在存储器单元阵列中存储的一个或多个应用程序；以及
控制器，用于向所述存储器单元阵列施加写入和/或擦除过程，
其中所述存储器单元阵列包括存储器单元，所述存储器单元包括加热器，所述加热器形成在第一电介质材料和第二电介质材料中，其中所述加热器在接触相变材料之前延伸穿过所述第一电介质材料和所述第二电介质材料，且其中所述第一电介质材料包括与所述第二电介质材料不同的材料，
其中所述加热器包括第一末端和与所述第一末端相对的第二相对末端，所述第一末端接触所述相变材料的一部分以熔化所述相变材料的至少一部分，所述第二相对末端接触导电电极，其中所述导电电极的顶部表面与第三电介质材料的顶部表面处于相同水平，所述第三电介质材料从所述导电电极延伸至与邻近加热器相接触的邻近导电电极，
其中所述第一电介质材料位于所述第二电介质材料之上，且所述第二电介质材料连续地从所述加热器延伸至所述邻近加热器，且位于所述导电电极、所述邻近导电电极和所述第三电介质材料之上且与所述导电电极、所述邻近导电电极和所述第三电介质材料相接触，以及
其中所述第三电介质材料包括与所述第二电介质材料不同的材料，
其中所述加热器的侧面包括线性轮廓，以及
其中所述侧面相对于所述加热器的垂直轴倾斜，使得所述加热器接触所述相变材料的所述第一末端的宽度大于所述加热器的接触包含金属的导体的所述第二相对末端的宽度。
17.根据权利要求16所述的计算系统，其中所述相变材料包括锗锑碲GST。
18.根据权利要求16所述的计算系统，其中所述加热器包括TiSiN。
CN201010568302.0A 2009-11-30 2010-11-29 相变存储器的无键孔倾斜加热器 Active CN102157683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/627,443 2009-11-30
US12/627,443 US8470635B2 (en) 2009-11-30 2009-11-30 Keyhole-free sloped heater for phase change memory

Publications (2)

Publication Number Publication Date
CN102157683A CN102157683A (zh) 2011-08-17
CN102157683B true CN102157683B (zh) 2016-02-10

Family

ID=43927308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010568302.0A Active CN102157683B (zh) 2009-11-30 2010-11-29 相变存储器的无键孔倾斜加热器

Country Status (5)

Country Link
US (2) US8470635B2 (zh)
JP (1) JP2011142306A (zh)
KR (1) KR20110092204A (zh)
CN (1) CN102157683B (zh)
DE (1) DE102010060893A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016028362A2 (en) * 2014-06-06 2016-02-25 The Regents Of The University Of Michigan Directly heated rf phase change switch
KR20180107806A (ko) 2017-03-22 2018-10-04 삼성전자주식회사 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법
US10505110B2 (en) * 2017-08-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change memory structure to reduce power consumption
US11832537B2 (en) 2019-10-08 2023-11-28 Eugenus, Inc. Titanium silicon nitride barrier layer
US11239418B2 (en) 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
CN1221210A (zh) * 1997-03-27 1999-06-30 西门子公司 制作具有可变侧壁型面的通孔的方法
CN1729575A (zh) * 2002-12-19 2006-02-01 皇家飞利浦电子股份有限公司 具有相变材料和平行加热器的电子器件
CN101038789A (zh) * 2006-03-16 2007-09-19 三星电子株式会社 非易失性相变存储设备和相关的编程－挂起－读取操作

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247033A (ja) * 1985-04-24 1986-11-04 Toshiba Corp テ−パエツチング方法
JPH07335625A (ja) * 1994-06-10 1995-12-22 Sony Corp プラズマエッチング方法
JP2001274240A (ja) * 2000-03-23 2001-10-05 Toshiba Eng Co Ltd 半導体装置及びその製造方法
JP2002110647A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US20030220708A1 (en) * 2001-11-28 2003-11-27 Applied Materials, Inc. Integrated equipment set for forming shallow trench isolation regions
AU2003283730A1 (en) 2002-12-19 2004-07-14 Koninklijke Philips Electronics N.V. Electric device comprising a layer of phase change material and method of manufacturing the same
AU2003282323A1 (en) 2002-12-19 2004-07-14 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
JP2006511973A (ja) 2002-12-19 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料および並列ヒータを有する電子デバイス
JP2004281571A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 半導体装置の製造方法
JP2004311972A (ja) * 2003-03-27 2004-11-04 Matsushita Electric Ind Co Ltd ドライエッチング装置及びドライエッチング方法
US20040241995A1 (en) 2003-03-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Etching apparatus and etching method
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
JP2005012074A (ja) * 2003-06-20 2005-01-13 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
DE102004052611A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
KR100688532B1 (ko) * 2005-02-14 2007-03-02 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
EP2249351B1 (en) * 2005-06-03 2013-05-01 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
JP2007042804A (ja) * 2005-08-02 2007-02-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
JP4817410B2 (ja) * 2005-09-12 2011-11-16 エルピーダメモリ株式会社 相変化メモリ素子およびその製造方法
JP5143415B2 (ja) * 2006-01-02 2013-02-13 三星電子株式会社 マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法
KR100746224B1 (ko) 2006-01-02 2007-08-03 삼성전자주식회사 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
JP4691454B2 (ja) * 2006-02-25 2011-06-01 エルピーダメモリ株式会社 相変化メモリ装置およびその製造方法
JP2008010737A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
KR100780596B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 콘택플러그 제조 방법
US7754579B2 (en) * 2006-08-21 2010-07-13 Qimonda Ag Method of forming a semiconductor device
JP4437299B2 (ja) * 2006-08-25 2010-03-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
KR101046852B1 (ko) * 2006-10-16 2011-07-06 파나소닉 주식회사 비휘발성 기억소자 및 그 제조방법
KR100772116B1 (ko) * 2006-10-31 2007-11-01 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US8138028B2 (en) * 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
JP2008311489A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US7906368B2 (en) * 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
TW200903777A (en) * 2007-07-05 2009-01-16 Ind Tech Res Inst Phase-change memory element and method for fabricating the same
EP2176395A2 (en) * 2007-08-13 2010-04-21 University of Utah Research Foundation Method of making microarrays suitable for high-throughput detection
KR100965030B1 (ko) * 2007-10-10 2010-06-21 주식회사 하이닉스반도체 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법
JP2009176819A (ja) * 2008-01-22 2009-08-06 Elpida Memory Inc 半導体装置及びその製造方法
KR20090082627A (ko) 2008-01-28 2009-07-31 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
JP2009212202A (ja) * 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
US7692959B2 (en) * 2008-04-22 2010-04-06 International Business Machines Corporation Multilayer storage class memory using externally heated phase change material
KR100973273B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US20090275198A1 (en) * 2008-05-01 2009-11-05 Smuruthi Kamepalli Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
KR20090116500A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
JP2009267432A (ja) * 2009-06-29 2009-11-12 Elpida Memory Inc 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
CN1221210A (zh) * 1997-03-27 1999-06-30 西门子公司 制作具有可变侧壁型面的通孔的方法
CN1729575A (zh) * 2002-12-19 2006-02-01 皇家飞利浦电子股份有限公司 具有相变材料和平行加热器的电子器件
CN101038789A (zh) * 2006-03-16 2007-09-19 三星电子株式会社 非易失性相变存储设备和相关的编程－挂起－读取操作

Also Published As

Publication number Publication date
JP2011142306A (ja) 2011-07-21
DE102010060893A1 (de) 2011-06-01
CN102157683A (zh) 2011-08-17
US20130286726A1 (en) 2013-10-31
US8470635B2 (en) 2013-06-25
KR20110092204A (ko) 2011-08-17
US9082969B2 (en) 2015-07-14
US20110127485A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
TWI579973B (zh) 電阻式隨機存取記憶體的製造方法
CN102157683B (zh) 相变存储器的无键孔倾斜加热器
EP1916722B1 (en) Carbon filament memory and fabrication method
US7884346B2 (en) Nonvolatile memory element and manufacturing method thereof
US10879461B2 (en) Electronic device and method for fabricating the same
TWI331794B (en) Reproducible resistance variable insulating memory devices and methods for forming same
US20170338282A1 (en) Memory module with unpatterned storage material
US8779405B2 (en) Field focusing features in a ReRAM cell
CN103022348B (zh) 相变存储器及其形成方法
CN105826467A (zh) 一种存储器装置及其制造方法
US20090026432A1 (en) Method and structure for uniform contact area between heater and phase change material in pcram device
TWI508340B (zh) 電阻式記憶體及其製造方法
CN110854267A (zh) 阻变存储器及其制造方法
CN110854266A (zh) 阻变存储器及其形成方法
US10141507B2 (en) Biased plasma oxidation method for rounding structure
CN103943775B (zh) 电阻式存储元件
TW201543662A (zh) 使用積體電路鑄造相容製程之單石積體電阻式記憶體
CN103413890B (zh) 超低功耗阻变非挥发性存储器、其制作方法及操作方法
CN105633011A (zh) 互连结构的制作方法
CN104617217A (zh) 电阻式非挥发性存储器装置及其制作方法
TW202029495A (zh) 半導體結構及其形成方法
Shrestha Fast transients in non-volatile resistive memories (RRAM) using tantalum pentoxide as solid electrolyte
CN114512601A (zh) 相变存储器及其制作方法
CN109585450A (zh) 存储器及其形成方法
CN104425711A (zh) 相变存储器的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: MINVIELLE TIM LI SHENZHONG LI ZHENXU

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: CHE CHUNYU

Effective date: 20111121

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111121

Address after: Ada van

Applicant after: Micron Technology, INC.

Address before: Santa Clara, California, USA

Applicant before: Che Chunyu

Co-applicant before: Lee Jinwook

Co-applicant before: Li Shenzhong

Co-applicant before: Li Zhenxu

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Ada van

Applicant after: Micron Technology, Inc.

Address before: Ada van

Applicant before: Micron Technology, INC.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MICRON TECHNOLOGY, INC. TO: MICRON TECHNOLOGY, INC.

C14 Grant of patent or utility model
GR01 Patent grant