DE102010060893A1 - Loch-freies abgeschrägtes Heizelement für einen Phasenänderungsspeicher - Google Patents
Loch-freies abgeschrägtes Heizelement für einen Phasenänderungsspeicher Download PDFInfo
- Publication number
- DE102010060893A1 DE102010060893A1 DE102010060893A DE102010060893A DE102010060893A1 DE 102010060893 A1 DE102010060893 A1 DE 102010060893A1 DE 102010060893 A DE102010060893 A DE 102010060893A DE 102010060893 A DE102010060893 A DE 102010060893A DE 102010060893 A1 DE102010060893 A1 DE 102010060893A1
- Authority
- DE
- Germany
- Prior art keywords
- heating element
- phase change
- etched
- sides
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008859 change Effects 0.000 title claims abstract description 11
- 238000010438 heat treatment Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 13
- 239000012782 phase change material Substances 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910008482 TiSiN Inorganic materials 0.000 claims description 7
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 30
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 239000007789 gas Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
- Gebiet:
- Der hier offenbarte Gegenstand betrifft ein Verfahren zur Herstellung einer integrierten Halbleiter-Schaltkreisvorrichtung und insbesondere ein Verfahren zur Herstellung einer Phasenänderungsspeichereinheit.
- Information:
- Fortschritte in der Halbleiterverfahrenstechnologie resultieren im Allgemeinen in elektronischen Vorrichtungen mit zunehmend dichterer, höherer Kapazität, wie zum Beispiel Datenspeicher. Eine höhere Dichte kann zu Verringerungen in Eigenschaftsgrößen oder kritischen Dimensionen (CD) dieser elektronischen Vorrichtungen führen. Obwohl elektronische Vorrichtungen mit höherer Dichte ein willkommener Fortschritt sind, bringt das Herstellen dieser Vorrichtungen Herausforderungen mit sich. Zum Beispiel kann eine erhöhte Dichte, die in einem erhöhten Aspektverhältnis (L/D) von Halbleiterstrukturen, wie zum Beispiel Kontakt-ähnlichen Löchern, resultiert, zu Fehlstellen (”void”) (Loch (”keyhole”), Oberflächenriss (”seam”)) Problemen während eines Lücken-Füll-Verfahrens führen. Eine solche Fehlstelle kann einen Phasenänderungsspeicher (PCM) mehr als andere elektronische Vorrichtungen nachteilig beeinflussen: eine PCM Speicherzelle kann ein Heizelement beinhalten, an das Spannung angelegt werden kann, um Wärme zu erzeugen, um eine Phasenänderung von Chalkogenid-Material, das mit dem Heizelement in Kontakt steht, zu induzieren. Fehlstellen in einem Heizelement können das Heizelement während eines Arbeitszyklus einer Speicherzelle nicht nur physikalisch schädigen, sondern können ebenfalls das Ausmaß, in dem das Heizelement in der Lage ist, die Phase von Chalkogenid-Materialien in der PCM Speicherzelle zu ändern, beeinflussen. Entsprechend können diese Fehlstellen zu Verlässlichkeitsproblemen eines PCM führen.
- Nicht beschränkende und nicht erschöpfende Ausführungsformen werden mit Bezug auf die folgenden Figuren beschrieben werden, wobei sich durchgehend in den verschiedenen Figuren gleiche Bezugszeichen auf gleiche Teile beziehen, wenn nicht anders angegeben.
-
1 ist eine schematische Darstellung eines Teils eines Phasenänderungsspeichers gemäß einer Ausführungsform. -
2 ist ein Flussdiagramm eines Herstellungsverfahrens gemäß einer Ausführungsform. -
3 ist eine Schnittzeichnung einer Halbleiterstruktur gemäß einer Ausführungsform. -
4 ist eine Schnittzeichnung einer Halbleiterstruktur gemäß einer anderen Ausführungsform. -
5 und6 zeigen Beispielgraphen gemäß einer Ausführungsform. -
7 und8 sind Draufsichten von geätzten Löchern gemäß einer Ausführungsform. -
9 und10 zeigen Beispielgraphen gemäß einer Ausführungsform. -
11 und12 sind Draufsichten von geätzten Löchern gemäß einer Ausführungsform. -
13 und14 zeigen Beispielgraphen gemäß einer Ausführungsform. -
15 und16 sind Draufsichten von geätzten Löchern gemäß einer Ausführungsform. -
17 ist eine Schnittzeichnung einer Halbleiterstruktur gemäß einer Ausführungsform. -
18 ist ein schematisches Diagramm, das eine beispielhafte Ausführungsform einer Computeranlage veranschaulicht. - Bezugnahme in dieser Beschreibung auf ”eine (”one”) Ausführungsform” oder ”eine (”an”) Ausführungsform” bedeutet, das ein(e) bestimmte(s) Merkmal, Struktur oder Charakteristik, die (das) im Zusammenhang mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform eines beanspruchten Gegenstands beinhaltet ist. Somit bezieht sich das Auftreten des Ausdrucks ”in einer Ausführungsform” oder ”eine Ausführungsform” an verschiedenen Stellen in dieser Beschreibung nicht notwendigerweise vollständig auf die gleiche Ausführungsform. Des Weiteren können die besonderen Merkmale, Strukturen oder Charakteristika in einer oder mehreren Ausführungsformen kombiniert werden.
- In einer Ausführungsform kann ein Verfahren zum Herstellen eines Teils einer Halbleiter-Vorrichtung das Abscheiden von TiSiN, das Löcher und/oder andere Fehlstellen vermeidet, beinhalten. Zum Beispiel kann TiSiN verwendet werden, um ein Heizelement einer Phasenänderungsspeicher-(PCM)-Zelle zu bilden. Ein solches Herstellungsverfahren kann eine oder mehrere bestimmte Ätzbedingungen beinhalten, um ein Heizelement mit abgeschrägten, geraden Seitenwänden zu erzeugen. In einem bestimmten Beispiel kann ein solches Heizelement durch ein TiSiN Lücken-Füll-Verfahren gebildet werden, um einen oberen Durchmesser von im wesentlichen 80 nm und einen unteren Durchmesser von im wesentlichen 50 nm zu haben, was einem Winkel von 81 Grad entspricht, obwohl der beanspruchte Gegenstand nicht auf diese Werte beschränkt ist. Ein solches Heizelement kann so hergestellt werden, wie im Detail unten beschrieben, damit Löcher und/oder andere Fehlstellen fehlen. Entsprechend kann ein solches Herstellungsverfahren für die PCM Herstellung vorteilhaft sein, wobei ein PCM Heizelement ein relativ hohes Aspektverhältnis beinhalten kann, um einen wesentlichen Widerstand für Heizzwecke aufrecht zu erhalten. Zum Beispiel können Löcher und/oder Fehlstellen in einem Heizelement vermieden werden, indem ein Aspektverhältnis (zum Beispiel Stapelhöhe) des Heizelements verringert wird, wobei ein solches Heizelement aber nicht ausreichend arbeiten kann, wenn er verringerten Widerstand hat. Somit können Ausführungsformen eines Herstellungsverfahrens, die unten beschrieben werden, in einem Loch-freien Heizelement resultieren, während ein relativ hohes Aspektverhältnis aufrecht erhalten wird.
- Gemäß einer bestimmten Ausführungsform kann ein Herstellungsverfahren das Anpassen eines oder mehrerer physikalischer Parameter während des Ätzens und/oder des Abscheidens beinhalten, wie zum Beispiel Druck, Radiofrequenzstärke (RF) und/oder Temperatur. Wie oben erwähnt kann ein solches Verfahren in einem Loch-freien Heizelement resultieren, das abgeschrägte, gerade Seitenwände und relativ kleine kritische Dimensionen (CD), wie zum Beispiel einen oberen Durchmesser von im wesentlichen 80 nm und einen unteren Durchmesser von im wesentlichen 50 nm, hat, was einem Winkel von 81 Grad entspricht, obwohl erneut der beanspruchte Gegenstand nicht so beschränkt ist.
-
1 ist eine schematische Darstellung eines Teils eines Phasenänderungsspeichers100 gemäß einer Ausführungsform. Ein solcher Teil ist gezeigt, um zwei Speicherzellen zu beinhalten, wobei jede Speicherzelle für veranschaulichende Zwecke in einem anderen Speicherzustand ist. Ein Halbleiter-Substrat150 kann N-dotierte Bereiche155 beinhalten, obwohl andere Konfigurationen, einschließlich der Verwendung von zum Beispiel P-dotierten Bereichen, verwendet werden können. Der Phasenänderungsspeicher100 kann Wortleitungen160 , Bit-Leitung105 und Bit-Leitungskontakt110 beinhalten. Um einen Speicherzustand zu repräsentieren, kann ein Heizelement145 , das einen Teil des Phasenänderungsmaterials125 kontaktiert, erwärmt werden, um einen Teil140 des Phasenänderungsmaterials125 zu schmelzen, welcher dann relativ schnell abgekühlt werden kann, um beispielsweise amorphes Germanium-Antimon-Tellurium (GST) zu umfassen. Ein solches amorphes Material kann einen relativ hohen Widerstand haben, was in einer hohen Widerstandsverbindung zu einem Kontakt120 resultiert. Um einen anderen Speicherzustand zu repräsentieren, kann ein Heizelement135 , dass einen Teil des Phasenänderungsmaterials115 kontaktiert, erwärmt werden, um einen Teil des Phasenänderungsmaterials115 zu schmelzen, welcher dann relativ langsam abgekühlt werden kann, um ein polykristallines Material mit geringem Widerstand zu umfassen. Ein solches polykristallines Phasenänderungsmaterial115 kann somit zu einer geringen Widerstandsverbindung zu einem Kontakt120 führen. Natürlich sind Details eines solchen Teils eines PCM nur Beispiele und der beanspruchte Gegenstand ist nicht so beschränkt. - Wie in
1 gezeigt, kann ein Heizelement135 während der Herstellung des Heizelements135 und/oder des Heizelements145 Fehlstellen130 entwickeln. Diese Fehlstellen130 können den Widerstand einer Verbindung zu einem Kontakt120 nachteilig erhöhen, was zu Fehlfunktionen der Speicherzelle führt. Zum Beispiel kann bei einer solchen fehlerhaften Speicherzelle das Ändern der Speicherzustände und/oder das saubere Schreiben von Daten fehlschlagen. Somit kann das Eliminieren und/oder Reduzieren einer Größe/Anzahl dieser Fehlstellen130 die Speicherzellenfunktion begünstigen. -
2 ist ein Flussdiagramm eines Herstellungsverfahrens200 gemäß einer Ausführungsform. Zum Beispiel kann ein Verfahren200 verwendet werden, um einen Teil einer Speichereinheit zu bilden. Bei Block210 kann eine dielektrische Schicht mit einer Ätzmaske, die eine Vielzahl von runden Löchern hat, maskiert werden. Eine solche dielektrische Schicht kann zum Beispiel ein Oxid umfassen. Bei einer bestimmten Ausführung kann das Platzieren dieser Löcher in einer Ätzmaske mit dem Platzieren einzelner Heizelemente für Speicherzellen einer PCM-Anordnung korrespondieren, obwohl der beanspruchte Gegenstand nicht so beschränkt ist. Bei Block220 kann eine dielektrische Schicht gemäß einem Muster der Ätzmaske unter Verwendung eines Ätzgases geätzt werden, um Löcher mit abgeschrägten, geraden Seiten in der dielektrischen Schicht zu erzeugen. Hier können gerade Seiten Seiten eines geätzten Lochs, dass ein gerades Profil hat, das im Wesentlichen von einer Unterseite des geätzten Lochs zu einer Oberseite des geätzten Lochs gerade ist, umfassen. Mit anderen Worten können Seiten eines geätzten Lochs mit einem geraden Profil Seiten umfassen, die im Wesentlichen von einer Unterseite zu einer Oberseite des geätzten Lochs geradlinig und/oder im Wesentlichen ohne Kurven sind. In einem bestimmten Beispiel können Seiten eines so geätzten Lochs eine abgeschnittene konische Form umfassen, obwohl der beanspruchte Gegenstand nicht so beschränkt ist. Die Neigung dieser Seiten eines geätzten Lochs können durch einen Neigungswinkel relativ zu einer Unterseite und/oder Oberseite des geätzten Lochs oder relativ zu einer Achse des geätzten Lochs beschrieben werden. Zum Beispiel kann eine solche Achse eine zentrale vertikale Achse umfassen, die sich von der Unterseite zu der Oberseite des geätzten Lochs erstreckt, obwohl der beanspruchte Gegenstand nicht so beschränkt ist. Anschließend kann bei Block230 ein Metall und/oder ein anderes Leitermaterial unter Verwendung eines Loch-Auffüll- oder Damaszierungs-Verfahrens in den Löchern abgeschieden werden, um Pfropfen (”plugs”) mit abgeschrägten, geraden Seiten zu bilden. Wie hier beschrieben können diesen Pfropfen ein Loch (”keyhole”) und/oder andere Fehlstellen fehlen. -
3 ist eine Schnittzeichnung einer Halbleiterstruktur300 gemäß einer Ausführungsform. Leitung305 kann ein leitfähiges Material, wie zum Beispiel ein Metall, umfassen, auf dem eine Nitridschicht320 abgeschieden werden kann. Eine Oxidschicht325 kann zusammen mit der Nitridschicht320 mindestens teilweise eine Titannitridschicht315 umschließen. Bei einer bestimmten Ausführung kann ein Tantalnitrid310 zwischen der Titannitrid-Leitung315 und der Nitridschicht320 und der Oxidschicht325 gebildet werden. Eine zusätzliche Nitridschicht328 und eine dielektrische Schicht330 können eine Vielzahl von Titannitrid-Leitungen315 bedecken. Bei einer Ausführung kann eine anti-reflektierende Bodenbeschichtung (BARC)335 vor dem Photoresist340 abgeschieden werden. Unter Verwendung einer Ätzmaske (nicht gezeigt) kann der Photoresist340 gestaltet werden, um runde Löcher345 bereitzustellen. Natürlich sind diese Details einer Halbleiter-Struktur nur Beispiele und der beanspruchte Gegenstand ist nicht so beschränkt. -
4 ist eine Schnittzeichnung einer Halbleiterstruktur400 gemäß einer anderen Ausführungsform. Die Halbleiter-Struktur400 kann eine Struktur umfassen, die aus der Struktur300 im Anschluss an ein Ätzverfahren, wie zum Beispiel bei Block220 , der in2 gezeigt ist, durchgeführt, resultieren. Hier kann ein solches Ätzverfahren selektives Ätzen umfassen, um BARC335 und eine dielektrische Schicht330 zu ätzen, um in einer gestalteten BARC435 bzw. einer gestalteten dielektrischen Schicht430 zu resultieren. Die Nitridschicht328 kann als eine Ätz-Stopp-Schicht während des Ätzverfahrens220 dienen. Anschließend kann die Nitridschicht328 entfernt werden, um Titannitrid-Leitungen315 freizulegen. Die resultierenden geätzten Löcher445 können abgeschrägte, gerade Seitenwände haben, obwohl diese Merkmale mindestens teilweise
von den Ätzbedingungen des Ätzverfahrens220 , wie im Detail unten beschrieben, abhängen können. Wie oben beschrieben, können abgeschrägte, gerade Seitenwände von geätzten Löchern445 , wenn mit einem Metall oder anderem Material gefüllt, die Bildung einer Loch-freien Halbleiter-Komponente, wie zum Beispiel ein PCM Heizelement, ermöglichen. - In einer Ausführungsform können geätzte runde Löcher, wie zum Beispiel die in
4 gezeigten geätzten Löcher445 , abgeschrägte, gerade Seitenwände haben, die durch einen oberen Durchmesser, einen unteren Durchmesser und/oder einen begleitenden Neigungswinkel beschrieben werden können. Hier wird eine Oberseite des geätzten Lochs445 als das Ende des geätzten Lochs445 definiert, von dem aus ein Ätzverfahren beginnt, während eine Unterseite des geätzten Lochs445 als gegenüberliegend zu der Oberseite definiert wird. Hier wird ein Neigungswinkel als ein Winkel zwischen einer geraden, abgeschrägten Seitenwand des geätzten Lochs445 und einer im Wesentlichen flachen Unterseite des geätzten Lochs445 definiert. Entsprechend umfasst beispielsweise eine Seitenwand mit einem Neigungswinkel von 90.0 Grad eine vertikale Seitenwand (obwohl in einem solchen bestimmten Beispiel, diese Seitenwände nicht wirklich abgeschrägt sind). - Wie oben erwähnt, kann ein Seitenwand-Neigungswinkel des geätzten Lochs
445 bestimmt werden, zumindest teilweise, durch bestimmte Details eines Ätzverfahrens, das Verwendet wird, um die geätzten Löcher herzustellen. Zum Beispiel kann ein Ätzverfahren Parameter umfassen, wie zum Beispiel die chemische Auswahl des Ätzmittels, die Ätzdurchflussgeschwindigkeit, RF Leistung des Plasma-Ätzmittels, Ätzmittelkammerdruck und -temperatur, und/oder den Argongasdurchfluss in der Ätzmittelkammer, um nur ein paar Beispiele zu nennen. Bei einer Ausführung kann das Ätzmittel Fluor, Kohlenstoff und/oder Wasserstoff in Formen wie zum Beispiel CH3F, CH2F2, CHF3, CF4, C4F8 und/oder C4F6 umfassen. Mehrere andere bestimmte Parameter können eine relativ wichtige Rolle bei der Bestimmung, zumindest teilweise, eines Neigungswinkels spielen. Diese bestimmten Parameter und ihre korrespondierenden Ätzbedingungen werden im Detail unten beschrieben. -
5 zeigt einen Beispielgraphen500 der Final Check Critical Dimension (FCCD) von geätzten Löchern, die gegen die Durchflussgeschwindigkeit des Ätzmittels C4F6, gemäß einer Ausführungsform, aufgetragen sind. Hier kann FCCD beispielsweise eine Messung einer CD nach einem Ätz-Asche-Reinigungs Teil eines Ätzverfahrens umfassen. Diese Messungen können für geätzte Löcher auf einem Halbleiterwafer durchgeführt werden. Bei einer Ausführung können verschiedene Teile eines Halbleiterwafers unabsichtlich leichten Variationen der Ätzbedingungen ausgesetzt sein. Um solche Variationen nachzuweisen, können einige der folgenden Messungen für geätzte Löcher in einem im Wesentlichen zentralen Bereich eines Halbleiterwafers durchgeführt werden, während andere Messungen in einem Beriech durchgeführt werden können, der im Wesentlichen nahe eines Randes des Halbleiterwafers ist. In der folgenden Beschreibung wird FCCD, das in einem Randbereich eines Halbleiterwafers gemessen wird, als Rand-FCCD bezeichnet, während FCCD, das in einem zentralen Bereich eines Halbleiterwafers gemessen wird, als Center-FCCD bezeichnet wird. Obwohl die aufgetragenen Linien linear sind, können diese Linien beispielsweise eine Linearisierung nicht-linearer Testergebnisse umfassen, und der beanspruchte Gegenstand ist nicht auf solche aufgetragene Werte oder Beziehungen beschränkt. Diese Graphen sind nur Beispiele von Messungen, um eine oder mehrere hier beschriebene Ausführungsformen zu veranschaulichen. - Zurückkehrend zu
5 ist Gerade510 eine graphische Darstellung von Rand-FCCD gegenüber der Ätzmitteldurchflussgeschwindigkeit für einen unteren Durchmesser eines geätzten Lochs. Gerade520 ist eine graphische Darstellung von Center-FCCD gegenüber der Ätzmitteldurchflussgeschwindigkeit für einen unteren Durchmesser eines geätzten Lochs. Gerade530 ist eine graphische Darstellung von Rand-FCCD gegenüber der Ätzmitteldurchflussgeschwindigkeit eines oberen Durchmessers eines geätzten Lochs. Gerade540 ist eine graphische Darstellung von Center-FCCD gegenüber der Ätzmitteldurchflussgeschwindigkeit eines oberen Durchmessers eines geätzten Lochs. Wie in5 veranschaulicht, verringert sich der Durchmesser der Unterseite des geätzten Lochs mit einer schnelleren Geschwindigkeit als die Oberseite des geätzten Lochs, wenn sich eine Durchflussgeschwindigkeit das Ätzmittels C4F6 erhöht. Ein solcher Unterschied in der Geschwindigkeit kann in einem Neigungswinkel resultieren, der sich verringert, wenn sich beispielsweise die Durchflussgeschwindigkeit erhöht, wie in6 gezeigt. Hier ist Gerade610 eine graphische Darstellung eines Neigungswinkels gegenüber der Durchflussgeschwindigkeit des Ätzmittels C4F6 für geätzte Löcher in einem zentralen Bereich eines Halbleiter-Wafers und Gerade620 ist eine graphische Darstellung eines Neigungswinkels gegenüber der Durchflussgeschwindigkeit des Ätzmittels C4F6 für geätzte Löcher in einem Randbereich eines Halbleiter-Wafers. -
7 und8 sind schematische Draufsichten von geätzten Löchern, die unter Verwendung verschiedener Durchflussgeschwindigkeiten des Ätzmittelgases C4F6 gemäß einer Ausführungsform hergestellt wurden. Zum Beispiel wurde für das geätzte Loch77 eine Durchflussgeschwindigkeit von ungefähr 16 Standardkubikzentimetern (sccm) verwendet, wohingegen für das geätzte Loch88 eine Durchflussgeschwindigkeit von ungefähr 10 sccm verwendet wurde. Die Innenkreise7B und8B repräsentieren Unterseiten der geätzten Löcher und die Außenkreise7T und8T repräsentieren Oberseiten der geätzten Löcher. Bei einer bestimmten Ausführung kann für eine bestimmte Lochtiefe der Neigungswinkel einer geraden Seitenwand eines geätzten Lochs durch einen Differenz zwischen den oberen und unteren Durchmessern eines geätzten Lochs bestimmt werden. Zum Beispiel hat bei gleichen Lochtiefen das geätzte Loch88 einen größeren Neigungswinkel als das geätzte Loch77 , was mit der aufgetragenen Beziehung, die in6 gezeigt ist, übereinstimmt. Natürlich sind diese aufgetragenen Beziehungen und andere Details in Bezug auf geätzte Löcher und Ätzverfahren nur Beispiele und der beanspruchte Gegenstand ist nicht so beschränkt. -
9 zeigt einen Beispielgraphen900 von FCCD von geätzten Löchern, die gegen die RF Leistung, aufgetragen sind gemäß einer Ausführungsform. Diese RF Leistung kann beispielsweise an das Ätzmittelgas C4F6 während eines Ätzverfahrens angelegt werden. Wie oben beschrieben kann FCCD beispielswiese eine Messung einer CD nach einem Ätz-Asche-Reinigungsteil eines Ätzverfahrens umfassen. Diese Messungen können für geätzte Löcher durchgeführt werden, die sich in einem zentralen oder einem Randbereich eines Halbleiter-Wafers befinden. Obwohl die aufgetragenen Geraden linear sind, können diese Geraden beispielsweise eine Linearisierung von nicht-linearen Testergebnissen umfassen und der beanspruchte Gegenstand ist nicht auf diese aufgetragenen Werte oder Beziehungen beschränkt. Gerade910 ist eine graphische Darstellung von Rand-FCCD gegenüber der RF Leistung für einen unteren Durchmesser eines geätzten Lochs. Gerade920 ist eine graphische Darstellung von Center-FCCD gegenüber der RF Leistung für einen unteren Durchmesser eines geätzten Lochs. Gerade930 ist eine graphische Darstellung von Rand-FCCD gegenüber RF Leistung für einen oberen Durchmesser eines geätzten Lochs. Gerade940 ist eine graphische Darstellung von Center-FCCD gegenüber RF Leistung für einen oberen Durchmessers eines geätzten Lochs. Wie in9 veranschaulicht, vergrößert sich der Durchmesser der Unterseite des geätzten Lochs mit einer schnelleren Geschwindigkeit als die Oberseite des geätzten Lochs, wenn sich die RF Leistung für das Anwenden des Ätzmittels C4F6 erhöht. Ein solcher Unterschied in der Geschwindigkeit kann in einem Neigungswinkel resultieren, der sich vergrößert, wenn sich beispielsweise die RF Leistung erhöht, wie in10 gezeigt. Hier ist Gerade1010 eine graphische Darstellung eines Neigungswinkels gegenüber der RF Leistung für das Anwenden des Ätzmittels C4F6 für geätzte Löcher in einem zentralen Bereich eines Halbleiter-Wafers und Gerade620 ist eine graphische Darstellung eines Neigungswinkels gegenüber der RF Leistung für das Anwenden des Ätzmittels C4F6 für geätzte Löcher in einem Randbereich eines Halbleiter-Wafers. -
11 und12 sind schematische Draufsichten von geätzten Löchern, die gemäß einer Ausführungsform unter Verwendung unterschiedlicher RF Leistungen für das Anwenden des Ätzmittelgases C4F6 hergestellt wurden. Zum Beispiel wurde für das geätzte Loch11 eine RF Leistung von ungefähr 700 Watt verwendet, wohingegen für das geätzte Loch22 eine RF Leistung von ungefähr 1500 Watt verwendet wurde. Die Innenkreise11B und12B repräsentieren Unterseiten von geätzten Löchern und die Außenkreise11T und12T repräsentieren Oberseiten von geätzten Löchern. Bei einer bestimmten Ausführung kann für eine bestimmte Lochtiefe der Neigungswinkel einer geraden Seitenwand eines geätzten Lochs durch einen Differenz zwischen den oberen und unteren Durchmessern eines geätzten Lochs bestimmt werden. Zum Beispiel hat bei gleichen Lochtiefen das geätzte Loch22 einen größeren Neigungswinkel als das geätzte Loch11 , was mit der aufgetragenen Beziehung, die in10 gezeigt ist, übereinstimmt. Natürlich sind diese aufgetragenen Beziehungen und andere Details in Bezug auf geätzte Löcher und Ätzverfahren nur Beispiele und der beanspruchte Gegenstand ist nicht so beschränkt. -
13 zeigt gemäß einer Ausführungsform einen Beispielgraphen1300 von FCCD von geätzten Löchern, die gegen verschiedene Ätzmittel aufgetragen sind. Die Ätzmittel können Fluor, Kohlenstoff und/oder Wasserstoff in Formen wie zum Beispiel CH3F, CH2F2, CHF3, CF4, C4F8 und/oder C4F6 umfassen. Diese unterschiedlichen Ätzmittel können durch ihr chemisches Verhältnis von Kohlenstoff zu anderen Elementen beschrieben werden. Wie oben beschrieben kann FCCD beispielswiese eine Messung einer CD nach einem Ätz-Asche-Reinigungsteil eines Ätzverfahrens umfassen. Diese Messungen können für geätzte Löcher durchgeführt werden, die sich in einem zentralen oder einem Randbereich eines Halbleiter-Wafers befinden. Obwohl die aufgetragenen Geraden linear sind, können diese Geraden beispielsweise eine Linearisierung von nicht-linearen Testergebnissen umfassen und der beanspruchte Gegenstand ist nicht auf diese aufgetragenen Werte oder Beziehungen beschränkt. Gerade1310 ist eine graphische Darstellung von Rand-FCCD gegenüber einem Ätzmitteltyp für einen unteren Durchmesser eines geätzten Lochs. Gerade1320 ist eine graphische Darstellung von Center-FCCD gegenüber einem Ätzmitteltyp für einen unteren Durchmesser eines geätzten Lochs. Gerade1330 ist eine graphische Darstellung von Rand FCCD gegenüber einem Ätzmitteltyp für einen oberen Durchmesser eines geätzten Lochs. Gerade1340 ist eine graphische Darstellung von Center-FCCD gegenüber einem Ätzmitteltyp für einen oberen Durchmessers eines geätzten Lochs. Wie in13 veranschaulicht, vergrößert sich der Durchmesser der Unterseite des geätzten Lochs mit einer schnelleren Geschwindigkeit als die Oberseite des geätzten Lochs, wenn sich das chemische Verhältnis von Kohlenstoff zu anderen Elementen eines Ätzmittels erhöht. Ein solcher Unterschied in der Geschwindigkeit kann in einem Neigungswinkel resultieren, der sich beispielsweise verringert, wenn sich das chemische Verhältnis von Kohlenstoff zu anderen Elementen erhöht, wie in14 gezeigt. Hier ist Gerade1410 eine graphische Darstellung eines Neigungswinkels gegenüber dem chemischen Verhältnis von Kohlenstoff zu anderen Elementen bei Ätzmitteln für geätzte Löcher in einem zentralen Bereich eines Halbleiter-Wafers und Gerade1420 ist eine graphische Darstellung eines Neigungswinkels gegenüber dem chemischen Verhältnis von Kohlenstoff zu anderen Elementen bei Ätzmitteln für geätzte Löcher in einem Randbereich eines Halbleiter-Wafers. -
15 und16 sind schematische Draufsichten von geätzten Löchern gemäß einer Ausführungsform, die unter Verwendung verschiedener Ätzmittelgase hergestellt wurden. Zum Beispiel wurde für das geätzte Loch55 das Ätzmittelgas CH3F verwendet, wohingegen für das geätzte Loch66 das Ätzmittelgas C4F6 verwendet wurde. Die Innenkreise15B und16B repräsentieren Unterseiten von geätzten Löchern und die Außenkreise15T und16T repräsentieren Oberseiten von geätzten Löchern. Bei einer bestimmten Ausführung kann für eine bestimmte Lochtiefe der Neigungswinkel einer geraden Seitenwand eines geätzten Lochs durch einen Differenz zwischen den oberen und unteren Durchmessern eines geätzten Lochs bestimmt werden. Zum Beispiel hat bei gleichen Lochtiefen das geätzte Loch55 einen größeren Neigungswinkel als das geätzte Loch66 , was mit der aufgetragenen Beziehung, die in14 gezeigt ist, übereinstimmt. Natürlich sind diese aufgetragenen Beziehungen und andere Details in Bezug auf geätzte Löcher und Ätzverfahren nur Beispiele und der beanspruchte Gegenstand ist nicht so beschränkt. -
17 ist eine Schnittzeichnung einer Halbleiterstruktur1700 gemäß einer Ausführungsform. Die Halbleiter-Struktur1700 kann eine Struktur umfassen, die aus einer Struktur400 im Anschluss an ein Ätzverfahren, wie es zum Beispiel bei Block230 , der in2 gezeigt ist, durchgeführt wurde, resultiert. Nachdem der Photo-Resist340 und BARC435 durch ein Veraschungs- und Reinigungsverfahren entfernt wurden, kann das geätzte Loch445 beispielsweise mit einem Metallpfropfen1740 unter Verwendung eines Damaszierungsverfahrens gefüllt werden. Gerade, abgeschrägte Seitenwände des geätzten Lochs445 können es dem Metallpfropfen1740 ermöglichen, einer Größe und/oder Form des geätzten Lochs445 ohne Löcher und/oder andere Fehlstellen zu entsprechen. Bei einer bestimmten Ausführung kann der Metallpfropfen1740 TiSiN umfassen, das die Titannitrid-Leitung315 kontaktiert, obwohl der beanspruchte Gegenstand nicht so beschränkt ist. In einem solchen Fall kann, wie oben diskutiert, der Metallpfropfen1740 ein Heizelement für eine PCM-Zelle umfassen, obwohl der beanspruchte Gegenstand nicht so beschränkt ist. -
18 ist ein schematisches Diagramm, das eine beispielhafte Ausführungsform einer Computeranlage700 veranschaulicht, die zum Beispiel eine Speichereinheit710 beinhaltet, die eine Anordnung von oben beschriebenen Speicherzellen umfassen kann. Eine Computervorrichtung704 kann für irgendeine Vorrichtung, Gerät und/oder Maschine, die (das) konfigurierbar sein kann, um eine Speichereinheit710 zu steuern, repräsentativ sein. Die Speichereinheit710 kann eine Speichersteuerung715 und einen Speicher722 beinhalten. Beispielsweise, aber ohne Beschränkung, kann die Computervorrichtung704 beinhalten: eine oder mehrere Computervorrichtungen und/oder -plattformen, wie zum Beispiel einen Desktop-Computer, einen Laptop-Computer, eine Workstation, eine Servervorrichtung oder ähnliches; eine oder mehrere Personal Computer- oder Kommunikationsvorrichtungen oder -geräte, wie zum Beispiel einen Organizer, eine Mobilkommunikationsvorrichtung oder ähnliches; ein Computersystem und/oder damit verbundene Dienstleistungsfähigkeit, wie zum Beispiel eine Datenbank oder Datenspeicher-Dienstleister/-system; und/oder eine Kombination davon. - Es sei angemerkt, dass alle oder Teile der verschiedenen Vorrichtungen, die in System
700 gezeigt sind, und Prozesse und Verfahren, die hier beschrieben sind, unter Verwendung von Hardware, Firmware, Software oder einer Kombination davon implementiert werden können oder diese auf andere Weise beinhalten. Somit kann beispielsweise, aber ohne Beschränkung, die Computervorrichtung704 mindestens eine Recheneinheit720 , die operativ mit dem Speicher722 über einen Bus740 verbunden ist, und einen Host oder eine Speichersteuerung715 beinhalten. Die Recheneinheit720 ist repräsentativ für einen oder mehrere Schaltkreise, die konfigurierbar sind, um beispielsweise mindestens einen Teil der Datenrechenprozedur oder -prozesses durchzuführen. Beispielsweise, aber ohne Beschränkung, kann die Recheneinheit720 einen oder mehrere Prozessoren, Controller, Mikroprozessoren, Mikrocontrollern, Anwendungs-spezifische integrierte Schaltkreise, digitale Signalprozessoren, programmierbare Logik-Vorrichtungen, feldprogrammierbare Gatteranordnungen und ähnliches oder irgendeine Kombination davon beinhalten. Die Recheneinheit720 kann mit der Speichersteuerung715 kommunizieren, um Speicher-bezogene Operationen, wie zum Beispiele Lesen, Schreiben und/oder Löschen, zu verarbeiten und/oder zu initiieren. Zum Beispiel kann die Recheneinheit720 die Speichersteuerung715 anweisen, einen Programmpuls auf eine oder mehrere bestimmte Speicherzellen in der Speichereinheit710 anzuwenden. Die Recheneinheit720 kann ein Betriebssystem beinhalten, das konfiguriert ist, mit der Speichersteuerung715 zu kommunizieren. Ein solches Betriebssystem kann, zum Beispiel, Befehle generieren, die an die Speichersteuerung715 über den Bus740 gesendet werden sollen. - Der Speicher
722 ist für irgendeinen Datenspeicherungsmechanismus repräsentativ. Der Speicher722 kann zum Beispiel einen Primärspeicher724 und/oder einen Sekundärspeicher726 beinhalten. Der Primärspeicher724 kann zum Beispiel einen RAM-Speicher, einen ROM-Speicher etc. beinhalten. Während er in diesem Beispiel als von der Recheneinheit720 getrennt veranschaulicht ist, sollte verständlich sein, dass der gesamte oder ein Teil des Primärspeichers724 innerhalb der Recheneinheit720 oder auf andere Weise damit benachbart/gekoppelt bereitgestellt sein kann. - Der Sekundärspeicher
726 kann zum Beispiel die gleiche oder eine ähnliche Art von Speicher wie der Primärspeicher und/oder eine oder mehrere Datenspeichervorrichtungen oder -system, wie zum Beispiel ein Diskettenlaufwerk, ein optisches Diskettenlaufwerk, ein Bandlaufwerk, ein Solid-State-Speicherlaufwerk, etc. beinhalten. Bei bestimmten Ausführungen kann der Sekundärspeicher726 operative für ein Computer-lesbares Medium728 empfänglich sein oder, um daran zu koppeln, auf andere Weise konfigurierbar sein. Das Computer-lesbare Medium728 kann zum Beispiel jedes Medium beinhalten, das zugängliche Daten, Codes und/oder Instruktionen für eine oder mehrere der Vorrichtungen im System700 tragen und/oder erzeugen kann. - Bei einer Ausführung kann die Recheneinheit
720 eine oder mehrere Anwendungen hosten und/oder ausführen, um Befehle an die Speichersteuerung715 zu initiieren, um Information in einer Speichereinheit zu speichern und/oder Information aus einer Speichereinheit abzufragen. Diese Anwendungen können Textverarbeitungsanwendungen, Sprachkommunikationsanwendungen, Navigationsanwendungen usw. umfassen. Die Computervorrichtung704 kann zum Beispiel einen Eingang/Ausgang732 beinhalten. Der Eingang/Ausgang732 ist für eine oder mehrere Vorrichtungen oder Merkmale, die konfigurierbar sein können, um menschliche und/oder Maschineneingaben zu akzeptieren oder auf andere Weise einzubringen, und/oder eine oder mehrere Vorrichtungen oder Merkmale, die konfigurierbar sein können, um menschliche und/oder Maschinenausgaben abzugeben oder auf andere Weise zu gewährleisten, repräsentativ. Beispielsweise, aber ohne Beschränkung, kann die Eingabe/Ausgabe-Vorrichtung732 ein operativ konfiguriertes Display, Lautsprecher, Tastatur, Maus, Trackball, Touchscreen, Datenport, etc. beinhalten. - In der obigen detaillierten Beschreibung sind zahlreiche spezifische Details dargelegt, um ein genaues Verständnis des beanspruchten Gegenstands bereitzustellen. Es wird jedoch dem Durchschnittsfachmann verständlich sein, dass der beanspruchte Gegenstand ohne diese spezifischen Details ausgeführt werden kann. In anderen Fällen, sind Verfahren, Apparaten oder Systemen, die dem Durchschnittsfachmann bekannt wären, nicht im Detail beschrieben worden, um den beanspruchten Gegenstand nicht zu verschleiern.
- Die Begriffe „und”, „und/oder” und „oder”, wie hier verwendet, können eine Vielzahl von Bedeutungen beinhalten, die mindestens teilweise vom Zusammenhang, in dem sie verwendet werden, abhängen werden. Typischerweise ist beabsichtigt, dass „und/oder” als auch „oder”, wenn verwendet, um eine Liste, wie zum Beispiel A, B oder C, zu assoziieren, A, B und C, hier verwendet im inklusiven Sinn, als auch A, B oder C, hier verwendet im exklusiven Sinne, bedeuten. Bezugnahme in dieser Beschreibung auf „eine („one”) Ausführungsform” oder „eine („a”) Ausführungsform” bedeutet, dass ein(e) bestimmte(s) Merkmal, Struktur oder Eigenschaft, die (das) in Zusammenhang mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform des beanspruchten Gegenstands beinhaltet ist. Somit bezieht sich das Erscheinen des Ausdrucks „in einer Ausführungsform” oder „eine Ausführungsform” an verschiedenen Stellen in dieser Beschreibung nicht notwendigerweise auf dieselbe Ausführungsform. Des Weiteren können die bestimmten Merkmale, Strukturen oder Charakteristiken in einer oder mehreren Ausführungsformen kombiniert werden.
- Während veranschaulicht und beschrieben wurde, was zurzeit als beispielhafte Ausführungsformen betrachtet wird, wird der Durchschnittsfachmann verstehen, dass verschiedene andere Modifikationen gemacht werden können und das Äquivalente substituiert werden können, ohne sich von dem beanspruchten Gegenstand zu entfernen. Zusätzlich können viele Modifikationen gemacht werden, um eine bestimmte Situation an die Lehren des beanspruchten Gegenstands anzupassen, ohne sich vom hier beschriebenen zentralen Konzept zu entfernen.
- Deshalb ist es beabsichtigt, dass der beanspruchte Gegenstand nicht auf bestimmte offenbarte Ausführungsformen beschränkt ist, sondern das dieser beanspruchte Gegenstand ebenfalls alle Ausführungsformen, die in den Umfang der beigefügten Ansprüche fallen, und Äquivalente davon beinhaltet.
Claims (20)
- Eine Speichereinheit, die umfasst: ein Heizelement, das einen Teil eines Phasenänderungsmaterials kontaktiert, um mindestens einen Teil des Phasenänderungsmaterials selektiv zu schmelzen, wobei Seiten des Heizelements ein lineares Profil umfassen, und wobei die Seiten in Bezug auf eine Achse des Heizelements abgeschrägt sind.
- Die Speichereinheit nach Anspruch 1, wobei das Phasenänderungsmaterial Germanium-Antimon-Tellur (GST) umfasst.
- Die Speichereinheit nach Anspruch 1, wobei das Heizelement TiSiN umfasst.
- Die Speichereinheit nach Anspruch 3, wobei die Seiten in Bezug auf die Achse des Heizelements in einem Winkel in einem Bereich von im wesentlichen 80 bis 81 Grad abgeschrägt sind.
- Die Speichereinheit nach Anspruch 1, wobei das Heizelement ein erstes Ende und ein gegenüberliegendes zweites Ende umfasst, das einen Querschnitt hat, der im wesentlichen kleiner ist als ein Querschnitt des ersten Endes.
- Ein Verfahren zum Bilden einer Speichereinheit, das umfasst: – Maskieren einer dielektrischen Schicht mit einer Ätzmaske, die im wesentlichen runde Löcher hat; – Ätzen der dielektrischen Schicht unter Verwendung eines Ätzgases, um Löcher, die abgeschrägte, gerade Seiten haben, in der dielektrischen Schicht zu erzeugen; und – Abscheiden von Metall in den Löchern, die abgeschrägte, gerade Seiten haben, um einen Pfropfen mit abgeschrägten, geraden Seiten zu bilden.
- Das Verfahren nach Anspruch 6, wobei das Ätzgas Fluor und Kohlenstoff umfasst.
- Das Verfahren nach Anspruch 7, das weiter umfasst: – Erhöhen des Verhältnisses des Kohlenstoffs zu Fluor, um einen Neigungswinkel der abgeschrägten, geraden Seiten zu verringern.
- Das Verfahren nach Anspruch 7, wobei das Ätzgas C4F6 umfasst.
- Das Verfahren nach Anspruch 6, wobei die dielektrische Schicht Oxid umfasst.
- Das Verfahren nach Anspruch 6, wobei das Abscheiden des Metalls während eines Damaszierungs-Verfahrens durchgeführt wird.
- Das Verfahren nach Anspruch 6, das weiter umfasst: – Verringern der RF Leistung eines Ätzers, der verwendet wird, um die dielektrische Schicht zu ätzen, um einen Neigungswinkel der abgeschrägten, geraden Seiten zu verringern.
- Das Verfahren nach Anspruch 6, das weiter umfasst: – Erhöhen der Durchflussgeschwindigkeit des Ätzgases, um einen Neigungswinkel der abgeschrägten, geraden Seiten zu verringern.
- Das Verfahren nach Anspruch 6, wobei das Metall TiSiN umfasst.
- Das Verfahren nach Anspruch 6, wobei der Speicher einen Phasenänderungsspeicher umfasst.
- Das Verfahren nach Anspruch 15, wobei der Pfropfen ein Heizelement umfasst.
- Ein System, das umfasst: – einen Prozessor, um eine oder mehrere Anwendungen, die in einer Speicherzellenanordnung gespeichert sind, auszuführen; und – einen Controller, um einen Schreib- und/oder einen Löschprozess in der Speicherzellenanordnung anzuwenden, wobei die Speicherzellenanordnung eine Speicherzelle umfasst, die ein Heizelement beinhaltet, das einen Teil eines Phasenänderungsmaterials kontaktiert, um mindestens einen Teil des Phasenänderungsmaterials selektiv zu schmelzen, wobei Seiten des Heizelements ein lineares Profil umfassen, und wobei die Seiten in Bezug auf eine Achse des Heizelements abgeschrägt sind.
- Das System nach Anspruch 17, wobei das Phasenänderungsmaterial Germanium-Antimon-Tellur (GST) umfasst.
- Das System nach Anspruch 17, wobei das Heizelement TiSiN umfasst.
- Das System nach Anspruch 17, wobei das Heizelement ein erstes Ende und ein gegenüberliegendes zweites Ende umfasst, das einen Querschnitt hat, der im Wesentlichen kleiner ist als ein Querschnitt des ersten Endes.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/627,443 | 2009-11-30 | ||
US12/627,443 US8470635B2 (en) | 2009-11-30 | 2009-11-30 | Keyhole-free sloped heater for phase change memory |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102010060893A1 true DE102010060893A1 (de) | 2011-06-01 |
Family
ID=43927308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010060893A Withdrawn DE102010060893A1 (de) | 2009-11-30 | 2010-11-30 | Loch-freies abgeschrägtes Heizelement für einen Phasenänderungsspeicher |
Country Status (5)
Country | Link |
---|---|
US (2) | US8470635B2 (de) |
JP (1) | JP2011142306A (de) |
KR (1) | KR20110092204A (de) |
CN (1) | CN102157683B (de) |
DE (1) | DE102010060893A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9419213B2 (en) * | 2014-06-06 | 2016-08-16 | The Regents Of The University Of Michigan | Directly heated RF phase change switch |
KR20180107806A (ko) | 2017-03-22 | 2018-10-04 | 삼성전자주식회사 | 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법 |
US10505110B2 (en) * | 2017-08-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase change memory structure to reduce power consumption |
US11832537B2 (en) | 2019-10-08 | 2023-11-28 | Eugenus, Inc. | Titanium silicon nitride barrier layer |
US11239418B2 (en) | 2020-01-06 | 2022-02-01 | International Business Machines Corporation | Memory device having a ring heater |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61247033A (ja) * | 1985-04-24 | 1986-11-04 | Toshiba Corp | テ−パエツチング方法 |
JPH07335625A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | プラズマエッチング方法 |
US5807789A (en) * | 1997-03-20 | 1998-09-15 | Taiwan Semiconductor Manufacturing, Co., Ltd. | Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI) |
EP0871213A3 (de) * | 1997-03-27 | 1999-03-03 | Siemens Aktiengesellschaft | Verfahren zur Bildung von Kontaktbohrungen mit variablem Seitenwandprofil |
JP2001274240A (ja) * | 2000-03-23 | 2001-10-05 | Toshiba Eng Co Ltd | 半導体装置及びその製造方法 |
JP2002110647A (ja) | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6569778B2 (en) * | 2001-06-28 | 2003-05-27 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
US20030220708A1 (en) * | 2001-11-28 | 2003-11-27 | Applied Materials, Inc. | Integrated equipment set for forming shallow trench isolation regions |
USRE48202E1 (en) | 2002-12-19 | 2020-09-08 | Iii Holdings 6, Llc | Electric device comprising phase change material |
DE60312040T2 (de) | 2002-12-19 | 2007-12-13 | Koninklijke Philips Electronics N.V. | Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung |
DE60335208D1 (de) | 2002-12-19 | 2011-01-13 | Nxp Bv | Elektrisches bauelement mit einer schicht aus phasenwechsel-material und verfahren zur seiner herstellung |
CN100521277C (zh) * | 2002-12-19 | 2009-07-29 | Nxp股份有限公司 | 包含相变材料的电器件 |
JP2004281571A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 半導体装置の製造方法 |
US20040241995A1 (en) | 2003-03-27 | 2004-12-02 | Matsushita Electric Industrial Co., Ltd. | Etching apparatus and etching method |
JP2004311972A (ja) * | 2003-03-27 | 2004-11-04 | Matsushita Electric Ind Co Ltd | ドライエッチング装置及びドライエッチング方法 |
US20040197947A1 (en) * | 2003-04-07 | 2004-10-07 | Fricke Peter J. | Memory-cell filament electrodes and methods |
JP2005012074A (ja) * | 2003-06-20 | 2005-01-13 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
DE102004052611A1 (de) * | 2004-10-29 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle |
US7238959B2 (en) * | 2004-11-01 | 2007-07-03 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same |
KR100688532B1 (ko) * | 2005-02-14 | 2007-03-02 | 삼성전자주식회사 | 텔루르 전구체, 이를 이용하여 제조된 Te-함유 칼코게나이드(chalcogenide) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자 |
EP1729303B1 (de) * | 2005-06-03 | 2010-12-15 | STMicroelectronics Srl | Verfahren zum Programmieren von Phasenübergangsspeicherzellen mit mehrfachen Speicherniveaus mithilfe eines Perkolationsalgorithmus |
KR100689831B1 (ko) * | 2005-06-20 | 2007-03-08 | 삼성전자주식회사 | 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들 |
JP2007042804A (ja) * | 2005-08-02 | 2007-02-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007073779A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
JP4817410B2 (ja) * | 2005-09-12 | 2011-11-16 | エルピーダメモリ株式会社 | 相変化メモリ素子およびその製造方法 |
JP5143415B2 (ja) * | 2006-01-02 | 2013-02-13 | 三星電子株式会社 | マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法 |
KR100746224B1 (ko) | 2006-01-02 | 2007-08-03 | 삼성전자주식회사 | 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 |
JP4691454B2 (ja) * | 2006-02-25 | 2011-06-01 | エルピーダメモリ株式会社 | 相変化メモリ装置およびその製造方法 |
KR100816748B1 (ko) | 2006-03-16 | 2008-03-27 | 삼성전자주식회사 | 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법 |
KR100780596B1 (ko) * | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택플러그 제조 방법 |
JP2008010737A (ja) * | 2006-06-30 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
US7754579B2 (en) * | 2006-08-21 | 2010-07-13 | Qimonda Ag | Method of forming a semiconductor device |
JP4437299B2 (ja) | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
US8003972B2 (en) * | 2006-08-30 | 2011-08-23 | Micron Technology, Inc. | Bottom electrode geometry for phase change memory |
CN101501850B (zh) * | 2006-10-16 | 2011-01-05 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法 |
KR100772116B1 (ko) * | 2006-10-31 | 2007-11-01 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
US8138028B2 (en) * | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
JP2008311489A (ja) * | 2007-06-15 | 2008-12-25 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
US7906368B2 (en) * | 2007-06-29 | 2011-03-15 | International Business Machines Corporation | Phase change memory with tapered heater |
TW200903777A (en) * | 2007-07-05 | 2009-01-16 | Ind Tech Res Inst | Phase-change memory element and method for fabricating the same |
JP2010537168A (ja) * | 2007-08-13 | 2010-12-02 | ユニバーシティ・オブ・ユタ・リサーチ・ファウンデイション | ハイスループット検出に適したマイクロアレイを製造する方法 |
KR100965030B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법 |
JP2009176819A (ja) * | 2008-01-22 | 2009-08-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR20090082627A (ko) | 2008-01-28 | 2009-07-31 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
JP2009212202A (ja) * | 2008-03-03 | 2009-09-17 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
JP5213496B2 (ja) * | 2008-03-31 | 2013-06-19 | 東京エレクトロン株式会社 | プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体 |
US7692959B2 (en) * | 2008-04-22 | 2010-04-06 | International Business Machines Corporation | Multilayer storage class memory using externally heated phase change material |
KR100973273B1 (ko) * | 2008-04-28 | 2010-07-30 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
US20090275198A1 (en) * | 2008-05-01 | 2009-11-05 | Smuruthi Kamepalli | Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices |
KR20090116500A (ko) * | 2008-05-07 | 2009-11-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 형성 방법 |
JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
-
2009
- 2009-11-30 US US12/627,443 patent/US8470635B2/en active Active
-
2010
- 2010-11-29 CN CN201010568302.0A patent/CN102157683B/zh active Active
- 2010-11-29 JP JP2010265811A patent/JP2011142306A/ja active Pending
- 2010-11-30 DE DE102010060893A patent/DE102010060893A1/de not_active Withdrawn
- 2010-11-30 KR KR1020100120425A patent/KR20110092204A/ko not_active Application Discontinuation
-
2013
- 2013-06-21 US US13/923,759 patent/US9082969B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102157683A (zh) | 2011-08-17 |
US20130286726A1 (en) | 2013-10-31 |
KR20110092204A (ko) | 2011-08-17 |
JP2011142306A (ja) | 2011-07-21 |
CN102157683B (zh) | 2016-02-10 |
US20110127485A1 (en) | 2011-06-02 |
US8470635B2 (en) | 2013-06-25 |
US9082969B2 (en) | 2015-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112018004630B4 (de) | Selektives aufwachsen eines phasenänderungsmaterials in dielektrischen poren mit einem hohen aspektverhältnis für die fertigung von halbleitereinheiten | |
DE112013006523T5 (de) | Eingebettete Magnettunnelkontakte umfassender Logikchip | |
DE102007014979B4 (de) | Integrierter Schaltkreis mit Kohlenstoff-Speicherschicht, Verfahren zur Herstellung, Speichermodul und Computersystem | |
DE112014000519B4 (de) | Metall-Isolator-Metall-Kondensator-Herstellungstechniken | |
DE102018108798A1 (de) | Elektrodenstruktur zum Verbessern von RRAM-Leistung | |
DE102019112891A1 (de) | Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode | |
DE102008028802B4 (de) | Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst | |
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE102010060893A1 (de) | Loch-freies abgeschrägtes Heizelement für einen Phasenänderungsspeicher | |
DE112013006462T5 (de) | Eingebettete Magnettunnelkontakte umfassender Logikchip | |
DE102015207969A1 (de) | Integrierbarer resistiver Speicher in Backend-Metallschichten | |
DE4318660C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
DE102007015506B4 (de) | Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen | |
DE102014119142A1 (de) | Metallleitungsverbindung für eine verbesserte RRAM- Zuverlässigkeit, Halbleiteranordnung, die diese umfasst, und deren Herstellung | |
DE102020101299A1 (de) | Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben | |
DE202016008735U1 (de) | Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises | |
DE60132152T2 (de) | Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht | |
DE4221511A1 (de) | Verfahren zum bilden von bitstellenleitungen auf einem halbleiter-wafer | |
DE112005001961T5 (de) | Integrierte Hartmaske mit niedrigem K-Wert | |
DE102011082182A1 (de) | Zustandsbestimmung von Phasenwechselspeicher unter Verwendung von Schwellwertflakendetektion | |
DE102013109523B4 (de) | Erzeugnis, das eine widerstandsvariable Schicht aufweist, sowie Verfahren zu dessen Herstellung | |
DE112011105805T5 (de) | Ätzstop-Schichten und Kondensatoren | |
DE102020132370A1 (de) | Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen | |
CN104157564A (zh) | 改善刻蚀后关键尺寸均匀性的方法 | |
DE102007028155B3 (de) | Verfahren zum Ausbilden von Durchgangsöffnungen für Kontakte einer integrierten Schaltungsvorrichtung oder für Elektroden einer Speichervorrichtung und integrierte Schaltungsvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R081 | Change of applicant/patentee |
Owner name: MICRON TECHNOLOGY, INC., BOISE, US Free format text: FORMER OWNER: SOONWOO CHA,JINWOOK LEE,JONG-WON LEE,TIM MINVIELLE, , US Effective date: 20111103 Owner name: MICRON TECHNOLOGY, INC., US Free format text: FORMER OWNER: SOONWOO CHA,JINWOOK LEE,JONG-WON LEE,TIM MINVIELLE, , US Effective date: 20111103 Owner name: MICRON TECHNOLOGY, INC., BOISE, US Free format text: FORMER OWNERS: CHA, SOONWOO, SANTA CLARA, CALIF., US; LEE, JINWOOK, SANTA CLARA, CALIF., US; LEE, JONG-WON, SANTA CLARA, CALIF., US; MINVIELLE, TIM, SANTA CLARA, CALIF., US Effective date: 20111103 |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE Effective date: 20111103 Representative=s name: VIERING, JENTSCHURA & PARTNER, 40476 DUESSELDORF, Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE Effective date: 20111103 Representative=s name: VIERING, JENTSCHURA & PARTNER, DE Effective date: 20111103 |
|
R012 | Request for examination validly filed |
Effective date: 20120117 |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER, 40476 DUESSELDORF, Representative=s name: VIERING, JENTSCHURA & PARTNER, DE |
|
R081 | Change of applicant/patentee |
Owner name: MICRON TECHNOLOGY, INC., BOISE, US Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH Effective date: 20120521 Owner name: MICRON TECHNOLOGY, INC., US Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH Effective date: 20120521 |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE Effective date: 20120521 Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE Effective date: 20120521 Representative=s name: VIERING, JENTSCHURA & PARTNER, DE Effective date: 20120521 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |