JP2007227812A - 相変化メモリ装置およびその製造方法 - Google Patents

相変化メモリ装置およびその製造方法 Download PDF

Info

Publication number
JP2007227812A
JP2007227812A JP2006049409A JP2006049409A JP2007227812A JP 2007227812 A JP2007227812 A JP 2007227812A JP 2006049409 A JP2006049409 A JP 2006049409A JP 2006049409 A JP2006049409 A JP 2006049409A JP 2007227812 A JP2007227812 A JP 2007227812A
Authority
JP
Japan
Prior art keywords
phase change
conductive material
plug
memory device
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006049409A
Other languages
English (en)
Other versions
JP4691454B2 (ja
Inventor
Tsutomu Hayakawa
努 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006049409A priority Critical patent/JP4691454B2/ja
Priority to TW096105129A priority patent/TWI340487B/zh
Priority to CN2007100841401A priority patent/CN101026178B/zh
Priority to US11/678,484 priority patent/US7755075B2/en
Publication of JP2007227812A publication Critical patent/JP2007227812A/ja
Application granted granted Critical
Publication of JP4691454B2 publication Critical patent/JP4691454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱を共に抑制し、熱効率の低下を最小限化して、大規模な相変化メモリ装置の量産を可能とすること。
【解決手段】相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグ１０４を採用して抑制する。すなわち、第２の導電材料に比べて比抵抗が大きい（逆に、熱伝導率は小さい）第１の導電材料からなる第１の導電材料プラグ１０６にヒータ電極１１０を接続することによって、放熱を抑制する。相変化層の上側の電極からの放熱は、引き出し電極１１６を用いた、相変化領域（ヒータ電極１１０の上面１１２の近傍）の直上に電極を設けない電極構造の採用によって抑制する。
【選択図】図１

Description

本発明は、相変化メモリ装置およびその製造方法に関する。
相変化メモリ装置は、結晶状態によって電気的抵抗が変わる相変化層（カルコゲナイド半導体薄膜等）をメモリセルに利用する素子である。カルコゲナイド半導体とは、カルコゲン元素を含む非晶質（アモルファス）半導体である。
カルコゲン元素とは、６族元素のＳ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テルル）のことである。カルコゲナイド半導体の利用分野は、光ディスクと電気的メモリに大別される。電気的メモリの分野で使用されるカルコゲナイド半導体としては、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）およびＳｂ（アンチモン）の化合物であるＧｅＳｂＴｅ（以下、ＧＳＴという）、あるいは、ＡｓＳｂＴｅやＳｅＳｂＴｅ等が知られている。
カルコゲナイド半導体は、非晶質半導体の状態と、結晶状態の２つの安定した状態をとることができ、非晶質状態から結晶状態に移行させるためには、エネルギー障壁を超える熱を供給する必要がある。非晶質状態は高抵抗を示し、これをデジタル値の"１"に対応させ、結晶状態は低抵抗を示し、これをデジタル値の"０"に対応させることにより、デジタル情報の記憶が可能となる。そして、カルコゲナイド半導体を介して流れる電流量（あるいは電圧降下）の差を検出することによって、記憶情報が"１"であるか、"０"であるかを判定することが可能となる。
カルコゲナイド半導体の相変化のために供給される熱としては、ジュール熱が利用される。すなわち、ピーク値ならびに時間幅が異なるパルスをカルコゲナイド半導体に供給することによって、電極とカルコゲナイド半導体との接触面近傍においてジュール熱を生じさせ、このジュール熱により相変化を生じさせる。
具体的には、カルコゲナイド半導体に、その溶融点付近の熱を短時間供給した後に、急速に冷却すれば、カルコゲナイド半導体は非晶質状態になる。一方、カルコゲナイド半導体に溶融点に比べて低い結晶化温度を長時間かけて供給した後に冷却すれば、カルコゲナイド半導体は結晶状態になる。例えば、ＧＳＴに融点（約６１０℃）の付近の熱を短時間（１〜１０ｎｓ）に供給した後に、急速に冷却（約１ｎｓ）すれば、ＧＳＴは非晶質状態になる。一方、ＧＳＴに結晶化温度（約４５０℃）の熱を長時間（３０〜５０ｎｓ）印加した後に冷却すれば、ＧＳＴは結晶状態になる。
非晶質状態から結晶状態に移行させることを「セット（結晶化過程）」といい、このときカルコゲナイド半導体に与えられるパルスを「セットパルス」という。ここで、結晶化に最低限必要な温度（結晶化温度）をＴｃとし、結晶化に最低限必要な時間（結晶化時間）をｔｒとする。その逆に、結晶状態から非晶質状態に移行させることを「リセット（非晶質化過程）」といい、このときカルコゲナイド半導体に与えられるパルスを「リセットパルス」という。このとき、カルコゲナイド半導体に与えられる熱は融点Ｔｍ付近の熱であり、カルコゲナイド半導体は溶融後に急冷される。
図２２（ａ），（ｂ）は、相変化メモリ装置の基本的構造と相変化メモリ装置のセット／リセット動作について説明するための図である。
図２２（ａ）に示すように、相変化メモリ装置は基本的に、カルコゲナイド半導体層（相変化層）４６を、上下の電極（４２，４８）で挟み込んだ構造をしている。なお、参照符号４０は基板であり、参照符号４４は電気的絶縁膜である。上側の電極４８には、セットパルス等が印加される端子Ｐが接続され、下側の電極４２は、グランド（基準電位）に固定されている。
図２２（ｂ）に示すように、図２２（ａ）の相変化メモリ装置は抵抗Ｒ１と等価であり、この抵抗Ｒ１の抵抗値が、アモルファス状態であるか結晶状態であるかによって異なる。図２２（ｂ）の左側に示すように、端子Ｐには、セットパルスＳ１（ピーク値が閾値Ｖｔｈを超えるパルス）、リセットパルスＳ２（Ｓ１よりもピーク値が大きく、かつ幅の短いパルス）、ならびに、リードパルス（ピーク値が閾値Ｖｔｈ未満で、Ｓ１よりも幅広のパルス）が入力される。ここで、Ｖｔｈは、結晶化に必要なジュール熱を発生しうる下限電圧である。
セットパルスＳ１の電圧値は結晶化のための閾値Ｖｔｈを超えており、その時間幅は、結晶化時間（カルコゲナイド半導体の結晶化に最低限必要な時間）以上である。このとき発生するジュール熱による温度上昇は、カルコゲナイド半導体の融点（Ｔｍ）よりかなり低く、かつ、結晶化に最低限必要な温度（結晶化温度Ｔｃ）よりも高い。
一方、リセットパルスＳ２のピーク値は、結晶化のための閾値Ｖｔｈをはるかに超え、かつ、その幅は十分に狭い。これにより、ジュール熱による温度上昇は、カルコゲナイド半導体の融点Ｔｍを超える。また、温度上昇がピークとなる時点から結晶化温度Ｔｃに至るまでの時間は十分に短く、これによって、カルコゲナイド半導体は一旦、溶融した後、急冷されることになり、この結果として、カルコゲナイド半導体はアモルファス状態に復帰する。
リードパルスＳ３は、抵抗Ｒ１の抵抗値を測定するためのパルスであり、カルコゲナイド半導体の状態には何ら影響を与えない。
以上の説明では、端子ＰからセットパルスＳ１／リセットパルスＳ２を供給する回路方式を採用しているが、回路方式としては、図２３に示すような回路方式でもよい。
図２３は、相変化メモリ装置の回路方式の一例を示す回路図である。
図２３において、抵抗Ｒ１は、相変化メモリ装置と等価な抵抗であり、端子Ｐは、ＶＤＤ（電源電位）に接続されている。Ｍ１〜Ｍ３は、サイズが調整されたＭＯＳトランジスタであり、Ｐ１，Ｐ２，Ｐ３はそれぞれ、セットパルス用端子、リセットパルス用端子およびリードパルス用端子である。
Ｐ１〜Ｐ３の各々によって、ＭＯＳトランジスタＭ１〜Ｍ３のどれをオンさせるかを選択すると共に、ＭＯＳトランジスタＭ１〜Ｍ３の導通時間を制御する。これによって、セット、リセットならびにリードの各動作を実現することができる。
図２４は、相変化メモリ装置（相変化メモリＩＣ）における、リード動作を説明するための回路図である。図２４では、前掲の図と共通する部分には同じ参照符号を付してある。
図２４において、Ｗはワード線を示し、Ｇはグランド線を示し、Ｂはビット線（セットパルスＳ１，リセットパルスＳ２，リードパルスＳ３を入力するための端子Ｐに接続されるパルス入力線である）を示し、Ｒ１は相変化メモリ装置（カルコゲナイド層４６）の等価抵抗を示す。
また、Ｍ４はメモリセル選択のためのＮＭＯＳトランジスタ（スイッチング素子）を示し、Ｒ２は電流／電圧変換抵抗を示し、Ａ１はセンスアンプを示し、参照符号６２は、センスアンプＡ１の基準電圧源を示す。また、Ｉ１は、リード動作時にメモリセルを流れる電流を示し、ＶｏｕｔはセンスアンプＡ１の出力電圧（センシング出力）を示す。
セット動作時（リセット動作時やリード動作時も同じ）には、ワード線ＷをアクティブレベルとしてＮＭＯＳトランジスタＭ４をオンさせ、その後、端子Ｐから、必要なパルス（Ｓ１〜Ｓ３のいずれか）を入力する。リード動作時には、リードパルスＳ３が入力される。
メモリセルを構成するカルコゲナイド半導体層４６がアモルファス状態であるか、結晶状態であるかによって抵抗Ｒ１の抵抗値が異なり、これに対応して、電流Ｉ１の電流量が異なる。したがって、その電流量を電圧値に変換して読み取ることによって、記憶されている情報が"1"であるか"０"であるかを判定することができる。
図２５は、相変化メモリ装置（相変化メモリＩＣ）における、メモリセル部の具体的な構造の一例を示す断面図である。
図２５において、ｐ型の半導体基板７０には、ｎ型層７１，７２（ソース層７１，ドレイン層７２）が形成されており、ゲート絶縁膜７３上にゲート電極７４（ワード線Ｗに接続される）が設けられている。
参照符号７５，７９は層間絶縁膜である。ｎ型層７１には電極（層間絶縁膜７５を貫通するコンタクトプラグ７６ならびに1層目の導体層からなる電極７８）が接続されており、この電極はグランド線Ｇに接続されている。
また、ｎ型層７２には、層間絶縁膜７５を貫通するコンタクトプラグ７７（例えば、タングステン（Ｗ）からなる）が接続され、このコンタクトプラグ７７には、層間絶縁膜７９を貫通するコンタクトプラグ８０（ヒータ電極）が接続されている。
参照符号８２はカルコゲナイド半導体からなる相変化層である。参照符号８１は、極薄い金属膜からなる密着層である。カルコゲナイド半導体層８２と層間絶縁膜７９との密着性は良好とは言えないため、両者の密着強度を向上させるため、密着層８１が設けられている。
参照符号８３は、相変化層８２の上面を覆うように設けられている、２層目の導体層からなる上部電極である。参照符号８４は層間絶縁膜である。上部電極８３には、層間絶縁膜８４を貫通するコンタクトプラグ８５が設けられており、このコンタクトプラグ８５には、３層目の導体層からなる電極８６（この電極８６がパルス供給用端子Ｐとなる）が接続されている。コンタクトプラグ８５および３層目の導体層からなる電極８６は、コンタクト電極を構成する。
図２５中、相変化層８２内の点線Ｘで囲まれて示される領域が、相変化が生じる領域（相変化領域）である。
また、層間絶縁膜７９に埋め込まれている電極８０（例えば、チタン窒化物（ＴｉＮ）からなる）は、相変化層８２を流れる電流を絞り込んで電流密度を増大させ、結果的に、相変化領域Ｘにおいてジュール熱を効率的に発生させるのに寄与する働きをするため、ヒータ電極（加熱電極）と呼ばれる（以下、ヒータ電極という）。
相変化層８２を流れる電流の電流密度は、ヒータ電極８０と相変化層８２との接触面積が減少すればするほど増加し、これに伴い、発生するジュール熱は増大する。よって、ヒータ電極８０と相変化層８２との接触面積は十分に狭く（例えば、フォトリソグラフィの最小の設計寸法で決まる面積）に設定される。
図２２（ａ）に記載したような、相変化層を上下の電極で挟み込んだ構造の相変化メモリ装置は、例えば、特許文献１に記載されている。また、この特許文献１には、電極を介して熱が逃げ、相変化メモリ装置の相変化過程における熱効率が低下するのを抑制するために、下側の電極（ヒータ電極）を先端が尖った形状として、その電極と相変化層との間の接触面積を最小化する技術が示されている。
特開２００３−３３２５２９号公報
本発明の発明者は、図２５に示すような構造の相変化メモリ装置について種々、検討したが、その結果、以下のような２つの不都合が生じ得ることがわかった。
（１）上部電極からの放熱による熱効率の低下
すなわち、図２５の相変化メモリ装置では、相変化層８２の相変化領域Ｘにおいて発生した熱が、上部電極８３から放熱され、これによって相変化時（特に、リセット時）における熱効率が低下する。つまり、良導電性の金属（例えば、タングステン（Ｗ））からなる上部電極８３が、ヒートシンク（放熱フィン）として機能し、熱効率の低下が生じる。
（２）コンタクトプラグからの放熱による熱効率の低下
また、図２５の相変化メモリ装置では、相変化層８２の相変化領域Ｘにおいて発生した熱が、ヒータ電極８０を介して下方に伝達され、コンタクトプラグ７７に達し、そして、このコンタクトプラグ７７から放熱される、という放熱ルートが存在する。この放熱ルートは、相変化メモリ装置の構造上、必然的に生じるものである。
つまり、コンタクトプラグ７７は、電気抵抗を減少させるという観点から低抵抗の材料（例えば、タングステン（Ｗ））で構成され、一方、ヒータ電極８０は、ジュール熱を効率的に発生させるという観点から、高抵抗の材料（例えば、チタン窒化物（ＴｉＮ））によって構成されている。そして、金属材料の場合、導電率（抵抗率の逆数）が大きい材料は、同様に熱伝導率も大きいという特性があるため、低抵抗（つまり、導電率が大）のコンタクトプラグ７７は、高抵抗（つまり、導電率が小さい）のヒータ電極８０に比べて、熱伝導率も高くなり、ゆえに、コンタクトプラグ７７が、放熱性が良好なヒートシンク（放熱フィン）として機能してしまうことになる。
相変化メモリのメモリセルは、図２２に示したように、カルコゲナイド半導体層４６を金属電極４８，４２で挟み込む構造を採るため、相変化領域Ｘの上側および下側に存在する金属層からの放熱は、必然的に生じるものである。
このような、相変化領域Ｘの上下の金属層からの放熱による熱効率の低下は、単体の相変化メモリ装置や集積度の低い相変化メモリＩＣを試作する段階では、さほど問題とならないが、微細化プロセスを利用して、高集積度の相変化メモリ装置を、実際に量産しようとする段階では、大きな問題となり得る。
すなわち、相変化メモリ装置の大容量化のためには、メモリセルのサイズを小さくする必要があり、そのため、リセット電流（相変化層を結晶状態からアモルファス状態にするための電流）の低減が重要な課題となっている。したがって、相変化領域の上下の金属層が、放熱性に優れたヒートシンク（放熱フィン）として機能してしまう構造は、熱効率を低下させ、リセット電流の電流量の低減を阻む要因となる。
なお、特許文献１記載の技術は、相変化層とヒータ電極との接触界面における放熱を問題としており、「相変化領域の上部電極からの発熱」については、何ら言及されておらず、示唆もない。
また、同様に、特許文献１には、「ヒータ電極を介して伝達された熱が下地の電極を介して放熱される」という課題についても、何ら言及されておらず、示唆もない。
したがって、特許文献１の技術は、上記課題に対する解決策を提示しない。また、特許文献１記載の技術は、ヒータ電極の先端部の形状を鋭角形状に加工する必要があり、この点、相変化メモリ装置の製造方法が複雑化するのは否めない。
本発明はこのような考察に基づいてなされたものであり、その目的は、相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱を共に抑制して、熱効率の低下を最小限化し、大規模な相変化メモリ装置の量産を可能とすることにある。
本発明の相変化メモリ装置は、第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグと、が共通のコンタクトホール内に埋め込まれて構成される異種材料コンタクトプラグと、前記第1の導電材料プラグに一端が接続されるヒータ電極と、このヒータ電極の他端に、その底面の一部が接続される相変化層と、この相変化層と前記ヒータ電極との接触面の直上から外れた領域において、前記相変化層の底面の一部に接触する引き出し電極層と、この引き出し電極の上面の一部に接続されるコンタクト電極と、を有する。
本発明によって、従来の常識的な基本構造（相変化層を上下の電極で挟む構造）に代わる、相変化メモリ装置の新規な基本構造（異種材料コンタクトプラグと引き出し電極を併用した、高い熱効率を実現可能な基本構造）が提供される。本発明では、相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグを採用して抑制する。すなわち、第２の導電材料に比べて比抵抗が大きい（逆に、熱伝導率は小さい）第１の導電材料からなる第１の導電材料プラグにヒータ電極を接続することによって、放熱を抑制することができる。一方、相変化層の上側の電極からの放熱は、引き出し電極を用いた、相変化領域の直上に電極を設けない電極構造を採用することによって抑制する。すなわち、相変化領域の直上にはヒートシンクとして機能する電極が存在しないため、放熱は十分に小さくなる。したがって、相変化層の上側、下側の金属の双方からの放熱を効果的に抑制することができ、相変化時（特に、リセット時）の熱効率を改善することが可能となる。ここで、相変化層の下側の金属からの放熱対策に関して、用語等の説明をしておく。「コンタクトプラグ」とは、「一つの電子回路要素と他の電子回路要素とを電気的に接続するために使用される電極」であり、一般的には、電気的絶縁膜中に埋め込まれて形成されるものである。また、「異種材料コンタクトプラグ」とは、「少なくとも２種類の導電材料層（導電材料プラグ）を面により接触させて構成される複合型のコンタクトプラグ」である。従来のコンタクトプラグとして、薄いバリアメタル（例えば、下地のシリコン基板との良好な電気的接続を確保するために補助的に設けられるチタン層など）を堆積した後、比抵抗の小さな金属（例えば、タングステン）を絶縁膜中に埋め込んだ構造をもつものがあるが、この従来構造のプラグは、本発明でいう「異種材料コンタクトプラグ」には該当しない。その理由は、従来のコンタクトプラグにおいて、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、電流経路を提供する部分）は、あくまで比抵抗の小さな金属（タングステン等）からなる部分のみであり、バリアメタルは、半導体装置の良好な製造を可能とするために設けられているにすぎないからである。本発明でいう「異種材料コンタクトプラグ」は、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、コンタクトプラグとして機能する部分）が少なくとも２つ存在し、その２つのコンタクトプラグが異なる導電材料で構成され、かつ、各コンタクトプラグが一体化されて複合型のコンタクトプラグを構成しているものである。但し、本発明でいう「異種材料コンタクトプラグ」に含まれる導電材料が、上記のバリアメタルとしての機能を兼ね備える場合もあり得る。また、本発明でいう「異種材料コンタクトプラグ」は、ヒータ電極と、導電体層（すなわち、シリコン基板に形成された拡散層、金属電極や配線、あるいは他のコンタクトプラグ等）とを電気的に接続するために使用される。そして、「本発明の異種材料コンタクトプラグ」では、ヒータ電極と接触する部分には、第２の導電材料に比べて比抵抗が大きな（すなわち、導電率が小さく、熱伝導率も小さい）第１の導電材料からなる第１の導電材料プラグを使用し、これによって、第１導電材料プラグにおける放熱を抑制する。したがって、相変化メモリ装置における書き込み時（特にリセット時）の熱効率が改善される。一方、第２の導電材料プラグは、第１の導電材料に比べて比抵抗が小さな（すなわち、導電率が大きく、熱伝導率も大きい）第2の導電材料により構成し、この第２の導電材料プラグによって、異種材料コンタクトプラグ全体の電気抵抗を十分に低減する。各プラグは少なくとも側面同士が接触し、かつ、ヒータ電極と第２の導電材料プラグとは重なりを持たない。第２の導電材料プラグは、導電率が高い材料で構成されるため、電子回路の電気抵抗は十分に小さく抑えることができる。また、ヒータ電極と接触する部分は熱伝導率の低い材料で構成して放熱を低減していることにより、その他の電極や配線の材料として、比抵抗が小さな金属材料(タングステン（Ｗ）の他、シリコン系のＬＳＩで使用されているアルミニュウム（Ａｌ），銅（Ｃｕ）など）をおもいきって使用することができるようになり、材料選択の自由度が増大し、大規模な相変化メモリの製造に役立つ。なお、比抵抗（ρ）は、電気抵抗率、体積抵抗率とも呼ばれ、１／ρが導電率（電気伝導率、比電気伝導度とも呼ばれる）である。本発明では、「比抵抗」と「導電率」の用語を採用する。
また、本発明の相変化メモリ装置の一態様では、前記異種材料コンタクトプラグを構成する前記第１の導電材料プラグおよび前記第２の導電材料プラグは、両プラグの少なくとも側面同士が接触し、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを持たない態様で接触して構成される。
異種材料コンタクトプラグの構造として、第１の導電材料プラグと第２の導電材料プラグとが並置された構造を採用するものである。このような構造は、コンタクトホールの平面形状の工夫ならびにＣＶＤによる埋め込み技術の利用によって、容易に形成することが可能であり、この点で、相変化変化メモリの量産化に有利となる。すなわち、コンタクトホールの平面形状として、幅広の本体部と幅の狭い突起部をもつ平面形状（例えば、Ｐ字型、Ｌ字型、凸型）を採用して、膜厚の調整をしつつ第１、第２の導電材料を連続的に堆積すれば、幅の狭い突起部は第１の導電材料にて完全に埋め込まれ、幅広の本体部分は、第２の導電材料によって埋め込まれることになり、特別な製造技術を用いることなく、異種材料コンタクトプラグを容易に得ることができる。
また、本発明の相変化メモリ装置の他の態様では、前記異種材料コンタクトプラグを構成する前記第１の導電材料プラグおよび前記第２の導電材料プラグは、両プラグが前記コンタクトホール内に積み重ねられ、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを有する態様にて接触して構成される。
異種材料コンタクトプラグの構造として、第１の導電材料プラグと第２の導電材料プラグが積層された構造を採用するものである。積層構造の採用により、異種材料コンタクトプラグの占有面積を最小化することができる。ヒータ電極と接触する部分には、比抵抗が大きい（熱伝導率が小さく、導電率も小さい）第１の材料からなる第１の導電材料プラグを配置しているため、ヒータ電極を伝わってくる熱の放熱を抑制することができる。一方、第２の導電材料プラグは、比抵抗が小さい（導電率および熱伝導率が共に大きい）第２の導電材料により構成し、この第２の導電材料プラグによって、異種材料コンタクトプラグ全体の電気抵抗を十分に低減することができる。
また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒化物、あるいは前記金属のシリサイドを含む。
第１の導電材料プラグの材料として使用可能な、主成分となり得る金属材料を列記したものである。これらの金属材料は、ヒータ電極としても使用可能な材料である。いずれの金属材料も、シリコン系ＬＳＩで使用されているアルミニュウム（Ａｌ）や銅（Ｃｕ）と比べて、導電率、熱伝導率が共に小さい。但し、これらの金属材料の中には、第２の導電材料プラグの材料としても使用できるものも含まれている。
また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含む。
第１の導電材料プラグとして使用可能な金属材料を、具体的に例示列記したものである。上記のとおり、これらの金属材料は、基本的にヒータ電極として使用可能である。但し、これらの金属材料の中には、第２の導電材料プラグの材料としても使用可能なものが含まれている。
また、本発明の相変化メモリ装置の他の態様では、前記第２の導電材料プラグを構成する前記第２の導電材料は、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを含む。
第２の導電材料プラグの材料となり得る金属材料を、例示列挙したものである。上記のとおり、これらの金属材料は、基本的に接地電極や接地配線として使用可能である。ただし、これらの金属材料の中には、第１の導電材料プラグの材料としても使用可能なものが含まれている。
また、本発明の相変化メモリ装置の他の態様では、前記第２の導電材料の比抵抗は、前記第２の導電材料の１０倍以上である。
第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）間の比抵抗のオーダーの相違を例示したものである。第１／第２の導電材料間では、導電率、熱伝導率共に、概ね１０倍程度の差があるのが好ましい（ただし、これに限定されるものではない）。
また、本発明の相変化メモリ装置の一態様では、前記ヒータ電極は絶縁膜に埋め込まれており、その絶縁膜上に、前記ヒータ電極の上面の少なくとも一部を露出するようにパターニングされている絶縁膜が形成され、そのパターニングされている絶縁膜上に所定パターンの前記引き出し電極層が形成され、この引き出し電極層の一部上ならびに前記露出しているヒータ電極上を覆うように前記相変化層が設けられている。
ヒータ電極ならびに引き出し電極層は共に、相変化層の底面に接触する。但し、引き出し電極層は、相変化層とヒータ電極との接触面の直上から外れた領域において、相変化層の底面に部分的な重なりをもつ形態で接触する。そして、ヒータ電極上から外れた箇所において、コンタクト電極が、引き出し電極層に直接的に接続される。相変化層の相変化領域の直上には、ヒートシンクとして機能する電極が存在しないため、従来のように、電流により生じるジュール熱が電極を介して放熱されることがなくなり、相変化処理における熱効率が改善される。したがって、リセット電流の低減が可能となり、メモリセルサイズの縮小が可能となる。また、従来構造のような上部電極が存在しないため、その膜厚が問題となることがない。つまり、本発明の相変化メモリ素子では、十分な厚みをもつ引き出し電極層を、何らの問題なく形成可能であるため、配線抵抗の低減が可能である。また、コンタクト電極の直下には、ＧＳＴ等の相変化層が存在しないため、コンタクトホール開口時における相変化層の露出に伴う汚染や、その一部の昇華、消失の問題、コンタクトホールの埋め込み不良の発生の問題も生じない。また、本発明の相変化メモリ素子の構造では、相変化層の底面は、引き出し電極層（金属層）と接触しており、相変化層が絶縁膜と接触する従来構造に比べて密着性が向上する。また、引き出し電極層上に密着性向上のためにチタン（Ｔｉ）等の薄膜からなる密着層を形成したとしても、この密着層は、相変化が生じる領域の相変化層とは接触しないため、従来のように、相変化が生じる領域で両者の成分が結合して組成変動が生じる問題は発生せず、したがって、書き換え特性への影響がない。また、引き出し電極層（タングステン（Ｗ）等の金属層）は、製造プロセス上、相変化層から独立した存在であるため、メモリセルにおいて引き出し電極層を形成する際に、周辺回路において、電極や配線を同時に形成することが可能となり、製造プロセスの共用化が可能となる。また、引き出し電極層のパターンを変更することによってコンタクト電極の形成位置を自由に変更することができ、レイアウト設計の自由度が向上する。
また、本発明の相変化メモリ装置の他の態様では、前記引き出し電極層は、主電極層と、その主電極層の表面に形成された、前記相変化層との密着性を向上させるための密着層と、により構成される。
引き出し電極層を構成要素である主電極層（例えば、タングステン（Ｗ）等の金属層）上に、密着層（チタン（Ｔｉ）等）を設けることによって、相変化層と引き出し電極層との密着性を向上させることができる。この密着層は、相変化が生じる領域の相変化層とは接触しないため、従来のように、相変化が生じる領域で両者の成分が結合して組成変動が生じる問題は発生せず、したがって、書き換え特性への影響がない。
また、本発明の相変化メモリ装置の製造方法は、第１の絶縁膜にコンタクトホールを形成し、そのコンタクトホール内に、第１の導電材料からなる第１の導電材料プラグおよび前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグを埋め込んで異種材料コンタクトプラグを形成する第１の工程と、前記第１の絶縁膜上に第２の絶縁膜を形成し、この第２の絶縁膜にコンタクトホールを形成し、そのコンタクトホール内に、前記第1の導電材料プラグに一端が接続されるヒータ電極を形成する第２の工程と、前記引き出し電極層を形成すると共に、前記ヒータ電極の少なくとも一部を露出させる第３の工程と、前記引き出し電極層上ならびに前記露出しているヒータ電極上を覆うように相変化層を形成する第４の工程と、前記相変化層を、前記ヒータ電極の近傍において前記相変化層と前記引き出し電極層の一部とが重なり合って接触し、かつ、その重なり合って接触する部分から外れた箇所において前記引き出し電極層が露出するように、パターニングする第５の工程と、前記相変化層上ならびに前記引き出し電極層上の絶縁膜に、前記引き出し電極層に達するコンタクトホールを形成し、そのコンタクトホールを介して前記引き出し電極に直接的に接触するコンタクトプラグを形成する第６の工程と、を含む。
シリコン系ＩＣの基本的な製造プロセス技術を用いて、異種材料コンタクトプラグ、相変化層、引き出し電極層、ならびに、この引き出し電極層に直接的に接続されるコンタクトプラグを形成するものである。特殊な製造工程は一切不要であり、よって、本発明の相変化メモリ装置を、無理なく、容易に量産することができる。
また、本発明の相変化メモリ装置の製造方法の他の態様では、前記第１の工程では、まず、前記第１の絶縁膜の一部を選択的にパターニングし、その平面形状が、幅広の本体部と、この本体部から突出すると共に、その幅が前記本体部の幅よりも狭い突起部と、を有する前記コンタクトホールを形成し、次に、前記突起部のみを完全に埋め込むことができる条件にて、前記コンタクトホールを前記第１の導電材料により埋め込んで前記第１の導電材料プラグを形成し、次に、前記コンタクトホールの前記本体部を、前記第２の導電材料にて完全に埋め込んで前記２の導電材料プラグを形成する。
狭い溝は、所定膜厚の薄膜で完全に埋め込むことができ、広い溝は、完全には埋め込むことはできない点に着目し、コンタクトホールの平面形状を、本体部と突起部を有する形状とし、そして、まず、第１の導電材料によって、狭い溝を完全に埋め込んで第１の導電材料プラグを形成し、次に、窪みが残っている広い溝の部分に第２の導電材料をさらに埋め込んで第２の導電材料プラグを形成したものである。溝（コンタクトホール）の平面パターンや溝の幅と、第１および第２の導電材料薄膜の膜厚とを調整することにより、コンタクトホールの埋め込み技術（ＣＶＤ等）を用いるだけで、異種材料コンタクトプラグを容易に形成することができる。この製造方法によって、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置を実現することができる。
また、本発明の相変化メモリ装置の製造方法の他の態様では、前記第１の工程では、まず、前記第１の絶縁膜の一部を選択的にパターニングして前記コンタクトホールを形成し、次に、前記コンタクトホール内に、前記第２の導電材料を埋め込み、さらにエッチバックすることによって、前記第２の導電材料の上面が前記コンタクトホールの上面よりも低くなるようにし、これによって、前記第２の導電材料プラグを形成し、次に、前記コンタクトホール内の前記第２の導電材料プラグ上に、前記第１の導電材料を埋め込み、これによって、前記第１の導電材料プラグを形成する。
金属材料の埋め込み技術ならびにエッチング技術を用いて、コンタクトホール内の下側の空間に第２の導電材料を埋め込んだ後、そのコンタクトホール内の上側の空間に第１の導電材料を埋め込んで、異種材料コンタクトプラグを形成するものである。この製造方法によって、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置を実現することができる。
本発明の相変化メモリ装置の製造方法の他の態様では、前記第３の工程では、前記引き出し電極層とその下の絶縁膜を連続的にパターニングすることによって前記ヒータ電極の上面の少なくとも一部が露出し、かつ、前記連続的なパターニングの際、前記引き出し電極層とその下の絶縁膜とのエッチングレートの差に起因して、パターニングされた前記引き出し電極層の断面は略垂直となり、一方、パターニングされた前記絶縁膜の断面が傾斜形状となり、これにより、前記引き出し電極層の端部を、前記相変化層と前記ヒータ電極との接触部分の直上から外れた箇所に位置させることが自動的に達成される。
本発明の相変化メモリ装置において、ヒータ電極の位置と、引き出し電極層の端部の位置関係は非常に重要である。つまり、引き出し電極層は、ヒータ電極と相変化層との良好な接触を阻害してはならないが、その一方で、引き出し電極層の端部が、ヒータ電極と相変化層との接触面近傍からあまりに離れすぎると、メモリセルサイズの縮小の要請に反することになる。そこで、ヒータ電極と引き出し電極の端部との相対的位置が自動的に決定される、いわゆるセルフアライン（自己整合）による位置合わせ技術を採用するものである。すなわち、ヒータ電極上の絶縁膜をパターニングするに際し、共通のマスクを利用して、引き出し電極層を加工し、続いてその下の絶縁膜を連続的に除去して開口を形成する。このとき、引き出し電極層のエッチングレートは高いことから、引き出し電極の加工箇所の断面は略垂直となり、一方、絶縁膜のエッチングレートは低いことから（エッチングの最中に絶縁膜の再成長が同時進行し）、絶縁膜の加工箇所の断面はテーパー（斜面）状となる。これによって、ヒータ電極と相変化層との接触面は、絶縁膜が斜面状となって水平方向に突出する距離だけ、引き出し電極層の端部から離れて形成されることになる。したがって、引き出し電極層の端部と、ヒータ電極と相変化層との接触面との相対的位置関係が自動的に決定されることになり、位置決め上の問題が生じず、微小な相変化メモリ素子の製造が容易化される。
また、本発明の相変化メモリ装置の製造方法の他の態様では、前記第３の工程における前記引き出し電極層の形成は、主電極層の形成工程と、その主電極層上に、前記相変化層との密着性を向上させるための密着層を形成する工程と、を経て形成される。
引き出し電極層を構成要素である主電極層（例えば、タングステン（Ｗ）等の金属層）上に、密着層（チタン（Ｔｉ）等）を設けることによって、相変化層と引き出し電極層との密着性を向上させることができる。密着層は、相変化が生じる領域の相変化層とは接触しないため、従来のように、相変化が生じる領域で両者の成分が結合して組成変動が生じる問題は発生せず、したがって、書き換え特性への影響がない。
本発明によって、従来の常識的な基本構造（相変化層を上下の電極で挟む構造）に代わる、相変化メモリ装置の新規な基本構造（異種材料コンタクトプラグと引き出し電極を用併用した、高い熱効率を実現可能な基本構造）が提供される。
これによって、相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱が共に抑制され、熱効率の低下が最小限化され、大規模な相変化メモリ装置の量産が可能となる。
本発明の相変化メモリ装置では、相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグを採用して抑制される。すなわち、第２の導電材料に比べて比抵抗が大きい（逆に、熱伝導率は小さい）第１の導電材料からなる第１の導電材料プラグにヒータ電極を接続することによって、放熱が抑制される。一方、相変化層の上側の電極からの放熱は、引き出し電極を用いた、相変化領域の直上に電極を設けない電極構造の採用によって抑制される。すなわち、相変化領域の直上にはヒートシンクとして機能する電極が存在しないため、放熱は十分に小さくなる。したがって、相変化層の上側、下側の金属の双方からの放熱を効果的に抑制することができ、相変化時（特に、リセット時）の熱効率を改善することが可能となる。
また、本発明の相変化メモリ装置の製造方法によれば、シリコン系ＬＳＩの汎用的な製造技術を使用し（特別な製造工程を設けることなく）、異種材料コンタクトプラグと引き出し電極を併用した、新規な相変化メモリ装置の基本構造を、容易に実現することができる。
本発明では、相変化メモリ装置の新規な基本構造（異種材料コンタクトプラグと引き出し電極を併用した、放熱が抑制された基本構造）を実現する。
本発明では、相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグを採用して抑制する。すなわち、第２の導電材料に比べて比抵抗が大きい（逆に、熱伝導率は小さい）第１の導電材料からなる第１の導電材料プラグにヒータ電極を接続することによって、放熱を抑制することができる。
一方、相変化層の上側の電極からの放熱は、引き出し電極を用いた、相変化領域の直上に電極を設けない電極構造を採用することによって抑制する。すなわち、相変化領域の直上にはヒートシンクとして機能する電極が存在しないため、放熱は十分に小さくなる。
したがって、相変化層の上側、下側の金属の双方からの放熱を効果的に抑制することができ、相変化時（特に、リセット時）の熱効率を改善することが可能となる。
以下の説明において、「コンタクトプラグ」とは、「一つの電子回路要素と他の電子回路要素とを電気的に接続するために使用される電極」のことであり、一般的には、絶縁膜に埋め込まれて形成される。
また、「異種材料コンタクトプラグ」とは、「少なくとも２種類の導電材料層（導電材料プラグ）を面により接触させて構成される複合型のコンタクトプラグ」である。従来のコンタクトプラグとして、薄いバリアメタル（例えば、下地のシリコン基板との良好な電気的接続を確保するために補助的に設けられるチタン層など）を堆積した後、比抵抗の小さな金属（例えば、タングステン）を絶縁膜中に埋め込んだ構造をもつものがあるが、この従来構造のプラグは、本発明でいう「異種材料コンタクトプラグ」には該当しない。その理由は、従来のコンタクトプラグにおいて、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、電流経路を提供する部分）は、あくまで比抵抗の小さな金属（タングステン等）からなる部分のみであり、バリアメタルは、半導体装置の良好な製造を可能とするために設けられているにすぎないからである。
本発明でいう「異種材料コンタクトプラグ」は、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、コンタクトプラグとして機能する部分）が少なくとも２つ存在し、その２つのコンタクトプラグが異なる導電材料で構成され、かつ、各コンタクトプラグが一体化されて複合型のコンタクトプラグを構成しているものである。但し、本発明でいう「異種材料コンタクトプラグ」に含まれる導電材料が、上記のバリアメタルとしての機能を兼ね備える場合もあり得る。
また、本発明でいう「異種材材料コンタクトプラグ」は、ヒータ電極と、導電体層（すなわち、シリコン基板に形成された拡散層、金属電極や配線、あるいは他のコンタクトプラグ等）とを電気的に接続するために使用される。
以下、本発明の実施形態について、図面を参照して具体的に説明する。
（第１の実施形態）
図１は、本発明の相変化メモリ装置の特徴的な構造の一例を説明するための図であり、（ａ）は、本発明の相変化メモリ装置の要部構成の一例を示す図であり、（ｂ）は、比較例としての、ヒータ電極とコンタクトプラグとの接続構造の従来例を示す図である。
図１（ａ）において、ＮＭＯＳトランジスタ（Ｎチャネル絶縁ゲート型電界効果トランジスタ）Ｍは、メモリセルを選択するためのスイッチング素子であり、そのゲートは、ワード線ＷＬ１に接続されている。
そして、ＮＭＯＳトランジスタ（Ｍ）のソースは、接地電位用金属プラグ１００（材料βからなる）ならびに接地電位用配線（グランド配線：同様に材料βからなる）１０２を介して接地電位（ＧＮＤ：基準電位）に接続されている。
また、ＮＭＯＳトランジスタ（Ｍ）のドレインは、異種材料コンタクトプラグ１０４の第２の導電材料プラグ１０８に電気的に接続されている。
異種材料コンタクトプラグ１０４は、図示されるように、第１の導電材料プラグ（第１の導電材料αからなる）１０６と、第２の導電材料プラグ（第２の導電材料βからなる）１０８とで構成され、両プラグ（１０６，１０８）は、少なくとも側面同士が接触する態様で接触し、これによって、両プラグ（１０６，１０８）間の電気的な導通が確保されている。第１の導電材料プラグ１０６の比抵抗Ｒ１１と、第２の導電材料プラグ１０８の比抵抗Ｒ１０とは、Ｒ１１>Ｒ１０の関係にある。
ここで、比抵抗（ρ）は、電気抵抗率、体積抵抗率とも呼ばれ、その逆数（１／ρ）が導電率（電気伝導率、比電気伝導度とも呼ばれる）である。本発明では、「比抵抗」と「導電率」という用語を採用する。金属材料において、電流が流れ易い材料は、熱も伝達し易いという性質があるため、「比抵抗が大きな材料」は、すなわち、「導電率ならびに熱伝導率が共に大きな材料」ということができる。したがって、図１の導電材料αとβを比較すると、導電率、熱伝導率に関しては、α<βの関係にある。
また、第１の導電材料プラグ１０６の上面には、ヒータ電極（材料αからなる）１１０の底面が接触している。
ヒータ電極１１０の上面は、相変化層（ここではＧＳＴとする）１１４の底面に接触している。ヒータ電極１１０と相変化層１１４との接触面１１２の直上（近傍）の領域が、相変化が生じる「相変化領域」となる。
従来構造では、相変化層１１４の上面に上部電極が設けられるが、図１では、上部電極は形成しない。その代わりに、相変化層１１４の底面の一部に接続される引き出し電極層１１６が設けられている。
そして、ヒータ電極１１０と相変化層１１４との接触面１１２の直上の領域（つまり、相変化領域）から外れた箇所において、コンタクトプラグ１１６が、引き出し電極層１１６に直接に接続されている。このコンタクトプラグ１１７上には電極１１９が形成され、この電極１１９が、各種のパルスが入力される端子Ｐ（図２６，図２８参照）となる。
このような構造をもつ本実施形態の相変化メモリ装置によれば、相変化時（特にリセット時）における熱効率の改善と、低抵抗な回路の実現と、を両立することができる。つまり、相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱が共に抑制され、熱効率の低下が最小限化され、大規模な相変化メモリ装置の量産が可能となる。
図１から明らかなように、ヒータ電極１１０の底面は、比抵抗が大きく熱伝導率が低い第２の導電材料からなる第２の導電材料プラグ１０６に接触しており、このために、ヒータ電極１１０の下側に位置する金属（つまり、第２の導電材料プラグ１０６）からの放熱は十分に抑制される。つまり、図１（ｂ）に示すように、ヒータ電極１１０の底面が、良導電性の第１の導電材料からなる第１の導電材料プラグ１０８に接続されているとすると、
第１の導電材料プラグ１０８が放熱性が良好なヒートシンクとして機能して、放熱量が増えてしまい、相変化に使用されるべきジュール熱の損失が増大してしまう。このように、異種材料コンタクトプラグ１０４を採用することによって、ヒータ電極１１０の下側の金属を経由した放熱が効果的に抑制される。
また、図２５の従来例では、相変化層（ＧＳＴ層）１１４の上部電極がヒートシンクとして機能し、相変化領域からジュール熱が逃げてしまう構造となっていたが、図１（ａ）の電極構造では、相変化層（ＧＳＴ層）１１４の上部には電極が形成されておらず、ヒートシンクとして機能する金属がないため、ヒータ電極１１０の相変化領域の直上から、金属を経由して熱が逃げることが防止される。図１（ａ）では、相変化層１１４から上側に向けて点線の矢印（放熱を示している）が示され、その矢印に×が記載されているが、これは、相変化層１１４の上面からの放熱が無いことを明示したものである。
このように、引き出し電極層１１６を使用して、相変化層１１４の上面に電極を形成しない電極取り出し構造を採用することによって、ヒータ電極１１０の上側の金属を経由した放熱が効果的に抑制される。
したがって、図１（ａ）に示される本発明の相変化メモリ装置の基本構造によれば、ヒータ電極の上側の金属、下側の金属の双方からの放熱を効果的に低減し、ジュール熱のロスを最小化し、これによって、大規模な相変化メモリ装置の製造が可能となる。
また、引き出し電極層１１６を用いる電極構造を採用することによって、さらに、多くの効果を得ることができる。
すなわち、相変化層１１４の底面は、引き出し電極層１１６と接触しており、相変化層１１４が下地の絶縁膜と接触する構造に比べて密着性が向上するという効果も得られる。
また、引き出し電極層１１６上に密着性向上のためにチタン（Ｔｉ）等の薄膜からなる密着層（図１では不図示）を形成したとしても、その密着層は、相変化領域には接触しないため、相変化領域にて両者の成分が結合して組成変動が生じる問題は発生せず、したがって、書き換え特性への影響がない。したがって、本発明によれば、相変化メモリ装置の書き換え特性に何らの悪影響を与えることなく、相変化層の剥がれの問題を確実に解消することができるという効果も得られる。
また、図１の引き出し電極を用いた構造を採用すると、引き出し電極層１１６のパターンを変更することによってコンタクトプラグの形成位置を自由に変更することができ、レイアウト設計の自由度が向上するという効果も得られる。
また、この引き出し電極層１１６は、相変化層１１４から独立した存在であるため、この引き出し電極層１１６の形成工程において、周辺回路の配線や電極を同時に形成することができ、大規模なＬＳＩを製造する上で有利である、という効果も得られる。
また、相変化層の上部に電極を設ける場合、その上に層間絶縁膜を設け、その層間絶縁膜にコンタクトホールを設け、そのコンタクトホールにコンタクトプラグを埋め込んで電極端子Ｐを引き出す必要がある。そのコンタクトホール形成時に、図２５の従来構造では、エッチングストッパとして機能する上部電極層（図２５の参照符号８３）が万一、突き抜けてしまうと相変化層（図２５の参照符号８２）が露出してライン汚染が生じたり、相変化層から発生するガスがコンタクトホール内に充満してコンタクトプラグの埋め込み不良が生じたりする場合がある（このような事故が生じる可能性はきわめて低いが皆無とは言えない）。この点、図１（ａ）の引き出し電極層１１６を設ける構造を採用すれば、そのような製造プロセス上の問題点はすべて解消される、という効果も得られる。
引き出し電極層１１６を設けることは、シリコン系ＬＳＩの基本的な製造プロセス技術により容易に実現でき、特殊な工程は一切不要である。よって、図１（ａ）の相変化メモリ装置は、無理なく量産することが可能である、という効果も得られる。
このように、図１（ａ）の相変化メモリ装置は、異種材料コンタクトプラグ１０４による熱効率改善の効果、引き出し電極層を利用する電極構造の採用による熱効率改善の効果を有し、さらに、密着層の形成も容易であり、製造プロセス上の問題もなく、周辺回路との製造工程の共用も可能であり、レイアウト設計上の自由度も高いという多くの利点をもち、大規模な相変化メモリＩＣを安定して量産する点で有利となる。
（第２の実施形態）
本実施形態では、図１（ａ）で示した異種材料コンタクトプラグ１０４について、種々、考察する。
以下、異種材料プラグ１０４の好ましい態様と、その特徴を列記する。
（１）異種材料プラグ１０４は、第１の導電材料プラグ１０６と第２の導電材料プラグ１０８とで構成され、第１の導電材料プラグ１０６を構成する第１の導電材料αと、第２の導電材料プラグ１０８を構成する第２の導電材料βとは、以下の関係がある。すなわち、先に説明したように、「比抵抗」に関しては、α>βの関係にある。また、「導電率」および「熱導電率」に関しては、α<βの関係を満たす。
例えば、第１の導電材料αとしてチタン（Ｔｉ：導電率２．３４×１０６／ｍΩ，熱伝導率２１．９Ｗ／ｍ・Ｋ）を使用する場合には、第２の導電材料βとして、導電率、熱伝導率が共により大きなタングステン（Ｗ：導電率１８．９×１０６／ｍΩ，熱伝導率１７４Ｗ／ｍ・Ｋ）を使用する。
なお、以下の（２），（３）にて、第１および第２の導電材料として使用可能な材料名を例示列挙するが、一つの金属材料が、（２），（３）のいずれにも記載されるものがある（タングステン、モリブデンなど）。つまり、タングステンやモリブデンは、第１および第２の導電材料のいずれにもなり得る。本発明の場合、材料自体というよりは、材料の組合せに特徴があり、比抵抗に関しては、α>βの関係を満たすこと（導電率および熱導電率に関してはα<βの関係を満たすこと）が重要である。
（２）第１の導電材料プラグ１０６は、導電率よりも熱伝導率を重視し、熱伝導を抑制するという観点から選ばれる第１の導電材料α（例えば、窒化チタン（ＴｉＮ））からなる。第１の導電材料αは、ヒータ電極１１０と同じ材料、あるいは同種の材料（主成分が同じ材料）からなるのが好ましい。
具体的には、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒素物、あるいは前記金属のシリサイドを含む材料を使用することができる。さらに具体的には、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含む材料を使用することができる。
（３）一方、第２の導電材料プラグ１０８は、熱伝導率よりも導電率を重視し、回路の低抵抗化を実現できるという観点から選ばれる第２の導電材料β（例えば、タングステン（Ｗ））からなる。
第２の導電材料βは、低抵抗性が要求される接地電位用プラグ１００や接地電位用配線（グランド配線）１０２と同じ材料、あるいは同種の材料（主成分が同じ材料）からなるのが好ましい。具体的には、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを使用することができる。
（４）第１および第２の導電材料（α，β）の主成分となり得る金属材料の導電率、熱伝導率の数値オーダーは、概ね、以下のとおりである（ただし、これに限定されるものではなく、好ましい態様の例示である）。
すなわち、第１の導電材料プラグ１０６を構成する主成分の金属材料（第１の導電材料α）は、例えば、１．０×１０６／ｍΩオーダーの導電率ならびに１０．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、一方、第２の導電材料プラグ１０８を構成する主成分の金属材料（第２の導電材料β）は、１０．０×１０６／ｍΩオーダーの導電率ならびに１００．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、導電材料αとβでは、導電率、熱伝導率共に、概ね１０倍（好ましくはそれ以上）の差があるのが望ましい。
ちなみに、第１および第２の導電材料α，βの主成分の候補となり得る金属材料の導電率と熱伝導率は、以下のとおりである。以下の記載では、導電率をＣ，熱伝導率をＰと略記する。
（第１の導電材料αの主成分の候補)
Ｔｉ（チタン）：Ｃ＝２．３４×１０６／ｍΩ，Ｐ＝２１．９Ｗ／ｍ・Ｋ
Ｎｂ（ニオブ）：Ｃ＝６．９３×１０６／ｍΩ，Ｐ＝５３．７Ｗ／ｍ・Ｋ
Ｔａ（タンタル）：Ｃ＝７．６１×１０６／ｍΩ，Ｐ＝５７．５Ｗ／ｍ・Ｋ
Ｚｒ（ジルコニウム）：Ｃ＝２．３６×１０６／ｍΩ，Ｐ＝２２．７Ｗ／ｍ・Ｋ
ＴｉＮ（窒化チタン）：金属の窒化物は、その金属の性質を引き継ぐため、Ｔｉ（チタン）の特性に準じる特性をもつと考えられる。
（第２の導電材料βの主成分の候補）
Ａｌ（アルミニュウム）：Ｃ＝３７．７×１０６／ｍΩ，Ｐ＝２３７Ｗ／ｍ・Ｋ
Ｍｏ（モリブデン）：Ｃ＝１８．７×１０６／ｍΩ，Ｐ＝１３８Ｗ／ｍ・Ｋ
Ｃｕ（銅）：Ｃ＝５９．６×１０６／ｍΩ，Ｐ＝４０１Ｗ／ｍ・Ｋ
Ｗ（タングステン）：Ｃ＝１８．９×１０６／ｍΩ，Ｐ＝１７４Ｗ／ｍ・Ｋ
各金属材料の導電率（ならびに薄膜の比抵抗）と熱伝導率の数値から、第１の導電材料αの主成分となり得る金属材料は、１．０×１０６／ｍΩオーダーの導電率ならびに１０．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、一方、第２の導電材料βの主成分となり得る金属は、１０．０×１０６／ｍΩオーダーの導電率ならびに１００．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、導電材料αとβでは、導電率、熱伝導率共に、概ね１０倍程度の差は認められることがわかる。
（５）好ましい導電材料の一例としては、チタン窒化物（ＴｉＮ）と、タングステン（Ｗ）があげられる。すなわち、第１の導電材料（α）として、チタン窒化物（ＴｉＮ）の薄膜を使用し、第２の導電材料（β）としてタングステン（Ｗ）を使用することができる。ここでは、チタン窒化物（ＴｉＮ）の薄膜と、タングステン（Ｗ）の薄膜の比抵抗について比較する。
但し、金属窒化物の薄膜をＣＶＤ法で形成する場合、原材料ガスに依存して比抵抗が変化し、また、原材料ガスに応じて、比抵抗の値を変動幅も異なる。本発明の発明者の実験によると、ＴｉＮ薄膜の比抵抗は、原材料ガスとしてＴｉＣｌ４を使用した場合、２２０μΩ・ｃｍ〜９００μΩ・ｃｍの範囲で変更することが可能であった。ＭＯＣＶＤ法を使用した場合（原材料ガスＴｉ[Ｎ（Ｃ２Ｈ５）２]４）の場合、２００μΩ・ｃｍ〜６０００μΩ・ｃｍの範囲で変更可能であった。いずれにしろ、ＴｉＮ薄膜の比抵抗はかなり大きいことがわかる。
一方、本発明の発明者は、Ｗ（タングステン）の薄膜をＣＶＤ法により作成し、その比抵抗を測定したが、比抵抗＝１０μΩ・ｃｍであった。上記した、ＴｉＮの比抵抗の１／１０以下であることがわかる。
（６）図１の第１の導電材料プラグ１０６と第２の導電材料プラグの体積を比較した場合、第２の導電材料プラグ１０８の体積の方が大きいのが望ましい。すなわち、第１の導電材料プラグ１０６は、ヒータ電極１１０から伝達されてくる熱の放熱の抑制を優先させて設けられているが、この部分において、電気抵抗が若干、上昇するのは否めない。ただし、第１の導電材料プラグ１０６の体積に比べて、良導電性の材料からなる第２の導電材料プラグ１０８の体積が大きければ、異種材料コンタクトプラグ１０４における電気抵抗は、第２の導電材料プラグによって支配的に決定される。したがって、異種材料コンタクトプラグ１０４全体としての抵抗値は、十分低く抑えることが可能となり、したがって、回路動作上の問題は生じない。
（７）第１の導電材料プラグ１０６と第２の導電材料プラグ１０８とは、少なくとも側面同士が接触する態様で接触し、ヒータ電極１１０と第２の導電材料プラグ１０８は、重なりを有さない。つまり、ヒータ電極１１０の直下には、第２の導電材料プラグ１０８が存在しない。なお、第１および第２の導電材料プラグ１０６，１０８に関して、「少なくとも側面同士が接触する」という表現は、各プラグの他の面が接触してもよいが、どのような接触形態であれ、各プラグの側面同士の接触が必ず含まれている、ということである。
（８）図１（ａ）の異種導電材料プラグ１０４は、平面形状として、本体部Ｘ１（主に、第２の導電材料プラグ１０８が占める部分）と、この本体部から突出する突起部Ｘ２（主に、第１の導電材料プラグ１０６が占める部分）とからなる。本体部Ｘ１と突起部Ｘ２をもつ平面形状をもつ構造とするのは、主として、異種材料コンタクトプラグの製造法上の配慮である。つまり、層間絶縁膜に形成するコンタクトホールの平面形状を、幅広の本体部と幅の狭い突起部をもつ形状とする。そして、第１の導電材料薄膜をＣＶＤ法により形成すると、幅の狭い突起部Ｘ２は第１の導電材料にて完全に埋め込まれ、幅広の本体部分Ｘ２は、完全には埋め込まれず、大きな窪みが残る。その窪みを第２の導電材料薄膜にて完全に埋め込むことによって、異種材料コンタクトプラグ１０４を容易に形成することができる。なお、この点は、図２〜図４を用いて後述する。
（第３の実施形態）
本実施形態では、図２〜図４を用いて異種材料コンタクトプラグにおける平面形状と、使用される材料の例、ならびに、異種材料コンタクトプラグ（ならびに接地電位用プラグ）の製造方法の概要を説明する。
図２は、異種材料コンタクトプラグならびに接地電位用プラグの平面形状と、それらのプラグが形成された相変化メモリ装置の要部の断面構造の一例を示す図である。図２の上段の図は、異種材料コンタクトプラグならびに接地電位用プラグの平面形状を示し、中段の図は、上段の図のＡ−Ｂ線に沿うデバイスの断面を示し、下段の図は、上段の図のＡ−Ｃ線に沿うデバイスの断面を示す。
接地電位用プラグ１００ならびに異種材料コンタクトプラグ１０４は、共に、第１の導電材料（熱伝導率を重視して選択される材料）としてのＴｉＮ／Ｔｉ（下地の薄いチタン膜，その上に形成される窒化チタン膜）２１７ａ，２１７ｂと、第２の導電材料（導電率を重視して選択される材料）としてのＷ（タングステン）２１２ａ，２１２ｂとからなっている。
上段の図では、（ＴｉＮ／Ｔｉ）を一つの膜と見て、２１７ａ，２１７ｂの参照符号を付しているが、中段、下段の図では、チタン膜（Ｔｉ）には参照符号２１６ａ，２１６ｂを付し、また、ＴｉＮ膜には、２１４ａ，２１４ｂを付している。なお、薄いチタン（Ｔｉ）膜２１６ａ，２１６ｂは、シリコン基板との間の良好な接触を確保するための膜（すなわち、Ｔｉ膜は、下地のシリコン基板２００とシリサイド反応を起こして良好なオーミックコンタクトを確保する働きをする）であり、本質的な膜ではなく、第１の導電材料として実質的に機能するのは、窒化チタン（ＴｉＮ）膜２１４ａ，２１４ｂである。
上段の図から明らかなように、接地電位用プラグ１００は、円形（楕円形）の形状をしている。層間絶縁膜２１０に設けられたコンタクトホールの周辺部分は、ＴｉＮ／Ｔｉ２１７ａ（つまり、下地の薄いチタン膜２１６ａ，その上に形成される窒化チタン膜２１４ａ）で埋め込まれており、中央部分は、Ｗ（タングステン）２１２ａで埋め込まれている。
一方、異種材料コンタクトプラグ１０４は、図１で説明したように、本体部と突起部を組み合わせた形状（Ｌ字型の形状）をしている（異種材料コンタクトプラグ１０４の平面形状の具体例については、図４を用いて後述する）。
突起部を含む、幅が狭い部分がＴｉＮ／Ｔｉ２１７ｂ（つまり、下地の薄いチタン膜２１６ｂ，その上に形成される窒化チタン膜２１４ｂ）で埋め込まれており、幅が広い本体部の中央部分は、Ｗ（タングステン）２１２ｂで埋め込まれている。突起部の幅はＬ１であり、本体部の幅はＬ２である。突起部の先端付近に、窒化チタン（ＴｉＮ）からなるヒータ電極２１８が接続される。
中段の図から明らかなように、ｐ型半導体基板２００における、ＳＴＩ（シャロートレンチアイソレーション）２０４ａ，２０４ｂで囲まれたフィールド領域には、ＮＭＯＳトランジスタが形成されている。このＮＭＯＳトランジスタは、ｎ型拡散層（ソース層，ドレイン層）２０２ａ，２０２ｂと、ゲート絶縁膜２０６と、ゲート電極（ドープトポリシリコン層）２０８とにより構成されている。また、層間絶縁膜２１０には、コンタクトホールが設けられ、このコンタクトホールに、Ｔｉ，ＴｉＮ，Ｗが順に埋め込まれ、これによって、接地電位用プラグ１００や異種材料コンタクトプラグ１０４が構成されている。
下段の図から明らかなように、異種材料コンタクトプラグ１０４の突起部は、チタン（Ｔｉ）膜２１６ｂならびに窒化チタン（ＴｉＮ）膜２１４ｂによって、完全に埋め込まれて形成されている。そして、この完全に埋め込まれた突起部分に、ＴｉＮからなるヒータ電極２１８が接触する。
次に、図２に示される相変化メモリ装置の要部の構成の製造方法について説明する。
図３（ａ）〜（ｄ）は、図２に示される相変化メモリ装置の要部の構成の製造方法を説明するための主要な工程毎の断面図である。
図３（ａ）に示すように、ｐ型半導体基板２００内にＳＴＩ（シャロートレンチアイソレーション）２０４ａ，２０４ｂを形成する。このＳＴＩで囲まれた領域が素子形成領域（フィールド領域）となる。次に、半導体基板２００の表面にゲート絶縁膜２０６を例えば７ｎｍの厚みで形成する。続いて、例えば、ドープトポリシリコン（厚み１００ｎｍ），タングステンシリサイド（厚み１００ｎｍ）を順次堆積し、さらに、フォトリソ加工のためのマスクを形成し、異方性エッチングにより、ドープトポリシリコンとタングステンシリサイドをエッチングし、これによって、ゲート電極２０８を形成する。続いて、ゲート電極２０８をマスクとしてリン（ｐ）をイオン注入し、熱処理することによって、ｎ型拡散層（ソース層，ドレイン層）２０２ａ，２０２ｂを形成する。続いて、ＴＥＯＳ酸化膜からなる層間絶縁膜２１０（厚み７００ｎｍ）を堆積し、その後、ＣＭＰ（ケミカルメカニカルエッチング）により平坦化する。
そして、層間絶縁膜２１０をパターニングして、接地電位用プラグ１００を形成するための、平面が円形形状のコンタクトホール（開口部）２１８（例えば、幅２００ｎｍ）と、異種材料コンタクトプラグ１０４を形成するための、平面がＬ字型（図２の右上の図を参照）のコンタクトホール２２０を形成する。図３において、参照符号２２０は、正確には、コンタクトホールの、突起部に対応する狭い溝の部分を示しており、以下、溝２２０と記載する。この溝２２０の幅は、例えば、１００ｎｍである。
次に、図３（ｂ）に示すように、Ｔｉ膜２１６を１５ｎｍの厚みで、ＴｉＮ膜２１４を５０ｎｍの厚みで積層形成する。このとき、狭い溝２２０は、ＴｉＮ／Ｔｉ膜によって完全に埋め込まれる。一方、幅広のコンタクトホール２１８では、ＴｉＮ／Ｔｉ膜は底面と側面を覆うだけである。図示されないが、異種材料コンタクトプラグ１０４の幅広の本体部も同様の状態である。
次に、図３（ｃ）に示すように、タングステン（Ｗ）を２５０ｎｍ程度堆積する。続いて、図３（ｄ）のように、ＣＭＰで、タングステン（Ｗ），ＴｉＮ／Ｔｉ膜（２１４，２１６）を連続的に平坦化する。これによって、接地電位用プラグ１００ならびに異種材料コンタクトプラグ１０４が形成される。なお、図３（ｄ）では、参照符号２１４ａ，２１６ａをまとめて２１７ａと記載し、同様に、参照符号２１４ｂ，２１６ｂをまとめて２１７ｂと記載している。
次に、異種材料コンタクトプラグの平面形状の例について説明する。
図４（ａ）〜（ｄ）は、異種材料コンタクトプラグの平面形状の例を説明するための図である。（ａ）はＰ字型，（ｂ）はＬ字型，（ｃ）は第１の突起型（Ｔ字型），（ｄ）は、第２の突起型（Ｉ字型）を示している。
図示されるように、（ａ）〜（ｅ）の異種材料コンタクトプラグの各々は、本体部Ｘ１と、突起部Ｘ２と、により構成され、本体部Ｘ１の幅はＬ１，突起部Ｘ２の幅はＬ２であり、Ｌ１はＬ２に比べて十分に狭い。
図４（ａ）〜（ｅ）において、ＴｉＮ／Ｔｉ膜２１７で埋め込まれた部分が、「第１の導電材料プラグ」を構成し、タングステン（Ｗ）２１２で埋め込まれた部分が、「第２の導電材料プラグ」を構成する。つまり、「異種材料コンタクトプラグ」は、「第１および第２の導電材料プラグを面接触させて構成される複合型のコンタクトプラグ」である。
（第４の実施形態）
本実施形態では、相変化メモリ装置（相変化メモリＩＣ）の回路構成、メモリセルのレイアウト構成、ならびに、メモリセル部の具体的な断面構造と製造方法について説明する。
図５は、本発明の相変化メモリ装置（相変化メモリＩＣ）の全体の回路構成の一例を示す回路図である。
図示されるように、相変化メモリＩＣの中央部には、素子選択用のＭＯＳトランジスタ（Ｍ）と、本発明の相変化メモリ装置（図中、等価抵抗Ｒとして描かれている）と、で構成されるメモリセルをマトリクス状に配置してなるメモリセル部が配置されている。
図中、Ｇ１〜Ｇ３はグランド線であり、ＷＬ１〜ＷＬ４はワード線であり、Ｂ１〜Ｂ３はビット線である。
Ｘデコーダ１２０，１２１と、Ｙデコーダ１２２，１２３は、アドレス回路を構成する。
Ｘデコーダ１２０，１２１は、ワード線ＷＬ１〜ＷＬ４を駆動する。Ｙデコーダ１２２，１２３は、ビット線Ｂ１〜Ｂ３を駆動する。
制御回路１２４は、相変化メモリＩＣの動作を統括的に制御する。この制御回路１２４は、Ｙデコーダ１２２，１２３、Ｘデコーダ１２０，１２１の各々に、制御信号Ｓ５〜Ｓ８の各々を供給し、各デコーダ（１２０〜１２３）の動作を個別に制御する。
パルス生成回路１２５は、制御回路１２４からの制御信号Ｓ１０に従って、各種のパルス信号（セットパルス、リセットパルス、リードパルス）Ｓ２０を生成し、Ｙデコーダ１２２，１２３に供給する。
図５中、Ａ１０ａ，Ａ１０ｂは、センス回路を構成するオペアンプである。Ｒ１０ａ，Ｒ１０ｂは、電流Ｉ（図２中、太い実線の矢印で示される）を電圧に変換するための、電流／電圧変換抵抗である。なお、Ｖｒｅｆは基準電圧であり、Ｖｏｕｔ１，Ｖｏｕｔ２は、相変化メモリＩＣの検出信号（読み出し信号）である。
図６は、図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の他の例を示す平面図である。図６において、図５と共通する部分には、原則として同じ参照符号を付してある。
図６において、参照符号１００は、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ａと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ａと、により構成される接地電位用プラグである。
また、参照符号１０４は、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ｂと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ｂ（図１の参照符号１０８に相当する）と、により構成される異種材料コンタクトプラグである。この異種材料コンタクトプラグ１０４の平面形状は、Ｐ字型（図４（ａ））である。
また、領域Ｆはフィールド領域（素子形成領域）である。また、メモリセル領域において、縦方向に布線される２本の配線（ＤＰ）は各々、ワード線（ＷＬ１，ＷＬ２）を構成する（かつ、ＭＯＳトランジスタのゲート電極を兼ねる）ドープトポリシリコン層である。
また、図６では、相変化層としてのＧＳＴ膜１１４が設けられている。また、参照符号２１８はヒータ電極である。また、参照符号Ｑは、ヒータ電極２１８とＧＳＴ膜１１４との接続領域（絶縁膜が除去された開口領域）である。接続領域Ｑは、隣接する２つのヒータ２１８にまたがって設けられており、これによって位置合わせマージンを広くとることができる（この点については後述する）。
また、図６において、参照符号２６０は、接地電位用プラグ１００を接地するための、タングステン（Ｗ）からなる接地電位用配線（グランド配線：図５の回路における接地線Ｇ１〜Ｇ３に相当する）である。
また、参照符号３０４は、相変化層１１４（ＧＳＴ）の底面の一部に接続される引き出し電極層である。また、ＣＮ３は、引き出し電極層３０４にコンタクトプラグを接続するために設けられるコンタクトホールである。
以下、図７〜図１２を用いて、図６のＡ−Ａ線に沿うデバイスの断面構造の製造工程について説明する。図７〜図１２は各々、図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、主要な製造工程毎の断面図である。
（１）工程１（図７）
まず、図７に示すように、ｐ型半導体基板２００内にＳＴＩ（シャロートレンチアイソレーション）２０４を形成する。このＳＴＩで囲まれた領域が素子形成領域（フィールド領域）となる。次に、半導体基板２００の表面にゲート絶縁膜２０６を例えば７ｎｍの厚みで形成する。続いて、例えば、ドープトポリシリコン２３２（厚み１００ｎｍ），タングステンシリサイド２３４（厚み１００ｎｍ），窒化膜２３６を順次堆積し、さらに、フォトリソ加工のためのマスクを形成し、異方性エッチングにより、窒化膜２３６，タングステンシリサイド２３４、ドープトポリシリコン２３６を連続的にエッチングする。
続いて、シリコン窒化膜を半導体基板上の全面に形成し、ＲＩＥ（リアクティブイオンエッチング）のような異方性エッチングによって、サイドウオール２３０を形成する。このようにして形成されたＭＯＳトランジスタのゲート部分は、図５の回路における、ワード線ＤＰ（ＷＬ１，ＷＬ２）を構成する。
（２）工程２（図８）
図８に示すように、ＴＥＯＳ酸化膜からなる層間絶縁膜２３８（厚み７００ｎｍ）を堆積し、その後、ＣＭＰ（ケミカルメカニカルエッチング）により平坦化する。そして、異種材料コンタクトプラグ１０４を形成するための、平面がＰ字型（図６，図４（ａ）参照）のコンタクトホール（開口部）２３９ａ（参照符号２３９ａは、突起部に対応する狭い溝の部分を示している。以下、溝２３９ａと言う）を形成する。当然のことながら、Ｐ字型コンタクトホールの突起部に相当する溝２３９ａに連接する、幅広のコンタクトホール（図８では不図示。以下の説明では、便宜上、開口部２３９ｂと言う）も同時に形成される。
溝２３９ａの幅は、例えば、１００ｎｍであり、開口部２３９ｂは、例えば、直径２００ｎｍである。
なお、図８では図示されないが、Ｐ字型コンタクトホールを形成する際、接地電位用プラグ１００（図６参照）を形成するための、平面が円形形状のコンタクトホールも同時に形成される。
（３）工程３（図９）
次に、先に説明した図３（ｂ）〜（ｄ）の工程を経て、Ｐ字型コンタクトホール（ならびに接地電位用プラグ用の円形のコンタクトホール）を埋め込む。すなわち、まず、ＴｉＮ／Ｔｉ膜２１７ｂ（Ｔｉ膜の厚み１５ｎｍ，ＴｉＮ膜の厚み５０ｎｍ）を形成する。このとき、溝２３９ａは、ＴｉＮ／Ｔｉ膜２１７ｂによって完全に埋め込まれる。一方、幅広の開口部２３９ｂでは、ＴｉＮ／Ｔｉ膜２１７ｂは底面と側面を覆うだけである。次に、タングステン（Ｗ）を２５０ｎｍ程度堆積し、ＣＭＰで、タングステン（Ｗ），ＴｉＮ／Ｔｉ膜を連続的に平坦化する。このようにして、接地電位用プラグ１００（第１の導電材料２１７ａ，第２の導電材料２１２ａ）と、異種材料コンタクトプラグ１０４（第１の導電材料プラグ２１７ｂ，第２の導電材料プラグ２１２ｂ）が形成される。次に、接地電位用プラグ１００（第１の導電材料２１７ａ，第２の導電材料２１２ａ）上に接地電位用配線（グランド配線）２６０を形成する（図９では不図示、図６参照）。
次に、層間絶縁膜（例えば、ＨＤＰ（ハイデンシティプラズマ）酸化膜）２６２が形成される。この層間絶縁膜２６２の一部に、ヒータ電極を埋め込むためのコンタクトホール（幅６０ｎｍ）を形成し、ＣＶＤ法により、窒化チタン（ＴｉＮ）を堆積し、ＣＭＰによって平坦化する。これにより、ヒータ電極２１８が形成される。
続いて、層間絶縁膜２６２上に、プラズマＣＶＤ法によって、酸化膜２６４を形成する。そして、この酸化膜２６４上に、引き出し電極層の主電極層となるタングステン（Ｗ）層２７１と、密着層となるチタン（Ｔｉ）層２７３を形成する。
（５）工程４（図１０）
次に、レジストマスク（不図示）を形成し、そのレジストマスクを用いて、チタン（Ｔｉ）層２７３，タングステン（Ｗ）層２７１を連続してドライエッチングし、これによって、引き出し電極層１１６が形成される。そして、さらに、ドライエッチングを継続することによって酸化膜２６４をパターニングし、これにより開口Ｑが形成される。
ここで注目すべきことは、酸化膜２６４の開口部Ｑの断面が傾斜状（テーパー状）となることである。このことによって、引き出し電極層３０４の端部とヒータ電極２１８の露出面とは、水平方向に所定距離"Ｈ"だけ自動的に離れることになる。以下、この点について、具体的に説明する。
ヒータ電極２１８の位置と、加工された引き出し電極層１１６（２７１，２７３）の端部との相対的な位置関係は非常に重要である。つまり、引き出し電極層１１６（２７１，２７３）は、ヒータ電極２１８と相変化層（ＧＳＴ）との良好な接触を阻害してはならないが、その一方で、引き出し電極層１１６（２７１，２７３）の端部が、ヒータ電極２１８と相変化層（ＧＳＴ）との接触面近傍からあまりに離れすぎると、メモリセルサイズの縮小の要請に反することになる。そこで、本発明の相変化メモリ装置の製造方法では、ヒータ電極と引き出し電極の端部との相対的位置が自動的に決定される、いわゆるセルフアライン（自己整合）による位置合わせ技術を採用する。
すなわち、共通のマスク（図１０では図示せず）を利用して、引き出し電極層３０４と酸化膜２６４を連続的にエッチングする際、引き出し電極層３０４のエッチングレートは高いことから、引き出し電極３０４の加工箇所の断面は略垂直となり、一方、酸化膜２６４のエッチングレートは低いことから、エッチング時の反応生成物の付着が同時進行し、酸化膜の加工箇所の断面はテーパー（斜面）状となる。これによって、ヒータ電極２１８と相変化層との接触面の端部は、酸化膜２６４の加工端面が斜面状となって水平方向に突出する距離"Ｈ"だけ、引き出し電極層３０４の端部から離れて形成されることになる。したがって、引き出し電極層３０４の端部と、ヒータ電極２１８と相変化層との接触面との相対的位置関係が自動的に決定されることになり、位置決め上の問題が生じず、微小な相変化メモリ素子の製造が容易化される。
また、図１０の工程において、注目すべき他の点は、周辺回路領域においても、引き出し電極層３０４の構成材料（２７１，２７３）がパターニングすることができ、これによって、電極や配線を同時に形成可能である点である。すなわち、引き出し電極層３０４は、製造プロセス上、相変化層（ＧＳＴ）から独立した存在であり、したがって、メモリセル領域において引き出し電極層を形成する際に、周辺回路領域において、電極や配線を同時に形成することが可能となる。これによって、製造プロセスの共用化が可能となり、大規模な相変化メモリＩＣの製造が容易化される。
（工程５：図１１）
図１１の工程では、半導体基板の全面に、相変化層（ＧＳＴ）１１４を、スパッタ法を用いて、例えば、１００ｎｍ程度堆積する。そして、その相変化層（ＧＳＴ）１１４上に加工用マスク（不図示）を形成し、その加工用マスクを用いて、相変化層（ＧＳＴ）１１４をパターニングする。そして、加工用マスクを除去する。
（工程６：図１２）
図１２では、層間絶縁膜２７６を形成し、この層間絶縁膜２７６の一部にコンタクトホールを形成し、そのコンタクトホール内にコンタクトプラグ２７７を形成し、続いて、タングステン（Ｗ）からなるビット線２７９（図５のＢ１〜Ｂ３に相当する）形成する。図中、点線で囲まれて示される領域Ｘが相変化領域である。
このようにして、異種材料コンタクトプラグと引き出し電極層を用いた、本発明の相変化メモリ装置（相変化メモリＩＣ）が完成する。
（第５の実施形態）
本実施形態では、第１および第２の導電材料プラグを、共通のコンタクトホール内に積層形成した構造をもつ異種材料コンタクトプラグを備える相変化メモリ装置について説明する。
図１３は、本発明の相変化メモリ装置の特徴的な構造の他の例（第１および第２の導電材料プラグを、共通のコンタクトホール内に積層形成した構造を備える例）について説明するための図である。
図１３が、図１（ａ）と異なる点は、異種材料コンタクトプラグ１０５の構造であり、その他は、図１（ａ）と同じである。また、第２の実施形態において説明した、図１の相変化メモリ装置の異種材料コンタクトプラグについての考察は、図１５の相変化メモリ装置についても同様に適用することができる。
図示されるように、図１３の相変化メモリ装置では、第１の導電材料プラグ（第１の導電材料αからなる）１０７と、第２の導電材料プラグ（第２の導電材料βからなる）１０９とで構成され、両プラグ（１０７，１０９）は積み重ねられている。つまり、各プラグは積層形成され、第１の導電材料プラグ１０７の底面と第２の導電材料プラグ１０９の上面が接触し、各プラグの側面同士は接触しない。また、ヒータ電極１１０と第２の導電材料プラグ１０９とが重なりを有している。つまり、ヒータ電極１１０の直下に第２の導電材料プラグ１０９が存在する。
また、第１の導電材料プラグ１０７の比抵抗をＲ１１とし、第２の導電材料プラグ１０９の比抵抗をＲ１０とした場合、Ｒ１０<Ｒ１１の関係にある。
第１の導電材料プラグ１０７（第１の導電材料αからなる）の上面には、ヒータ電極（下部電極：第１の導電材料αからなる）１１０の底面が接触している。つまり、ヒータ電極１１０と第１の導電材料プラグ１０７とは、同じ材料α（このαは、具体的にはヒータ電極として使用可能な材料ということができる）で構成されている。したがって、ヒータ電極１１０を下方に伝わってくる熱が逃げにくい構造となっている。
また、本発明の異種材料コンタクトプラグ１０５では、一つのコンタクトホール内に２種類のプラグ（第１および第２の導電材料プラグ）が積層形成されており、異なる層に属する第１および第２のプラグ同士を接続しているのではないため、本発明によって層の数が増えて製造工程が複雑化することがない。
また、両プラグ（１０７，１０９）同士が積み重ねられているため、異種材料コンタクトプラグを使用したとしても占有面積が増大せず、占有面積が増大せず、したがって、相変化メモリの集積度の向上に貢献するという利点がある。また、ヒータ電極の下側における放熱の問題が解消されるため、その他の部分では、電極や配線材料として、比抵抗の小さい材料をより自由に選択することができるようになり、材料選択の自由度が増加するという利点もある。
（第６の実施形態）
本実施形態では、図１３に示した、各プラグが積層された構造をもつ異種材料コンタクトプラグの製造方法の例について説明する。
図１４（ａ）〜（ｅ）は、本発明の異種材料コンタクトプラグの製造方法の一例を説明するための、主要工程毎のデバイスの断面図である。
図１４（ａ）に示すように、ｐ型半導体基板にｎ型層（ＮＭＯＳトランジスタのドレイン層を構成するものとする）１５２を形成した後、層間絶縁膜１５４を形成し、さらに、シリコン窒化膜（Ｓｉ３Ｎ４）１５６を形成してパターニングする。そして、このシリコン窒化膜（Ｓｉ３Ｎ４）１５６をエッチングマスクとして用いて、異方性のドライエッチングにより、コンタクトホール１５８を形成する。
さらに、バリアメタルとなるチタン（Ｔｉ）膜１７７ならびにチタン窒化物（ＴｉＮ）膜１７８を連続的に成膜する。Ｔｉ膜１７７の厚みは、例えば、１５ｎｍであり、ＴｉＮ膜の厚みは５０ｎｍである。バリアメタルは、コンタクトプラグと下地のシリコン基板２００との間の良好なオーミックコンタクトを確保する働きをする。
図中、チタン（Ｔｉ）膜１７７とチタン窒化物（ＴｉＮ）膜１７８を併せて、参照符号１７９を付している。以下の説明では、「バリアメタル１７９」と表記する場合がある。
次に、図１４（ｂ）に示すように、半導体基板１５０上に、第２の導電材料としてのタングステン（Ｗ）膜１６０を２５０ｎｍ程度の厚みで、ＣＶＤ法により堆積する。
次に、図１４（ｃ）に示すように、ＮＨ３系混合ガスを用いたＲＩＥ（リアクティブイオンエッチング）によって、タングステン（Ｗ）１６０膜をエッチバックし（３００ｎｍ程度エッチバックする）、タングステン（Ｗ）膜１６０の上面が、層間絶縁膜１５４の上面よりも低くなるようにする。すなわち、コンタクトホール１５８の下側の空間にタングステン（Ｗ）が充填され、これによって、第２の導電材料からなる第２の導電材料プラグ１６０（図１３の参照符号１０９）が形成される。
次に、図１４（ｄ）に示すように、半導体基板１５０上に、第１の導電材料としての窒化チタン（ＴｉＮ）膜１６２を堆積する。
次に、図１４（ｅ）に示すように、層間絶縁膜１５４の上面を基準として、ＣＭＰ（ケミカルメカニカルエッチング）による平坦化処理を実施し、窒化チタン膜１６２を、コンタクトホール１５８の上側の空間に埋め込む。これによって、第１の導電材料プラグ１６２（図１３の参照符号１０７）が形成される。第１の導電材料プラグ１６２（図１３の参照符号１０７）の厚みは、例えば、５０ｎｍ程度である。
その後、第１の導電材料プラグ１６２（図１３の参照符号１０７）上に、ヒータ電極１１０（図１４（ｅ）中、点線で示される）が形成される。
ヒータ電極の１１０の直下には、高抵抗の第１の導電材料プラグ１６２が存在することから、放熱を抑えることができる。一方、第１の導電材料プラグ１６２の下には、低抵抗の第２の導電材料プラグ１６０が存在するため、コンタクトプラグ全体の等価抵抗（半導体基板とのコンタクト抵抗）は上昇しない。したがって、メモリセル選択素子としてのトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。
また、本発明の異種材料コンタクトプラグでは、一つのコンタクトホール内に２種類のプラグ（第１および第２のプラグ）１６２，１６０が積層形成されており、異なる層に属する第１および第２のプラグ同士を接続しているのではない。したがって、本発明によって層の数が増えて、製造工程が複雑化することがない。
（第７の実施形態）
図１５は、図１３に示される構造をもつ相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の一例を示す平面図である。
図１５において、太い実線で囲まれる長方形の領域Ｆは、シャロートレンチアイソレーション（ＳＴＩ）によって囲まれて形成されたフィールド領域（素子形成領域）である。
また、縦方向に布線される２本の配線（ＤＰ）は各々、ワード線（Ｗ１，Ｗ２）を構成する（かつ、ＭＯＳトランジスタのゲート電極を兼ねる）ドープトポリシリコン層である。
また、左右に配置される異種材料コンタクトプラグ１０５は、ＴｉＮ／Ｔｉからなるバリアメタル１７９と、第１のコンタクトプラグを構成するチタン窒化物（ＴｉＮ）層１８１と、第２のコンタクトプラグを構成するタングステン（Ｗ）層１８０（図１５では不図示）とにより構成される。なお、参照符号１８３は、ヒータ電極を示す。
また、中央に配置される接地電位用プラグ１００も同様に、ＴｉＮ／Ｔｉからなるバリアメタル１７９と、チタン窒化物（ＴｉＮ）層１８１と、タングステン（Ｗ）層１８０（不図示）とにより構成される。これは、接地電位用プラグ１００が、異種材料コンタクトプラグ１０５と同じ工程にて製造されるからである。
また、図において、参照符号２００は、接地配線（Ｇ）である。また、相変化層（ＧＳＴ層）１９５（図中、一点鎖線で囲まれて示されている）が、左右に布線されている。
次に、製造方法について説明する。
（第１の工程：図１６）
図１６は、第１の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図である。
図示されるように，ｐ型シリコン基板１７０に、素子分離領域としてシャロートレンチアイソレーション（ＳＴＩ）１７１を形成した後、ゲート酸化膜１７３を形成する。
次に、ドープドポリシリコン１７５を１００ｎｍ，タングステンシリサイド１７６を１００ｎｍ，シリコン窒化膜３７７を１００ｎｍの厚みで順次形成する。
続いて、フォトレジスト（不図示）を形成し、フォトリソグラフィによって加工してエッチングマスクを形成する。
次に、ＲＩＥ（リアクティブイオンエッチング）のような異方性エッチングによって、窒化膜３７７をエッチングし、レジストマスクを除去する。
続いて、窒化膜３７７をマスクとして、タングステンシリサイド１７６，１７５を連続的にエッチングしてゲート電極を形成する。
次に、ゲート電極をマスクとしてリン（ｐ）をイオン注入してｎ型拡散層１７２ａ，１７２ｂを形成する。
続いて、シリコン窒化膜を５０ｎｍ堆積し、ＲＩＥにてエッチバックすることによって、サイドウオール１７４を形成する。
このようにして形成されるＮＭＯＳトランジスタのゲート部分は、図１５中の、ワード線ＤＰ（Ｗ１，Ｗ２）に相当する。
（第２の工程：図１７）
図１７は、第２の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図である。
図示されるように、層間絶縁膜としてＴＥＯＳ酸化膜３７８を７００ｎｍの厚みで形成し、ＣＭＰ（ケミカルメカニカルポリッシング）によって平坦化する。
次に、層間絶縁膜（ＴＥＯＳ酸化膜）３７８の所定位置に、フォトリグラフィによってコンタクトホールＣＮを形成する。このとき、層間絶縁膜３７８のエッチングに際しては、シリコン窒化膜と選択性のあるエッチング条件で行う。
（第３の工程：図１８）
図１８は、第３の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図である。
第３の工程では、まず、バリアメタル１７９を形成するために、Ｔｉ膜を１０ｎｍ、ＴｉＮ膜を１５ｎｍ程度の厚みで連続的に堆積する。続いて、第２の導電材料としてのタングステン（Ｗ）膜１８０を２５０ｎｍ堆積する。
続いて、図１４（ｃ）に示したように、ＳＦ６／Ｏ２混合ガスを用いたＲＩＥによって、タングステン（Ｗ）１８０膜をエッチバックし、タングステン（Ｗ）膜１８０の上面が、層間絶縁膜３７８の上面よりも低くなるようにする。すなわち、コンタクトホールＣＮの下側の空間にタングステン（Ｗ）が充填され、これによって、第２の導電材料からなる第２の導電材料プラグ１８０が形成される。
次に、図１４（ｄ）に示したように、第１の導電材料としての窒化チタン（ＴｉＮ）膜を５０ｎｍの厚みで堆積し、図１４（ｅ）で示したように、層間絶縁膜３７８の上面を基準として、ＣＭＰによる平坦化処理を実施し、窒化チタン膜をコンタクトホールＣＮの上側の空間に埋め込む。これによって、第１の導電材料からなる第１の導電材料プラグ１８１が形成される。
このようにして、異種材料コンタクトプラグ１０４，接地電位用プラグ１００が形成される。次に、接地電位用プラグ１００上に、タングステン（Ｗ）からなる接地配線２００（Ｇ）を形成する（接地配線２００は、図１８では不図示）。
先に説明したように、異種材料コンタクトプラグ１０５では、一つのコンタクトホールＣＮ内に２種類のプラグ（第１および第２のプラグ）１８１，１８０が積層形成されており、異なる層に属する第１および第２のプラグ同士を接続しているのではない。したがって、本発明によって層の数が増えて、製造工程が複雑化することがない。また、各コンタクトプラグ（１８１，１８０）が積層されているため、異種材料コンタクトプラグを用いた場合でも、占有面積が増大することがない。
（第４の工程：図１９）
図１９は、第４の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図である。
図１９に示すように、層間絶縁膜としてのＨＤＰ（ハイデンシティプラズマ酸化膜）１８２を形成し、ＨＤＰ膜１８２に（ヒータ電極１８３を埋め込むための）コンタクトホールを形成し、そして、そのコンタクトホールにＴｉＮを埋め込んでヒータ電極１８３を形成する。ヒータ電極１８３の底面は、異種材料コンタクトプラグ１０５を構成する、第１の導電材料プラグ（ＴｉＮからなる）１８１の上面に接続される。
ヒータ電極の１８３の直下には、高抵抗の第１の導電材料プラグ１８１が存在することから、ヒータ電極１８３を伝わってきた熱の放熱を抑えることができる。一方、第１の導電材料プラグ１８１の下には、低抵抗の第２の導電材料プラグ１８０が存在するため、コンタクトプラグ全体の等価抵抗（コンタクト抵抗）は上昇しない。したがって、メモリセル選択素子としてのＮＭＯＳトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。
また、ＨＤＰ膜１８２上に、ＣＶＤ法により酸化膜１９０を形成し、引き出し電極層４００の主電極層としてのタングステン（Ｗ）層１９１と、密着層としてのチタン（Ｔｉ）層１９２を形成する。そして、共通のマスクを用いて、引き出し電極層４００と引き出し電極層４００とを連続的にパターニングする。これによって、開口部Ｑが形成される。
（第５の工程：図２０）
図２０は、第５の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図である。
図示されるように、相変化層（ＧＳＴ）１９５が形成され、次に、パターニングされる。
（第６の工程：図２１）
図２１に示すように、相変化層（ＧＳＴ）１９５上に層間絶縁膜１９８を形成し、この層間絶縁膜１９８の一部に、コンタクトホールを形成する。そして、このコンタクトホール内にコンタクトプラグ１９７が形成され、図５のビット線（Ｂ１〜Ｂ３）としてのタングステン（Ｗ）層１９９を形成する。
このようにして、図１３に示される構造をもつ相変化メモリ装置が完成する。
以上、本発明について実施例を参照して説明したが、本発明はこれに限定されるものではなく、本発明の技術思想の範囲内で、種々、変形、応用が可能である。
例えば、メモリセルを構成するＭＯＳトランジスタの代わりに、バイポーラトランジスタ、接合ダイオード、ショットキーバリアダイオード等のスイッチング素子を使用することもできる。
相変化層としては、カルコゲナイド半導体以外の材料を使用することもできる。また、相変化メモリＩＣの回路方式として、図２３に示されるような回路方式（すなわち、波形の異なるパルスを入力するのではなく、サイズの異なるトランジスタを選択的に導通させて電流を引っぱる方式）を採用することもできる。
以上説明したように、本発明によれば、従来の常識的な基本構造（相変化層を上下の電極で挟む構造）に代わる、相変化メモリ装置の新規な基本構造（異種材料コンタクトプラグと引き出し電極を用併用した、高い熱効率を実現可能な基本構造）が提供される。
これによって、相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱が共に抑制され、熱効率の低下が最小限化され、大規模な相変化メモリ装置の量産が可能となる。
本発明の相変化メモリ装置では、相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグを採用して抑制される。すなわち、第２の導電材料に比べて比抵抗が大きい（逆に、熱伝導率は小さい）第１の導電材料からなる第１の導電材料プラグにヒータ電極を接続することによって、放熱が抑制される。一方、相変化層の上側の電極からの放熱は、引き出し電極を用いた、相変化領域の直上に電極を設けない電極構造の採用によって抑制される。すなわち、相変化領域の直上にはヒートシンクとして機能する電極が存在しないため、放熱は十分に小さくなる。したがって、相変化層の上側、下側の金属の双方からの放熱を効果的に抑制することができ、相変化時（特に、リセット時）の熱効率を改善することが可能となる。
また、本発明の相変化メモリ装置の製造方法によれば、シリコン系ＬＳＩの汎用的な製造技術を使用し（特別な製造工程を設けることなく）、異種材料コンタクトプラグと引き出し電極を用併用した、新規な相変化メモリ装置の基本構造を、容易に実現することができる。
本発明は、異種材料コンタクトプラグと引き出し電極を用併用した、高い熱効率を実現可能な相変化メモリ装置を実現するという効果を奏し、したがって、相変化メモリ装置およびその製造方法として有用である。
本発明の相変化メモリ装置の特徴的な構造の一例を説明するための図であり、（ａ）は、本発明の相変化メモリ装置の要部構成の一例を示す図であり、（ｂ）は、比較例としての、ヒータ電極とコンタクトプラグとの接続構造の従来例を示す図 異種材料コンタクトプラグならびに接地電位用プラグの平面形状と、それらのプラグが形成された相変化メモリ装置の要部の断面構造の一例を示す図 （ａ）〜（ｄ）は、図２に示される相変化メモリ装置の要部の構成の製造方法を説明するための主要な工程毎の断面図 （ａ）〜（ｄ）は、異種材料コンタクトプラグの平面形状の例を説明するための図 本発明の相変化メモリ装置（相変化メモリＩＣ）の全体の回路構成の一例を示す回路図 図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の一例を示す平面図 図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、第１の製造工程における断面図 図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、第２の製造工程における断面図 図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、第３の製造工程における断面図 図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、第４の製造工程における断面図 図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、第５の製造工程における断面図 図６のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、第６の製造工程における断面図 本発明の相変化メモリ装置の特徴的な構造の他の例（第１および第２の導電材料プラグを、共通のコンタクトホール内に積層形成した構造を備える例）について説明するための図 （ａ）〜（ｅ）は、本発明の異種材料コンタクトプラグの製造方法の一例を説明するための、主要工程毎のデバイスの断面図 図１３に示される構造をもつ相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の一例を示す平面図 第１の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図 第２の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図 第３の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図 第４の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図 第５の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図 第６の工程における、図１５のＡ−Ａ線に沿うデバイスの断面図 （ａ），（ｂ）は、相変化メモリ装置の基本的構造と相変化メモリ装置のセット／リセット動作について説明するための図 相変化メモリ装置の回路方式の一例を示す回路図 相変化メモリ装置（相変化メモリＩＣ）における、リード動作を説明するための回路図 相変化メモリ装置（相変化メモリＩＣ）におけるメモリセル部の具体的な構造の一例を示すと共に、従来構造の問題点を説明するためのデバイスの断面図
符号の説明
１００ 接地プラグ
１０２ 接地用電極
１０４，１０５ 異種材料コンタクトプラグ
１０６，１０７ 第１の導電材料プラグ
１０８，１０９ 第２の導電材料プラグ
１１０ ヒータ電極
１１２ ヒータ電極の上面
１１４ 相変化層（ＧＳＴ膜）
１１６ 引き出し電極層
１１７ コンタクトプラグ
１１９ 各種パルスを入力するための端子Ｐとして機能する電極
Ｍ メモリセル選択用スイッチング素子
ＷＬ１，ＷＬ２ ワード線
Ｂ１〜Ｂ３ ビット線

Claims (14)

  1. 第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグと、が共通のコンタクトホール内に埋め込まれて構成される異種材料コンタクトプラグと、
    前記第1の導電材料プラグに一端が接続されるヒータ電極と、
    このヒータ電極の他端に、その底面の一部が接続される相変化層と、
    この相変化層と前記ヒータ電極との接触面の直上から外れた領域において、前記相変化層の底面の一部に接触する引き出し電極層と、
    この引き出し電極の上面の一部に接続されるコンタクト電極と、
    を有することを特徴とする相変化メモリ装置。
  2. 請求項１記載の相変化メモリ装置であって、
    前記異種材料コンタクトプラグを構成する前記第１の導電材料プラグおよび前記第２の導電材料プラグは、両プラグの少なくとも側面同士が接触し、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを持たない態様で接触して構成されることを特徴とする相変化メモリ装置。
  3. 請求項１記載の相変化メモリ装置であって、
    前記異種材料コンタクトプラグを構成する前記第１の導電材料プラグおよび前記第２の導電材料プラグは、両プラグが前記コンタクトホール内に積み重ねられ、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを有する態様にて接触して構成されることを特徴とする相変化メモリ装置。
  4. 請求項１〜請求項３のいずれか記載の相変化メモリ装置であって、
    前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒化物、あるいは前記金属のシリサイドを含むことを特徴とする相変化メモリ装置。
  5. 請求項１〜請求項３のいずれか記載の相変化メモリ装置であって、
    前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含むことを特徴とする相変化メモリ装置。
  6. 請求項１〜請求項３のいずれか記載の相変化メモリ装置であって
    前記第２の導電材料プラグを構成する前記第２の導電材料は、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを含むことを特徴とする相変化メモリ装置。
  7. 請求項１〜請求項３のいずれか記載の相変化メモリ装置であって、
    前記第２の導電材料の比抵抗は、前記第２の導電材料の１０倍以上であることを特徴とする相変化メモリ装置。
  8. 請求項１〜請求項３のいずれか記載の相変化メモリ装置であって、
    前記ヒータ電極は絶縁膜に埋め込まれており、その絶縁膜上に、前記ヒータ電極の上面の少なくとも一部を露出するようにパターニングされている絶縁膜が形成され、そのパターニングされている絶縁膜上に所定パターンの前記引き出し電極層が形成され、この引き出し電極層の一部上ならびに前記露出しているヒータ電極上を覆うように前記相変化層が設けられていることを特徴とする相変化メモリ装置。
  9. 請求項１〜請求項３のいずれか記載の相変化メモリ装置であって、
    前記引き出し電極層は、主電極層と、その主電極層の表面に形成された、前記相変化層との密着性を向上させるための密着層と、により構成されることを特徴とする相変化メモリ装置。
  10. 請求項１に記載される相変化メモリ装置の製造方法であって、
    第１の絶縁膜にコンタクトホールを形成し、そのコンタクトホール内に、第１の導電材料からなる第１の導電材料プラグおよび前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグを埋め込んで異種材料コンタクトプラグを形成する第１の工程と、
    前記第１の絶縁膜上に第２の絶縁膜を形成し、この第２の絶縁膜にコンタクトホールを形成し、そのコンタクトホール内に、前記第1の導電材料プラグに一端が接続されるヒータ電極を形成する第２の工程と、
    前記引き出し電極層を形成すると共に、前記ヒータ電極の少なくとも一部を露出させる第３の工程と、
    前記引き出し電極層上ならびに前記露出しているヒータ電極上を覆うように相変化層を形成する第４の工程と、
    前記相変化層を、前記ヒータ電極の近傍において前記相変化層と前記引き出し電極層の一部とが重なり合って接触し、かつ、その重なり合って接触する部分から外れた箇所において前記引き出し電極層が露出するように、パターニングする第５の工程と、
    前記相変化層上ならびに前記引き出し電極層上の絶縁膜に、前記引き出し電極層に達するコンタクトホールを形成し、そのコンタクトホールを介して前記引き出し電極に直接的に接触するコンタクトプラグを形成する第６の工程と、
    を含むことを特徴とする相変化メモリ装置の製造方法。
  11. 請求項１０記載の相変化メモリ装置の製造方法であって、
    前記第１の工程では、まず、前記第１の絶縁膜の一部を選択的にパターニングし、その平面形状が、幅広の本体部と、この本体部から突出すると共に、その幅が前記本体部の幅よりも狭い突起部と、を有する前記コンタクトホールを形成し、次に、前記突起部のみを完全に埋め込むことができる条件にて、前記コンタクトホールを前記第１の導電材料により埋め込んで前記第１の導電材料プラグを形成し、次に、前記コンタクトホールの前記本体部を、前記第２の導電材料にて完全に埋め込んで前記２の導電材料プラグを形成することを特徴とする相変化メモリ装置の製造方法。
  12. 請求項１０記載の相変化メモリ装置の製造方法であって、
    前記第１の工程では、まず、前記第１の絶縁膜の一部を選択的にパターニングして前記コンタクトホールを形成し、次に、前記コンタクトホール内に、前記第２の導電材料を埋め込み、さらにエッチバックすることによって、前記第２の導電材料の上面が前記コンタクトホールの上面よりも低くなるようにし、これによって、前記第２の導電材料プラグを形成し、次に、前記コンタクトホール内の前記第２の導電材料プラグ上に、前記第１の導電材料を埋め込み、これによって、前記第１の導電材料プラグを形成することを特徴とする相変化メモリ装置の製造方法。
  13. 請求項１０記載の相変化メモリ装置の製造方法であって、
    前記第３の工程では、前記引き出し電極層とその下の絶縁膜を連続的にパターニングすることによって前記ヒータ電極の上面の少なくとも一部が露出し、かつ、前記連続的なパターニングの際、前記引き出し電極層とその下の絶縁膜とのエッチングレートの差に起因して、パターニングされた前記引き出し電極層の断面は略垂直となり、一方、パターニングされた前記絶縁膜の断面が傾斜形状となり、これにより、前記引き出し電極層の端部を、前記相変化層と前記ヒータ電極との接触部分の直上から外れた箇所に位置させることが自動的に達成されることを特徴とする相変化メモリの製造方法。
  14. 請求項１０記載の相変化メモリ装置の製造方法であって、
    前記第３の工程における前記引き出し電極層の形成は、主電極層の形成工程と、その主電極層上に、前記相変化層との密着性を向上させるための密着層を形成する工程と、を経て形成されることを特徴とする相変化メモリ装置の製造方法。
JP2006049409A 2006-02-25 2006-02-25 相変化メモリ装置およびその製造方法 Active JP4691454B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006049409A JP4691454B2 (ja) 2006-02-25 2006-02-25 相変化メモリ装置およびその製造方法
TW096105129A TWI340487B (en) 2006-02-25 2007-02-12 Phase-change memory device with minimized reduction in thermal efficiency and method of manufacturing the same
CN2007100841401A CN101026178B (zh) 2006-02-25 2007-02-16 热效率下降最小化的相变存储器件及其制造方法
US11/678,484 US7755075B2 (en) 2006-02-25 2007-02-23 Phase-change memory device with minimized reduction in thermal efficiency and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049409A JP4691454B2 (ja) 2006-02-25 2006-02-25 相変化メモリ装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007227812A true JP2007227812A (ja) 2007-09-06
JP4691454B2 JP4691454B2 (ja) 2011-06-01

Family

ID=38549291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049409A Active JP4691454B2 (ja) 2006-02-25 2006-02-25 相変化メモリ装置およびその製造方法

Country Status (4)

Country Link
US (1) US7755075B2 (ja)
JP (1) JP4691454B2 (ja)
CN (1) CN101026178B (ja)
TW (1) TWI340487B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071314A (ja) * 2007-09-07 2009-04-02 St Microelectronics Srl マルチビット記憶装置用相変化メモリデバイス
KR100973278B1 (ko) 2008-09-05 2010-08-02 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
JP2011142306A (ja) * 2009-11-30 2011-07-21 Soonwoo Cha 相変化メモリのためのキーホールフリー傾斜ヒーター

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860249B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP4257352B2 (ja) * 2006-08-22 2009-04-22 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US7491577B2 (en) * 2007-01-08 2009-02-17 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for providing thermal management on high-power integrated circuit devices
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US8237149B2 (en) * 2007-06-18 2012-08-07 Samsung Electronics Co., Ltd. Non-volatile memory device having bottom electrode
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7825397B2 (en) * 2008-05-23 2010-11-02 Seagate Technology Llc Short bridge phase change memory cells
KR101570044B1 (ko) * 2009-03-17 2015-11-20 삼성전자주식회사 저저항의 매립형 금속 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
KR101094376B1 (ko) * 2009-07-31 2011-12-15 주식회사 하이닉스반도체 반도체장치의 매립워드라인 형성 방법
US8367460B2 (en) 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
CN102064276B (zh) * 2010-11-01 2014-06-04 华中科技大学 一种非对称相变存储器单元及器件
CN102544363A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 相变存储器底电极结构的制备方法
US8711648B2 (en) * 2012-07-31 2014-04-29 Nanya Technology Corporation Voltage generating system and memory device using the same
JP2014053557A (ja) 2012-09-10 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
CN104517987B (zh) * 2013-09-27 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体存储控制单元、集成电路及集成电路的制造方法
CN105405971B (zh) * 2015-12-04 2018-02-06 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
KR102301774B1 (ko) * 2017-03-31 2021-09-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10147876B1 (en) * 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
US11038101B2 (en) 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
US10943952B2 (en) * 2019-06-10 2021-03-09 Sandisk Technologies Llc Threshold switch for memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558830B1 (ja) * 1970-12-29 1980-03-06
JP2002540605A (ja) * 1999-03-25 2002-11-26 オヴォニクス インコーポレイテッド 改善された接合を有する電気的にプログラム可能なメモリ素子
JP2004349709A (ja) * 2003-05-23 2004-12-09 Samsung Electronics Co Ltd 半導体メモリ素子およびその製造方法
JP2004349504A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd 半導体集積回路装置
JP2005536071A (ja) * 2002-08-21 2005-11-24 オヴォニクス，インコーポレイテッド プログラム可能デバイスに原子層堆積法を利用する方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449039A (en) * 1981-09-14 1984-05-15 Nippondenso Co., Ltd. Ceramic heater
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US6670628B2 (en) 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
CN1284227C (zh) * 2002-04-29 2006-11-08 旺宏电子股份有限公司 相变化内存及其制造方法
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
KR100721017B1 (ko) * 2005-12-28 2007-05-22 삼성전자주식회사 불휘발성 메모리 소자 및 그의 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558830B1 (ja) * 1970-12-29 1980-03-06
JP2002540605A (ja) * 1999-03-25 2002-11-26 オヴォニクス インコーポレイテッド 改善された接合を有する電気的にプログラム可能なメモリ素子
JP2005536071A (ja) * 2002-08-21 2005-11-24 オヴォニクス，インコーポレイテッド プログラム可能デバイスに原子層堆積法を利用する方法及び装置
JP2004349504A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd 半導体集積回路装置
JP2004349709A (ja) * 2003-05-23 2004-12-09 Samsung Electronics Co Ltd 半導体メモリ素子およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071314A (ja) * 2007-09-07 2009-04-02 St Microelectronics Srl マルチビット記憶装置用相変化メモリデバイス
KR100973278B1 (ko) 2008-09-05 2010-08-02 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8053750B2 (en) 2008-09-05 2011-11-08 Hynix Semiconductor Inc. Phase change memory device having heat sinks formed under heaters and method for manufacturing the same
JP2011142306A (ja) * 2009-11-30 2011-07-21 Soonwoo Cha 相変化メモリのためのキーホールフリー傾斜ヒーター

Also Published As

Publication number Publication date
JP4691454B2 (ja) 2011-06-01
CN101026178A (zh) 2007-08-29
US20080042118A1 (en) 2008-02-21
TW200746484A (en) 2007-12-16
TWI340487B (en) 2011-04-11
CN101026178B (zh) 2011-06-15
US7755075B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
JP4691454B2 (ja) 相変化メモリ装置およびその製造方法
JP4860248B2 (ja) 相変化メモリ装置および相変化メモリ装置の製造方法
JP4860249B2 (ja) 相変化メモリ装置および相変化メモリ装置の製造方法
JP4591833B2 (ja) 相変化メモリ装置および相変化メモリ装置の製造方法
JP4817410B2 (ja) 相変化メモリ素子およびその製造方法
JP5469814B2 (ja) 相転移メモリ素子及びその製造方法
KR100883412B1 (ko) 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
JP5544104B2 (ja) 抵抗メモリ素子及びその形成方法
US7671355B2 (en) Method of fabricating a phase change memory and phase change memory
US8884260B2 (en) Phase change memory element
JP2009520374A (ja) 縦型相変化メモリセルおよびその製造方法
KR20130068484A (ko) 저항성 메모리 장치 및 그 제조방법
JP4955218B2 (ja) 半導体装置
US20080186762A1 (en) Phase-change memory element
US20080067490A1 (en) Phase-change memory device having heater electrode with improved heat generation efficiency

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

R150 Certificate of patent or registration of utility model

Ref document number: 4691454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250