KR20120104031A - 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 - Google Patents
상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20120104031A KR20120104031A KR1020110022085A KR20110022085A KR20120104031A KR 20120104031 A KR20120104031 A KR 20120104031A KR 1020110022085 A KR1020110022085 A KR 1020110022085A KR 20110022085 A KR20110022085 A KR 20110022085A KR 20120104031 A KR20120104031 A KR 20120104031A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change material
- material layer
- forming
- layer
- Prior art date
Links
- 239000012782 phase change material Substances 0.000 title claims abstract description 369
- 238000000034 method Methods 0.000 title claims abstract description 237
- 230000008859 change Effects 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 200
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 229910052714 tellurium Inorganic materials 0.000 claims abstract description 83
- 238000011049 filling Methods 0.000 claims abstract description 54
- 238000004544 sputter deposition Methods 0.000 claims abstract description 37
- 238000009413 insulation Methods 0.000 claims abstract 4
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 150000004767 nitrides Chemical class 0.000 claims description 44
- 238000009736 wetting Methods 0.000 claims description 34
- 229910001385 heavy metal Inorganic materials 0.000 claims description 30
- 229910052721 tungsten Inorganic materials 0.000 claims description 28
- 239000010937 tungsten Substances 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 26
- 229910052732 germanium Inorganic materials 0.000 claims description 26
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 229910052715 tantalum Inorganic materials 0.000 claims description 20
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 20
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 13
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 12
- 230000008018 melting Effects 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 11
- 238000002425 crystallisation Methods 0.000 claims description 10
- 230000008025 crystallization Effects 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 8
- 239000011133 lead Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 239000002070 nanowire Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims 3
- 230000007704 transition Effects 0.000 abstract description 35
- 239000000470 constituent Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 491
- 239000011229 interlayer Substances 0.000 description 90
- 238000005229 chemical vapour deposition Methods 0.000 description 40
- 239000012535 impurity Substances 0.000 description 28
- 238000002955 isolation Methods 0.000 description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 21
- 230000007547 defect Effects 0.000 description 18
- 239000000463 material Substances 0.000 description 18
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- -1 tungsten nitride Chemical class 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 238000010295 mobile communication Methods 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 8
- 238000011065 in-situ storage Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 150000002736 metal compounds Chemical class 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- 229910021334 nickel silicide Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 229910000484 niobium oxide Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910021355 zirconium silicide Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910001935 vanadium oxide Inorganic materials 0.000 description 2
- 229910002909 Bi-Te Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910008328 ZrNx Inorganic materials 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- VDDXNVZUVZULMR-UHFFFAOYSA-N germanium tellurium Chemical compound [Ge].[Te] VDDXNVZUVZULMR-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052699 polonium Inorganic materials 0.000 description 1
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
기판과 같은 대상체 상에 절연 구조물을 형성하고, 절연 구조물에 대상체를 노출시키는 미세 구조를 형성한다. 적어도 하나의 소스 타겟을 사용하는 스퍼터링 공정을 통해 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 증착하여 상기 미세 구조를 채우는 상변화 물질층 패턴을 형성한다. 이러한 상변화 물질층 패턴을 상변화 메모리 장치에 적용할 경우, 상변화 메모리 장치가 저항 마진의 증가, 신뢰성의 개선, 동작 속도의 증가 등의 향상된 특성들을 확보할 수 있다.
Description
본 발명은 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 미세 구조를 충분히 채우면서 고속으로 상전이를 일으킬 수 있는 상변화 물질층, 이러한 상변화 물질층의 형성 방법, 상변화 물질층 패턴을 포함하는 상변화 메모리 장치 및 상기 상변화 메모리 장치의 제조 방법에 관한 것이다.
상변화 메모리(PRAM) 장치는 비휘발성 메모리 장치이지만 랜덤 액세스(random access)가 가능한 특성을 가지기 때문에 향후 가장 유망한 메모리 장치로서 평가되고 있다. 일반적으로 상변화 메모리 장치에 있어서, 게르마늄-안티몬-텔루르(Ge-Sb-Te)를 포함하는 상변화 물질로 이루어진 상변화 물질층의 상전이(phase transition)를 이용하여 데이터를 기록하거나 기록된 데이터를 읽을 수 있다. 즉, 상기 상변화 물질의 비정질 상태와 결정 상태 사이의 저항의 차이를 이용하여 데이터를 저장하거나 저장된 데이터를 읽을 수 있다. 상변화 물질층에서 발생하는 가역적인 상전이가 뚜렷하게 구분될수록 상변화 메모리 장치가 향상된 신뢰성을 가질 수 있다. 즉, 상기 상변화 메모리 장치의 셋 상태와 리셋 상태의 저항 마진이 클수록 상변화 메모리 장치의 동작 신뢰성이 개선될 수 있다. 그러나 상변화 메모리 장치의 디자인 룰이 감소하는 경우, 보이드(void), 심(seam), 오버행(over hang) 등의 결함을 발생시키지 않고 미세한 사이즈를 갖는 홀, 개구 또는 트렌치 등의 미세 구조 내에 상변화 물질층을 완전히 채우기는 어렵다. 이에 따라 상변화 물질층에 전술한 결함이 발생되기 쉬우며, 이러한 결함을 갖는 상변화 물질층을 구비하는 상변화 메모리 장치의 신뢰성도 저하된다.
한편, 상변화 메모리 장치가 고집적화 될수록 상변화 메모리 장치는 높은 신뢰성을 가지면서도 빠른 속도로 동작할 것이 요구된다. 그러나 종래의 게르마늄-안티몬-텔루르(GST) 화합물로 이루어진 상변화 물질은 결정화 속도가 느리기 때문에 상변화 메모리 장치에 빠른 속도로 데이터를 기록하거나 저장된 데이터를 빠르게 독취하기 어렵다. 이에 따라, 고속으로 동작하는 고집적화된 상변화 메모리 장치를 구현하기 위하여, 빠른 상전이 속도를 가지면서도 우수한 스텝 커버리지나 갭 필 특성을 확보할 수 있는 상변화 물질에 대한 요구가 증가하고 있다.
본 발명의 일 목적은 빠른 속도로 상전이를 일으키면서 충분한 스텝 커버리지 또는 갭 필 특성을 확보할 수 있는 상변화 물질층을 제공하는 것이다.
본 발명의 다른 목적은 빠른 속도로 상전이를 일으키면서 충분한 스텝 커버리지 또는 갭 필 특성을 확보할 수 있는 상변화 물질층의 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 고속으로 동작하면서 높은 신뢰성을 가질 수 있는 상변화 메모리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 고속으로 동작하면서 높은 신뢰성을 가질 수 있는 상변화 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 전술한 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 물질은 하기 화학식에 따른 게르마늄(Ge)-중금속(M)-텔루르(Te)의 3성분계 조성을 가질 수 있다.
[화학식]
GeXMYTeZ
상기 화학식에 있어서, 30≤X≤80이며, 1≤Y≤20이고, 40≤Z≤70이다. 예를 들면, 상기 중금속은 비스무트(Bi), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 납(Pb), 란탄(La), 폴로듐(Po) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질은 게르마늄-안티몬-텔루르를 포함하는 상변화 물질의 상전이 속도보다 빠른 상전이 속도를 가질 수 있다. 예를 들면, 상기 상변화 물질은 약 600ns 이하의 매우 짧은 시간 동안에 상전이를 일으킬 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질은 결정화 온도를 향상시키기 위한 도펀트를 추가적으로 포함할 수 있다. 예를 들면, 상기 도펀트는 질소(N), 탄소(C), 산소(O), 실리콘(Si) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이 경우, 상기 도펀트의 함량은 상기 상변화 물질의 전체 중량의 약 1 중량％ 내지 약 10 중량％ 정도가 될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 물질층의 형성 방법에 있어서, 대상체 상에 절연 구조물을 형성한 후, 상기 절연 구조물에 상기 대상체를 노출시키는 미세 구조를 형성한다. 적어도 하나의 소스 타겟을 사용하는 스퍼터링 공정을 통해 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 증착하여 상기 미세 구조를 채우면서 상기 절연 구조물 상에 상변화 물질층을 형성한다.
예시적인 실시예들에 있어서, 상기 상변화 물질층은 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 녹는점의 약 60％ 이상의 온도에서 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 상변화 물질층은 상기 적어도 하나의 소스 타겟에 약 500W/㎠ 이하의 파워를 인가하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질층은 게르마늄을 함유하는 제1 소스 타겟, 텔루르를 함유하는 제2 소스 타겟 및 중금속을 함유하는 제3 소스 타겟을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 상변화 물질층은 게르마늄 및 텔루르를 함유하는 제1 소스 타겟과 중금속을 함유하는 제2 소스 타겟을 사용하여 형성될 수 있다. 또 다른 예시적인 실시예들에 따르면, 상기 상변화 물질층은 게르마늄, 텔루르 및 중금속을 함유하는 하나의 소스 타겟을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질층에 도펀트가 추가될 수 있다. 이 경우, 상기 도펀트는 상기 적어도 하나의 소스 타겟에 포함될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 상변화 물질층을 형성하는 동안 상기 도펀트를 함유하는 가스를 제공하여 상기 상변화 물질층에 상기 도펀트를 첨가할 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질층을 형성하기 전에, 상기 대상체, 상기 미세 구조의 측벽 및 상기 절연 구조물 상에 웨팅막 및 시드막 중에서 적어도 하나가 추가적으로 형성될 수 있다. 이 경우, 상기 웨팅막은 금속, 금속 질화물, 금속 산화물 등을 사용하여 형성될 수 있다. 또한, 상기 시드막은 금속, 금속 질화물, 금속 실리사이드, 금속 산화물 등을 사용하여 형성될 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치는 제1 배선, 상기 제1 배선 상에 배치되는 가변 저항 유닛 및 상기 가변 저항 유닛 상에 배치되는 제2 배선을 포함한다. 상기 가변 저항 유닛은 제1 전극, 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 함유하는 상변화 물질층 패턴 및 제2 배선을 포함한다.
예시적인 실시예들에 있어서, 상기 제1 배선과 상기 제2 배선은 서로 직교하는 방향으로 연장될 수 있다. 예를 들면, 상기 제1 배선 및 상기 제2 배선은 각기 금속, 금속 질화물, 금속 실리사이드 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 배선과 상기 가변 저항 유닛 사이에는 스위칭 소자가 배치될 수 있다. 예를 들면, 상기 스위칭 소자는 다이오드 또는 나노 와이어를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 가변 저항 유닛은 상기 제1 및 제2 배선에 대해 수직하게 배치될 수 있다. 예를 들면, 상기 가변 저항 유닛은 원형 필라, 타원형 필라 또는 다각형 필라의 구조를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전극 및 상기 제2 전극은 각기 폴리실리콘, 금속, 금속 질화물 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 GeXMYTeZ(여기서, M은 중금속을 나타내고, 30≤X≤80이며, 1≤Y≤20이고, 40≤Z≤70이다.)의 조성을 가질 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치는, 콘택 영역을 갖는 기판, 상기 기판 상에 배치되어 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층, 상기 개구 내에 배치되는 하부 전극, 상기 절연층 상에 배치되어 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물, 상기 미세 구조 내에 배치되어 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함하는 상변화 물질층 패턴, 그리고 상기 상변화 물질층 패턴 상에 형성된 상부 전극을 포함한다.
예시적인 실시예들에 있어서, 상기 상변화 메모리 장치는 상기 하부 전극에 전기적으로 연결되는 스위칭 소자를 추가적으로 포함할 수 있다. 예를 들면, 상기 스위칭 소자는 상기 기판과 상기 하부 전극 사이에 배치되는 다이오드, 상기 기판 상에 배치되는 트랜지스터, 상기 기판에 부분적으로 매립되는 트랜지스터 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질의 중금속은 비스무트, 탄탈륨, 텅스텐, 이리듐, 백금, 금, 납, 란탄, 폴로듐 등을 포함할 수 있다. 또한, 상기 상변화 물질은 결정화 온도를 향상시키기 위하여 질소, 탄소, 산소, 실리콘 등을 함유하는 도펀트를 포함할 수 있다. 상기 상변화 물질은 게르마늄-안티몬-텔루르를 포함하는 상변화 물질보다 실질적으로 빠른 상전이 속도를 가질 수 있다.
전술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법에 있어서, 기판 상에 제1 배선을 형성하고, 상기 제1 배선 상에 적어도 하나의 절연층을 형성한다. 상기 적어도 하나의 절연층 내에 가변 저항 유닛을 형성한다. 상기 가변 저항 유닛은 상기 제1 배선에 접촉되는 제1 전극, 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 함유하는 상변화 물질층 패턴 및 제2 배선을 포함한다. 상기 가변 저항 유닛 및 상기 적어도 하나의 절연층 상에 제2 배선을 형성한다.
예시적인 실시예들에 있어서, 상기 제1 배선과 상기 가변 저항 유닛 사이에 상기 적어도 하나의 절연층에 매립되는 스위칭 소자가 형성될 수 있다.
예시적인 실시예들에 따른 상기 적어도 하나의 절연층을 형성하는 과정 및 상기 가변 저항 유닛을 형성하는 과정에 있어서, 상기 제1 배선 상에 제1 절연층을 형성할 수 있으며, 상기 제1 절연층을 관통하여 상기 제1 배선에 접촉되는 상기 제1 전극을 형성할 수 있다. 상기 제1 절연층 및 상기 제1 전극 상에 제2 절연층을 형성할 수 있고, 상기 제2 절연층을 관통하여 상기 제1 전극에 접촉되는 상기 상변화 물질층 패턴을 형성할 수 있다. 상기 제2 절연층 및 상기 상변화 물질층 패턴 상에 제3 절연층을 형성할 수 있으며, 상기 제3 절연층을 관통하여 상기 상변화 물질층 패턴에 접촉되는 상기 제2 전극을 형성할 수 있다. 상기 상변화 물질층 패턴은 상기 상변화 물질의 녹는점의 약 60％ 이상의 온도에서 수행되는 스퍼터링 공정을 이용하여 형성될 수 있다. 또한, 상기 상변화 물질층 패턴은 상기 상변화 물질을 함유하는 적어도 하나의 소스 타겟에 약 500W/㎠ 이하의 파워를 인가하여 형성될 수 있다.
전술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법에 있어서, 콘택 영역을 갖는 기판 상에 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층을 형성한다. 상기 개구 내에 하부 전극을 형성한 후, 상기 절연층 상에 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물을 형성한다. 상기 미세 구조 내에 적어도 하나의 소스 타겟을 사용하는 스퍼터링 공정을 통해 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함하는 상변화 물질층 패턴을 형성한다. 상기 상변화 물질층 패턴 상에 상부 전극을 형성한다.
예시적인 실시예들에 있어서, 상기 하부 전극에 전기적으로 연결되는 스위칭 소자를 추가적으로 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질층 패턴은 게르마늄을 함유하는 제1 소스 타겟, 텔루르를 함유하는 제2 소스 타겟 및 중금속을 함유하는 제3 소스 타겟을 사용하여 형성될 수 있다. 또한, 상기 상변화 물질층 패턴은 게르마늄 및 텔루르를 함유하는 제1 소스 타겟과 중금속을 함유하는 제2 소스 타겟을 사용하여 형성될 수 있으며, 게르마늄, 텔루르 및 중금속을 함유하는 하나의 소스 타겟을 사용하여 형성될 수도 있다.
본 발명의 실시예들에 따르면, 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 사용하는 스퍼터링 공정을 통해 수득되는 상변화 물질층(패턴)은 고속으로 상전이를 일으킬 수 있으며, 미세 구조를 결합이 없이 완전하게 채울 수 있다. 상변화 메모리 장치가 이러한 상변화 물질층(패턴)을 구비할 경우, 상기 상변화 메모리 장치는 저항 마진의 증가, 신뢰성의 개선, 동작 속도의 증가 등의 여러 가지 향상된 특성들을 확보할 수 있다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 상변화 물질층의 형성 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 실시예들에 따른 상변화 메모리 장치의 개략적인 사시도이다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 13은 본 발명의 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 14 내지 도 19는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 20 내지 도 23은 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 24 내지 도 28은 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 29는 본 발명의 실시예들에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 30은 본 발명의 실시예들에 따른 광대역 이동 통신이 가능한 이동 통신 네트워크를 설명하기 위한 통신 시스템의 블록도이다.
도 4는 본 발명의 실시예들에 따른 상변화 메모리 장치의 개략적인 사시도이다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 13은 본 발명의 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 14 내지 도 19는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 20 내지 도 23은 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 24 내지 도 28은 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 29는 본 발명의 실시예들에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 30은 본 발명의 실시예들에 따른 광대역 이동 통신이 가능한 이동 통신 네트워크를 설명하기 위한 통신 시스템의 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 예시적인 실시예들에 따른 상변화 물질층, 상변화 물질층의 형성 방법, 가변 저항 유닛, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면들에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2, 제3, 제4 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 구성 요소, 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 및 제3 구성 요소도 서로 교호적으로 명명될 수 있다.
이하, 본 발명의 실시예들에 따른 상변화 물질층 및 상변화 물질층의 형성 방법에 대하여 상세하게 설명한다.
본 발명의 실시예들에 따른 상변화 물질층은 고속으로 상전이를 일으킬 수 있는 상변화 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 상변화 물질층은 빠른 속도로 상전이가 가능한 게르마늄-중금속-텔루르(Ge-M-Te; GMT)의 3성분계 상변화 물질을 포함할 수 있다. 이러한 상변화 물질은 다음 화학식에 따른 조성을 가질 수 있다.
[화학식]
GeXMYTeZ
상기 화학식에 있어서, 30≤X≤80 정도가 될 수 있고, 1≤Y≤20 정도가 될 수 있으며, 40≤Z≤70 정도가 될 수 있다. 또한, M은 중금속을 나타낸다. 즉, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질에 있어서, 게르마늄(Ge)의 함량은 상기 상변화 물질의 전체 중량에 대하여 약 30 중량퍼센트(％) 내지 약 80 중량％ 정도가 될 수 있고, 텔루르의 함량은 약 40 중량％ 내지 약 70 중량％ 정도가 될 수 있으며, 중금속의 함량은 약 1 중량％ 내지 약 20 중량％ 정도가 될 수 있다.
본 발명의 실시예들에 있어서, 상기 게르마늄-중금속-텔루르의 3성분계 상변화 물질은 게르마늄-비스무트-텔루르(Ge-Bi-Te; GBT)를 포함할 수 있다. 이 경우, 상기 상변화 물질은 GeXBiYTeZ의 조성을 가질 수 있다. 예시적인 실시예들에 있어서, 상기 게르마늄-비스무트-텔루르(GBT)의 3성분계 상변화 물질에 있어서, 게르마늄의 함량은 상기 상변화 물질의 전체 중량에 대하여 약 30 중량％ 내지 약 80 중량％ 정도가 될 수 있으며, 텔루르의 함량은 약 40 중량％ 내지 약 70 중량％ 정도가 될 수 있다. 또한, 비스무트의 함량은 약 1 중량％ 내지 약 20 중량％ 정도가 될 수 있다.
본 발명의 다른 실시예들에 따르면, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 게르마늄-탄탈륨-텔루르(Ge-Ta-Te)의 3성분계 상변화 물질, 게르마늄-텅스텐-텔루르(Ge-W-Te)의 3성분계 상변화 물질, 게르마늄-이리듐-텔루르(Ge-Ir-Te)의 3성분계 상변화 물질, 게르마늄-백금-텔루르(Ge-Pt-Te)의 3성분계 상변화 물질, 게르마늄-금-텔루르(Ge-Au-Te)의 3성분계 상변화 물질, 게르마늄-납-텔루르(Ge-Pb-Te)의 3성분계 상변화 물질, 게르마늄-란탄-텔루르(Ge-La-Te)의 3성분계 화합물, 게르마늄-폴로늄-텔루르(Ge-Po-Te)의 3성분계 상변화 물질 등을 포함할 수 있다. 이 경우, 탄탈륨, 텅스텐, 이리듐, 백금, 금, 납, 란탄, 폴로늄 등의 함량은 각기 상기 화합물 전체 중량에 대하여 약 1 중량％ 내지 약 20 중량％ 정도가 될 수 있다.
본 발명의 또 다른 실시예들에 따르면, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 결정화 온도의 향상을 위한 도펀트를 추가적으로 포함할 수 있다. 예를 들면, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 질소(N), 탄소(C), 산소(O), 실리콘(Si) 등을 추가적으로 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 여기서, 상기 도펀트의 함량은 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 전체 중량을 기준으로 약 1 중량％ 내지 약 10 중량％ 정도가 될 수 있다.
본 발명의 실시예들에 있어서, 전술한 조성을 가지는 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 약 400ns 이하의 극히 짧은 시간 동안에도 안정적으로 상전이를 일으킬 수 있다. 종래의 게르마늄-안티몬-텔루르(GST)로 이루어진 상변화 물질은 약 800ns 정도의 시간 동안에는 비교적 안정적인 상전이를 일으키지만, 약 600ns 이하의 짧은 시간 동안에는 상전이가 불안정해진다. 즉, 상대적으로 짧은 약 600ns 이하의 시간 동안에는 종래의 게르마늄-안티몬-텔루르(GST)로 구성된 상변화 물질에는 상전이가 충분하게 일어나지 않게 된다. 이에 비하여, 본 발명의 실시예들에 따라 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 약 400ns 이하의 매우 짧은 시간 동안에도 안정적으로 상전이를 일으킬 수 있다. 따라서 이러한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 상변화 메모리 장치에 적용할 경우, 상기 상변화 메모리 장치가 매우 빠른 속도로 동작할 수 있다. 또한, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 빠르면서도 안정적인 상전이에 따라 상기 상변화 메모리 장치의 셋 상태와 리셋 상태 사이의 저항 마진이 크게 향상되어 상기 상변화 메모리 장치의 신뢰성을 크게 개선시킬 수 있다.
한편, 종래의 게르마늄-안티몬-텔루르(GST) 계열의 상변화 물질을 이용하여 미세 구조를 채우면서 상변화 물질층을 형성하는 경우에는, 상기 미세 구조 내부와 외부에서 상변화 물질의 조성이 달라지는 문제점이 있다. 즉, 상기 미세 구조 내에 형성되는 상변화 물질층의 특정 성분의 함량이 상기 미세 구조 외부에 위치하는 상변화 물질층에 비하여 실질적으로 증가하는 문제가 있다. 이와 같이, 상기 미세 구조의 내부에서 상변화 물질의 조성이 변화되면 상변화 물질층이 요구되는 수준의 상전이 정도를 갖지 못할 수 있으며, 상변화 물질층이 쉽게 열화될 수 있다. 이에 비하여, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 사용하여 상변화 물질층을 형성하는 경우, 상기 미세 구조의 내부와 외부에서 상변화 물질의 조성의 차이가 실질적으로 발생되지 않는다. 따라서 전술한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 포함하는 상변화 물질층을 상기 상변화 메모리 장치에 적용할 경우, 상기 상변화 메모리 장치의 전기적인 특성뿐만 아니라 수명도 증가시킬 수 있다.
일반적으로 고속으로 상전이를 일으킬 수 있는 상변화 물질은 대부분 결정화 온도가 낮기 때문에, 이와 같은 상변화 물질을 미세한 사이즈를 갖는 콘택 홀, 개구 또는 트렌치 등의 미세 구조(minute structure)에 증착하는 동안 상기 상변화 물질이 결정화되는 문제가 있다. 예를 들면, 고속으로 상전이가 가능한 상변화 물질은 약 250℃ 내지 약 300℃ 정도의 온도에서도 결정화가 일어날 수 있다. 이와 같이 결정화가 발생되면 상변화 물질이 3차원적인 미세 구조 내에 결함 없이 균일하게 증착되기 어렵다. 즉, 상변화 물질에 결정화가 일어날 경우, 상기 미세 구조 내에 형성되는 상변화 물질에 보이드, 심, 오버 행 등과 같은 결함이 쉽게 발생된다.
본 발명의 실시예들에 따르면, 전술한 고속 상전이가 가능한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 녹는점의 약 60％ 이상의 온도에서 약 500W 이하의 낮은 파워를 소스 타겟에 인가하는 스퍼터링 공정을 통해 결함을 발생시키지 않고 미세 구조를 완전히 채우면서도 고속으로 상전이가 가능한 상변화 물질층을 수득할 수 있다. 상술한 고속 상전이가 가능한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질은 인-시튜 리플로우 메커니즘(in-situ reflow mechanism)을 이용하여 수득될 수 있다. 이러한 인-시튜 리플로우 메커니즘에서는 다음 수학식을 통해 알 수 있는 바와 같이, 상변화 물질층을 형성하기 위한 공정의 온도가 높아질수록 상기 상변화 물질층을 구성하는 상변화 물질들의 표면 확산(surface diffusion)이 활발해지는 현상과 상기 상변화 물질이 그 표면적을 감소시켜 표면 에너지를 감소시키려는 구동력(driving force)을 가진다는 현상을 이용한다.
[수학식]
상기 수학식에서, Eact는 상기 상변화 물질의 표면 에너지를 의미하고, T는 상기 상변화 물질층을 형성하기 위한 공정의 온도를 나타낸다. 또한, k는 볼츠만(Boltamann) 상수를 가리키고, D는 상기 상변화 물질의 표면 확산도를 나타낸다. 전술한 인-시튜 리플로우 메커니즘을 통해 수득되는 상변화 물질층은 요구되는 수준의 스텝 커버리지 또는 갭 필 특성을 확보할 수 있기 때문에, 상대적으로 깊은 깊이에 비하여 좁은 폭을 가지는 3차원적인 미세 구조라도 결함을 발생시키지 않고 충분하게 매립할 수 있다. 예를 들면, 상기 인-시튜 리플로우 메커니즘을 적용하여 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 미세 구조 내에 증착함으로써 상변화 물질층을 형성할 경우, 상기 상변화 물질층은 약 6：1 정도의 높은 종횡비를 갖는 미세 구조를 보이드, 심, 오버 행 등의 결함을 발생시키지 않고 완전하게 채울 수 있다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 상변화 물질층의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 콘택 영역 및/또는 하부 구조물을 포함하는 대상체(5) 상에 절연 구조물(10)을 형성한다. 여기서, 대상체(5)는 반도체 기판, 반도체층을 갖는 기판, 절연 기판, 금속 산화물 기판 등을 포함할 수 있다. 예를 들면, 대상체(5)는 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI 기판, GOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 알루미늄 산화물 기판, 티타늄 산화물 기판 등을 포함할 수 있다.
대상체(5)에 형성되는 상기 콘택 영역은 확산 영역, 도전 영역, 불순물 영역 등을 포함할 수 있다. 상기 하부 구조물은 대상체(5) 상에 제공될 수 있으며, 예를 들면, 도전성 패턴, 전극, 패드, 콘택, 도전 영역, 스위칭 소자 등을 포함할 수 있다. 여기서, 상기 스위칭 소자는 다이오드, 트랜지스터 등을 포함할 수 있다.
절연 구조물(10)은 산화물, 질화물, 산질화물 등을 사용하여 대상체(5) 상에 소정의 두께로 형성될 수 있다. 예를 들면, 절연 구조물(10)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다. 여기서, 절연 구조물(10)을 구성할 수 있는 실리콘 산화물은 USG, SOG, FOX, FSG, BPSG, PSG, TEOS, PE-TEOS, TOSZ, 고밀도 플라즈마-화학 기상 증착 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 절연 구조물(10)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 대상체(5) 상에 형성될 수 있다.
본 발명의 실시예들에 있어서, 절연 구조물(10)은 산화막, 질화막 또는 산질화막을 포함하는 단층 구조를 가질 수 있다. 또한, 절연 구조물(10)은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화막을 포함하는 다층 구조로 형성될 수도 있다.
본 발명의 다른 실시예들에 있어서, 절연 구조물(10)에 대해 평탄화 공정을 수행하여 절연 구조물(10)의 상부를 평탄화시킬 수 있다. 예를 들면, 화학 기계적 연마(CMP) 공정, 에치 백 공정 등을 통해 절연 구조물(10)이 평탄한 상면을 가지게 할 수 있다.
도 1에 도시한 바와 같이, 절연 구조물(10)을 부분적으로 식각하여 대상체(5)를 노출시키는 미세 구조(15)를 형성한다. 미세 구조(15)는 대상체(5)에 형성된 상기 콘택 영역을 전체적으로 또는 부분적으로 노출시킬 수 있다. 절연 구조물(10)에 형성되는 미세 구조(15)는 미세한 사이즈를 갖는 콘택 홀, 비아 홀, 개구, 트렌치 등을 포함할 수 있다. 미세 구조(10)는 사진 식각 공정, 추가적인 마스크를 이용하는 식각 공정 등을 통해 절연 구조물(10)에 형성될 수 있다.
본 발명의 실시예들에 있어서, 미세 구조(15)는 대상체(5)에 대해 실질적으로 수직한 방향을 따라 연장되는 측벽을 가질 수 있다. 이 때, 미세 구조(15)의 상부 폭과 하부 폭은 실질적으로 동일하거나 유사할 수 있다. 또한, 미세 구조(15)는 대상체(5)에 대해 소정의 각도로 경사진 측벽을 가질 수도 있다. 여기서, 미세 구조(15)의 상부 폭이 하부 폭에 비하여 실질적으로 넓게 형성될 수 있다.
도 2를 참조하면, 절연 구조물(10) 상에 미세 구조(15)를 충분하게 채우는 상변화 물질층(20)을 형성한다. 상변화 물질층(20)은 미세 구조(15) 내에서, 보이드, 심, 오버 행 등의 결함을 발생시키지 않으면서 미세 구조(15)를 완전하게 매립시킬 수 있다.
본 발명의 실시예들에 있어서, 상변화 물질층(20)은 전술한 바와 같이 고속으로 상전이를 일으킬 수 있는 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 사용하여 형성될 수 있다. 이 경우, 상변화 물질층(20)은 상술한 인-시튜 리플로우 메커니즘을 채용한 스퍼터링 공정을 이용하여 형성될 수 있다. 예를 들면, 상변화 물질층(20)은 상기 게르마늄-중금속-텔루르의 3성분계 상변화 물질의 녹는점의 약 60％ 이상의 높은 온도에서 형성될 수 있다. 통상적으로 스퍼터링 공정과 같은 물리 기상 증착 공정을 통해 수득되는 상변화 물질층은 화학 기상 증착 공정을 이용하여 형성되는 상변화 물질층보다 우수한 스텝 커버리지를 가지기 어렵다. 따라서 물리 기상 증착 공정을 통해 상변화 물질층을 형성할 경우에는, 미세한 폭을 가지는 비아 홀, 콘택 홀, 개구, 트렌치 등과 같은 단차를 포함하는 미세 구조를 상변화 물질층 내에 보이드 또는 심을 생성시키지 않고 완전히 매립하기 어렵다. 이에 비하여, 물리 기상 증착 공정을 통해 수득되는 상변화 물질층은 화학 기상 증착 공정을 이용하여 형성되는 상변화 물질층에 비하여 순도, 밀도 등의 특성이 우수한 장점을 가진다. 화학 기상 증착 공정에 있어서는 상변화 물질의 성분 원소들 사이의 화학적 반응을 이용하여 상변화 물질층을 형성하지만, 스퍼터링 공정과 같은 물리 기상 증착 공정에서는 소스 타겟으로부터 물질을 직접 분리하여 상변화 물질층을 형성하기 때문에 상대적으로 순도가 높고 치밀한 구조를 가지는 상변화 물질층을 형성할 수 있다. 따라서 물리 기상 증착을 통해 형성되는 상변화 물질층은 인가되는 전류에 따라 용이하게 상전이를 일으킬 수 있으며, 발생된 상전이를 상대적으로 오래 유지할 수 있다. 예시적인 실시예들에 있어서, 전술한 인-시튜 리플로우 메커니즘을 적용한 스퍼터링 공정을 통해 고속으로 상전이가 가능한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질로 구성된 상변화 물질층(20)을 형성하는 경우에는, 상변화 물질층(20)이 높은 순도와 치밀한 구조를 가지면서도 결함을 발생시키지 않고 미세 구조(15)를 완전히 채울 수 있다.
본 발명의 실시예들에 따른 상변화 물질층(20)을 형성하기 위한 스퍼터링 공정에 있어서, 게르마늄을 함유하는 제1 소스 타겟, 텔루르를 함유하는 제2 소스 타겟 및 중금속을 함유하는 제3 소스 타겟을 사용하여 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질로 이루어진 상변화 물질층(20)을 형성할 수 있다. 여기서, 상변화 물질층(20)을 형성하기 위한 공정 온도는 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 녹는점의 약 60％ 이상이 될 수 있으며, 상기 소스 타겟들에 인가되는 파워는 약 500W/㎠ 이하가 될 수 있다. 이에 따라 상변화 물질층(20)은 약 50Å/초 이하의 증착 속도로 대상체(5)와 절연 구조물(10) 상에 형성될 수 있다. 예를 들면, 상변화 물질층(20)을 형성하기 위한 스퍼터링 공정의 공정 온도는 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 녹는점의 약 60％ 내지 약 100％ 정도의 범위에서 변화될 수 있다.
종래의 상변화 물질층을 형성하기 위한 공정의 공정 온도에 비하여 본 발명의 실시예들에 따른 상변화 물질층(20)을 형성하기 위한 공정의 공정 온도가 높기 때문에, 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 표면 확산이 보다 활성화되어 상변화 물질층(20)이 고속으로 상전이가 가능하면서도 향상된 스텝 커버리지 또는 갭 필 특성을 가질 수 있다. 전술한 스퍼터링 공정을 통해 상변화 물질층(20)을 형성할 경우, 상변화 물질층(20)이 형성되는 대상체(5) 및/또는 절연 구조물(10)의 온도는 상기 소스 타겟으로부터 방출되는 열에 의해서 조절될 수 있다. 이와 달리, 대상체(5)가 배치된 지지 부재의 온도를 조절하여 대상체(5) 및/또는 절연 구조물(10)의 온도를 조절할 수도 있다. 또한, 추가적인 가열 수단 등을 통해 상기 스퍼터링 공정의 공정 온도를 조절하여 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 녹는점의 약 60％ 이상의 온도에서 상기 상변화 물질의 구성 성분들이 대상체(5) 및 절연 구조물(10)에 도달되게 할 수도 있다.
상기 소스 타겟에 인가되는 파워가 약 500W/㎠ 보다 클 경우, 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 표면 확산을 충분하게 유도하기 어려울 수 있다. 종래의 상변화 물질층을 형성하기 위한 스퍼터링 공정에서 인가되는 파워에 비하여, 본 발명의 실시예들에 따른 스퍼터링 공정에서 인가되는 파워가 상대적으로 낮기 때문에, 게르마늄-중금속-텔루르의 3성분계 상변화 물질의 표면 확산을 충분하게 유도하여 미세 구조(15) 내에 오버 행, 보이드, 심 등의 결함이 없는 상변화 물질층(20)을 형성할 수 있다. 상변화 물질층(20)의 증착 속도가 상대적으로 클 경우, 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 표면 확산이 충분히 일어나지 않음으로써, 미세 구조(15) 내의 상변화 물질층(20)에 보이드 또는 심이 생성될 수 있다. 약 50Å/sec 이하의 증착 속도로 상변화 물질층(20)을 형성하는 경우에는, 증착되는 상변화 물질에서 표면 확산이 충분히 일어날 수 있기 때문에 미세 구조(15)의 바닥으로부터 상변화 물질의 증착이 효과적으로 수행되어 미세 구조(15) 내에서 상변화 물질층(20)에 결함을 발생시키지 않으면서 상변화 물질층(20)으로 미세 구조(15)를 완전히 채울 수 있다.
본 발명의 다른 실시예들에 따르면, 게르마늄 및 텔루르를 함유하는 제1 소스 타겟과 중금속을 함유하는 제2 소스 타겟을 사용하는 스퍼터링 공정을 통해 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 포함하는 상변화 물질층(20)을 형성할 수 있다.
본 발명의 또 다른 실시예들에 따르면, 게르마늄, 텔루르 및 중금속을 함유하는 하나의 소스 타겟을 사용하는 스퍼터링 공정을 이용하여 게르마늄-중금속-텔루르의 3성분계 상변화 물질로 구성된 상변화 물질층(20)을 수득할 수도 있다. 이 경우, 상기 소스 타겟 내의 게르마늄, 중금속 및 텔루르의 함량은 상기 상변화 물질 내의 게르마늄, 중금속 및 텔루르의 함량과 실질적으로 동일하거나 유사할 수 있다.
본 발명의 또 다른 실시예들에 따른 상변화 물질층(20)을 형성하기 위한 스퍼터링 공정에 있어서, 상변화 물질층(20)을 구성하는 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 결정 입자들의 성장을 억제하여 상변화 물질층(20)의 결정화 온도를 향상시킬 수 있다. 예를 들면, 상변화 물질층(20)을 형성하기 위한 상기 소스 타겟(들)의 조성을 조절하거나, 상변화 물질층(20)을 형성하는 동안 전술한 도펀트를 추가할 수 있다. 여기서, 상기 도펀트는 게르마늄, 텔루르 및 중금속을 함유하는 소스 타겟(들)에 포함될 수 있다. 또한, 상변화 물질층(20)을 형성하는 스퍼터링 공정 동안 상술한 도펀트를 함유하는 가스를 제공하여 상기 도펀트를 상변화 물질층(20)에 추가할 수 있다. 예를 들면, 상기 도펀트를 함유하는 가스는 질소, 탄소, 산소, 실리콘 등을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상변화 물질층(25)을 형성하기 위한 공정의 공정 온도를 상기 게르마늄-중금속-텔루르의 3성분계 상변화 물질의 녹는점의 약 60％ 이상의 온도로 유지하거나 상기 소스 타겟에 약 500W/㎠ 이하의 파워를 인가하여 미세 구조(20)가 형성된 절연 구조물(15) 상에 상변화 물질층(25)을 형성할 경우, 상변화 물질층(25)의 상변화 물질의 표면 확산의 증가 및/또는 표면적의 감소에 따라, 보이드, 심, 오버 행 등의 결함을 발생시키지 않고 상변화 물질층(25)이 미세 구조(20)를 충분하게 채울 수 있다. 이 때, 상변화 물질층(25)의 상부는 실질적으로 원형, 실질적으로 타원형, 실질적으로 돔형 등의 구조를 가지면서 절연 구조물(15) 상으로 돌출될 수 있다. 또한, 상기 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 사용하여 상변화 물질층(20)을 형성할 경우에는, 미세 구조(15)의 내부에 형성되는 상변화 물질층(20)의 조성이 절연 구조물(10) 상에 위치하는 상변화 물질층(20)의 조성과 실질적으로 동일하거나 유사해 질수 있다.
예시적인 실시예들에 있어서, 상변화 물질층(20)을 형성하기 위한 스퍼터링 공정 동안 상기 소스 타겟과 미세 구조(15)가 제공된 대상체(5) 사이의 거리를 적절하게 조절하여 상기 소스 타겟으로부터 방출되는 상변화 물질의 성분 입자들의 직진성을 향상시킬 수 있다. 다른 예시적인 실시예들에 따르면, 마그네트론 등과 같은 부재를 이용하여 상기 소스 타겟으로부터 대상체(5)를 향하는 상기 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질의 성분 입자들의 직진성을 보다 향상시킬 수도 있다.
도 3을 참조하면, 절연 구조물(10)이 노출될 때까지 상변화 물질층(20)을 부분적으로 제거하여, 미세 구조(15)를 채우는 상변화 물질층 패턴(25)을 형성한다. 예를 들면, 상변화 물질층 패턴(25)은 화학 기계적 연마 공정 및/또는 에치 백 공정을 통해 수득될 수 있다. 다른 예시적인 실시예들에 따르면, 미세 구조(15)와 상변화 물질층 패턴(25) 사이에는 추가적인 물질층 패턴이 개재될 수 있다. 예를 들면, 후술하는 바와 같이 웨팅막 패턴 및/또는 시드막 패턴이 미세 구조(15)와 상변화 물질층 패턴(25) 사이에 추가될 수 있다. 이 경우, 상기 웨팅막은 금속, 금속 질화물, 금속 산화물 등을 사용하여 형성될 수 있다. 또한, 상기 시드막은 금속, 금속 질화물, 금속 실리사이드, 금속 산화물 등을 사용하여 형성될 수 있다. 또 다른 예시적인 실시예에 따르면, 웨팅막과 시드막 중에서 어느 하나만이 미세 구조(15)와 상변화 물질층 패턴(25) 사이에 추가될 수도 있다.
본 발명의 실시예들에 따르면, 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 사용하여 상변화 물질층 또는 상변화 물질층 패턴을 형성함으로써, 상기 상변화 물질층 또는 상기 상변화 물질층 패턴이 내부에 결함을 발생시키지 않고 미세 구조를 충분하게 채울 수 있으며, 빠른 속도로 상전이를 일으킬 수 있다.
도 4는 본 발명의 실시예들에 따른 상변화 메모리 장치의 개략적인 사시도를 도시한 것이다. 도 4에 예시적으로 도시한 상변화 메모리 장치는 도 1 내지 도 3을 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통해 형성되는 상변화 물질층 패턴을 포함할 수 있다.
도 4를 참조하면, 예시적인 실시예들에 따른 상변화 메모리 장치(50)는 제1 배선(55), 스위칭 소자(60), 가변 저항 유닛(variable resistance unit)(80) 및 제2 배선(85)을 포함한다.
제1 배선(55)은 기판 등과 같은 대상체(도시되지 않음) 상에 배치될 수 있다. 제1 배선(55)은 금속, 금속 질화물, 금속 실리사이드 등을 포함할 수 있다. 예를 들면, 제1 배선(55)은 티타늄(Ti), 텅스텐(W), 알루미늄(Al), 탄탈륨(Ta), 티타늄 질화물(TiNX), 텅스텐 질화물(WNX), 탄탈륨 질화물(TaNX), 알루미늄 질화물(AlNX), 티타늄 알루미늄 질화물(TiAlXNY), 티타늄 실리사이드(TiSiX), 코발트 실리사이드(CoSiX), 지르코늄 실리사이드(ZrSiX), 니켈 실리사이드(NiSiX) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 제1 배선(55)은 상변화 메모리 장치(50)의 워드 라인(word line)에 해당될 수 있다. 이 경우, 제1 배선(55)은 상기 대상체 상에서 제1 방향으로 연장되는 라인(line)의 형상 또는 바(bar)의 형상을 가질 수 있다.
스위칭 소자(60)는 제1 배선(55) 상에 배치된다. 스위칭 소자(60)는 다이오드(diode), 나노 와이어(nano wire) 등을 포함할 수 있다. 이러한 스위칭 소자(60)에 의해 복수의 가변 저항 유닛(80)들 중에서 선택된 유닛을 동작시킬 수 있다. 스위칭 소자(60)가 다이오드를 포함하는 경우, 스위칭 소자(60)는 불순물들이 도핑된 실리콘막들을 포함할 수 있다. 여기서, 상기 실리콘막들은 서로 상이한 불순물들로 도핑될 수 있다, 예를 들면, 스위칭 소자(60)는 N형 불순물들을 함유하는 제1 실리콘막과 P형 불순물들을 함유하는 제2 실리콘막을 포함할 수 있다. 예시적인 실시예들에 있어서, 스위칭 소자(60)는 제1 배선(55)에 대해 실질적으로 수직한 방향을 따라 연장될 수 있다. 이 경우, 스위칭 소자(60)는 실질적으로 원형의 필라, 실질적으로 타원형의 필라, 실질적으로 다각형의 필라 등과 같은 여러 가지 형상을 가질 수 있다.
가변 저항 유닛(80)은 스위칭 소자(60) 상에 위치한다. 가변 저항 유닛(80)은 스위칭 소자(60) 상에 순차적으로 배치된 제1 전극(65), 상변화 물질층 패턴(70) 및 제2 전극(75)을 구비한다. 가변 저항 유닛(80)은 스위칭 소자(60)와 실질적으로 동일하거나 유사한 구조를 가질 수 있다. 예를 들면, 가변 저항 유닛(80)은 실질적으로 원형의 필라, 실질적으로 타원형의 필라, 실질적으로 다각형의 필라 등과 같은 다양한 구조를 가질 수 있다. 또한, 가변 저항 유닛(80)은 제1 배선(55)에 대해 실질적으로 수직한 방향을 따라 연장될 수 있다.
제1 전극(65)은 스위칭 소자(60)를 통해 제1 배선(55)에 전기적으로 연결된다. 제1 전극(65)은 폴리실리콘, 금속, 금속 질화물 등을 포함할 수 있다. 예를 들면, 제1 전극(65)은 불순물들을 함유하는 폴리실리콘, 티타늄, 텅스텐, 알루미늄, 탄탈륨, 티타늄 질화물, 텅스텐 질화물, 탄탈륨 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상변화 물질층 패턴(70)은 상술한 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 상변화 물질층 패턴(70)은 전술한 게르마늄-중금속-텔루르의 3성분계 상변화 물질에 상술한 도펀트가 첨가된 조성을 가질 수도 있다. 이러한 게르마늄-중금속-텔루르의 3성분계 상변화 물질은 종래의 게르마늄-안티몬-텔루르를 함유하는 상변화 물질보다 빠른 속도로 상전이를 일으킬 수 있기 때문에 가변 저항 유닛(80)의 동작 속도를 향상시킬 수 있다. 또한, 상변화 물질층 패턴(70)이 상기 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함할 경우, 가변 저항 유닛(80)의 셋 상태와 리셋 상태 사이의 저항 마진을 크게 증가시킬 수 있다.
상변화 물질층 패턴(70) 상에 배치되는 제2 전극(75)은 폴리실리콘, 금속 및/또는 금속 질화물을 포함할 수 있다. 예를 들면, 제2 전극(75)은 불순물들을 함유하는 폴리실리콘, 티타늄, 텅스텐, 알루미늄, 탄탈륨, 티타늄 질화물, 텅스텐 질화물, 탄탈륨 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 배선(85)은 가변 저항 유닛(80) 상에서 상기 제1 방향에 대해 실질적으로 직교하는 제2 방향을 따라 연장될 수 있다. 제2 배선(85)은 금속, 금속 질화물, 금속 실리사이드 등을 포함할 수 있다. 예를 들면, 제2 배선(85)은 티타늄, 텅스텐, 알루미늄, 탄탈륨, 티타늄 질화물, 텅스텐 질화물, 탄탈륨 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 티타늄 실리사이드, 코발트 실리사이드, 지르코늄 실리사이드, 니켈 실리사이드 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제2 배선(85)은 제1 배선(55)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있지만, 제1 배선(55)과 제2 배선(85)은 상이한 물질들로 구성될 수도 있다. 예시적인 실시예들에 있어서, 제2 배선(85)은 상변화 메모리 장치(50)의 비트 라인(bit line)에 해당될 수 있다. 이 때, 제2 배선(85)은 복수의 가변 저항 유닛(80)들 상에서 상기 제1 방향에 실질적으로 직교하는 제2 방향을 따라 연장되는 라인의 형상 또는 바의 형상을 가질 수 있다.
본 발명의 실시예들에 따르면, 상변화 메모리 장치(50)는 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 함유하는 상변화 물질층 패턴(70)을 포함하는 가변 저항 유닛(80)을 구비한다. 따라서 상변화 메모리 장치(50)는 종래의 게르마늄-안티몬-텔루르로 구성된 상변화 물질을 포함하는 상변화 메모리 장치에 비하여 빠른 동작 속도를 가질 수 있다. 또한, 상변화 메모리 장치(50)의 셋 상태와 리셋 상태 사이의 저항 마진이 증가하는 등과 같이 향상된 전기적 특성을 확보할 수 있으며, 상변화 메모리 장치(50)의 신뢰성을 개설할 수 있다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 5 내지 도 7에 예시적으로 도시한 방법에 의해 수득되는 상변화 메모리 장치는 절연 구조물과 절연층들을 제외하면 도 4를 참조하여 설명한 상변화 메모리 장치(50)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5를 참조하면, 기판(100) 상에 제1 배선(105)을 형성한다. 기판(100)은 반도체 기판, 반도체층을 포함하는 기판, 금속 산화물 기판, 절연 기판 등을 포함할 수 있다. 예를 들면, 기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI 기판, GOI 기판, 알루미늄 산화물 기판, 티타늄 산화물 기판, 유리 기판, 플라스틱 기판 등을 포함할 수 있다.
제1 배선(105)은 금속, 금속 질화물 및/또는 금속 실리사이드를 사용하여 형성될 수 있다. 이러한 제1 배선(105)은 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정, 펄스 레이저 증착 공정, 진공 증착 공정 등을 통해 기판(100) 상에 형성될 수 있다. 예시적인 실시예들에 따른 제1 배선(105)을 형성하는 과정에 있어서, 기판(100) 상에 제1 도전층(도시되지 않음)을 형성한 후, 상기 제1 도전층을 패터닝하여 기판(100) 상에서 제1 방향으로 연장되는 제1 배선(105)을 형성할 수 있다. 예를 들면, 제1 배선(105)은 라인 형상, 바의 형상 등을 가질 수 있다.
제1 배선(105)을 갖는 기판(100) 상에 제1 절연층(110)을 형성한다. 제1 절연층(110)은 제1 배선(105)을 덮을 수 있는 충분한 두께로 기판(105) 상에 형성될 수 있다. 제1 절연층(110)은 산화물, 질화물 및/또는 산질화물을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등으로 기판(100) 상에 증착하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 절연층(110)은 산화막, 질화막 또는 산질화막을 포함하는 단층 구조를 가질 수 있다. 다른 예시적인 실시예들에 따르면, 제1 절연층(110)은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화막을 구비하는 다층 구조를 가질 수도 있다.
제1 절연층(110)의 일부를 식각하여 제1 절연층(110)에 제1 배선(105)을 노출시키는 제1 개구(115)를 형성한다. 예를 들면, 제1 개구(115)는 사진 식각 공정이나 별도의 식각 마스크를 사용하는 식각 공정을 통해 제1 절연층(110)을 관통하도록 형성될 수 있다. 제1 개구(115)는 제1 배선(105)을 부분적으로 노출시킬 수 있다. 예시적인 실시예들에 따르면, 제1 층간 절연막(110)에는 각기 제1 배선(105)의 일부를 노출시키는 복수의 제1 개구(115)들이 형성될 수 있다.
다시 도 5를 참조하면, 제1 개구(115) 내에 스위칭 소자(120)를 형성한다. 스위칭 소자(120)는 제1 개구(115)를 부분적으로 매립할 수 있다. 예를 들면, 스위칭 소자(120)는 제1 개구(115)의 하부를 채울 수 있다. 이 경우, 스위칭 소자(120)의 높이는 제1 개구(115)의 깊이의 약 1/4 내지 약 3/4 정도가 될 수 있다.
본 발명의 실시예들에 있어서, 스위칭 소자(120)는 다이오드를 포함할 수 있다. 예를 들면, 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 제1 개구(115)에 실리콘층(도시되지 않음) 또는 폴리실리콘층(도시되지 않음)을 형성한 후, 상기 실리콘층 또는 상기 폴리실리콘층의 상부 및 하부에 상이한 불순물들을 도핑하여 상기 다이오드를 형성할 수 있다. 이 경우, 스위칭 소자(120)는 상이한 불순물들을 함유하는 복수의 도전막들을 포함할 수 있다. 예를 들면, 스위칭 소자(120)는 제1 배선(105) 상에 순차적으로 형성된 제1 도전막(도시되지 않음) 및 제2 도전막(도시되지 않음)을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 스위칭 소자(120)는 나노 와이어를 포함할 수 있다. 이러한 나노 와이어는 선택적 성장 공정 등을 통해 형성될 수 있다.
스위칭 소자(120) 상에 제1 전극(125)을 형성한다. 제1 전극(125)은 제1 개구(115)를 완전히 채우도록 형성될 수 있다. 제1 전극(125)은 폴리실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예시적인 실시예들에 따른 제1 전극(125)을 형성하는 과정에 있어서, 제1 개구(115)를 채우면서 스위칭 소자(120)와 제1 절연층(110) 상에 제1 전극층(도시되지 않음)을 형성한 후, 제1 절연층(110)이 노출되도록 상기 제1 전극층을 제거하여 제1 전극(125)을 수득할 수 있다. 여기서, 상기 제1 전극층은 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정, 펄스 레이저 증착 공정, 플라즈마 증대 화학 기상 증착 공정. 진공 증착 공정 들을 이용하여 형성될 수 있다. 또한, 제1 전극(125)은 화학 기계적 연마 공정, 에치 백 공정 등을 이용하여 형성될 수 있다.
도 6을 참조하면, 제1 절연층(115)과 제1 전극(125) 상에 제2 절연층(130)을 형성한다. 제2 절연층(130)은 산화물, 질화물, 산질화물 등을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등으로 증착하여 사용하여 형성될 수 있다. 제2 절연층(130)은 단층 구조 또는 다층 구조를 가질 수 있다.
제2 절연층(130)의 일부를 식각하여 제1 전극(125)을 노출시키는 미세 구조(135)를 형성한다. 미세 구조(135)는 실질적으로 원형인 단면, 실질적으로 타원형인 단면, 실질적으로 다각형인 단면 등 다양한 단면 형상을 가질 수 있다. 예를 들면, 미세 구조(135)는 사진 식각 공정, 추가적인 식각 마스크를 이용하는 식각 공정 등을 통해 제2 절연층(130)에 형성될 수 있다.
제2 절연층(130) 상에 미세 구조(135)를 완전하게 채우는 상변화 물질층(140)을 형성한다. 상변화 물질층(140)은 상술한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 사용하여 형성될 수 있다. 또한, 상변화 물질층(140)은 스퍼터링 공정과 같은 물리 기상 증착 공정을 이용하여 형성될 수 있다. 상변화 물질층(140)을 형성하기 위한 공정은 도 2를 참조하여 설명한 공정과 실질적으로 동일하거나 유사하다.
도 7을 참조하면, 제2 절연층(130)의 상면이 노출될 때까지 상변화 물질층(140)을 제거하여 미세 구조(135) 내에 상변화 물질층 패턴(145)을 형성한다. 상변화 물질층 패턴(145) 화학 기계적 연마 공정, 에치 백 공정 등을 이용하여 형성될 수 있다.
제2 절연층(130)과 상변화 물질층 패턴(145) 상에 제3 절연층(150)을 형성한다. 제3 절연층(150)은 산화물, 질화물, 산질화물 등을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등으로 증착하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제3 절연층(150)은 제1 절연층(110) 및/또는 제2 절연층(130)과 실질적으로 동일한 물질을 포함할 수 있지만, 제1 절연층(110), 제2 절연층(130) 및/또는 제3 절연층(150)은 상이한 물질들로 이루어질 수도 있다.
제3 절연층(150)을 부분적으로 식각하여 상변화 물질층 패턴(145)을 노출시키는 제2 개구(155)를 형성한다. 제2 개구(155)는 사진 식각 공정 등을 통해 형성될 수 있으며, 상변화 물질층 패턴(145)을 전체적으로 또는 부분적으로 노출시킬 수 있다.
제2 개구(155)를 채우면서 제3 절연층(150) 상에 제2 전극층(도시되지 않음)을 형성한다. 상기 제2 전극층은 폴리실리콘, 금속, 금속 질화물 등을 사용하여 형성될 수 있다. 또한, 상기 제2 전극층은 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등을 이용하여 형성될 수 있다.
제3 절연층(150)이 노출되도록 상기 제2 전극층을 부분적으로 제거하여 제2 개구(155)를 채우는 제2 전극(160)을 형성한다. 이에 따라 제1 전극(125), 상변화 물질층 패턴(145) 및 제2 전극(160)을 구비하는 가변 저항 유닛(165)이 제공된다. 상변화 물질층 패턴(145)은 제1 전극(125)으로부터 인가되는 전류에 의해 상전이를 일으킨다. 이 경우, 상변화 물질층 패턴(145)이 상술한 게르마늄-중금속-텔루르의 3성분계 상변화 물질로 구성되기 때문에, 상변화 물질층 패턴(145) 내에서 상전이가 빠르게 일어날 수 있다.
제2 전극(160)과 제3 절연층(150) 상에 제2 배선(170)을 형성한다. 제2 배선(170)은 금속, 금속 질화물, 금속 실리사이드 등을 사용하여 형성될 수 있다. 제2 배선(170)은 제1 배선(105)이 연장되는 제1 방향에 대하여 실질적으로 직교하는 방향을 따라 연장될 수 있다.
본 발명의 실시예들에 따르면, 상기 상변화 메모리 장치가 게르마늄-중금속-텔루르의 3성분계 상변화 물질로 이루어진 상변화 물질층 패턴을 구비하기 때문에, 상기 상변화 메모리 장치가 저항 마진의 증가, 신뢰성의 개선, 동작 속도의 증가 등의 향상된 다양한 특성들을 확보할 수 있다.
도 8 내지 도 13은 본 발명에 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 9 내지 도 13에 도시한 방법에 따라 수득되는 상변화 메모리 장치는 도 1 내지 도 3을 참조하여 설명한 상변화 물질층 패턴(25)과 실질적으로 동일하거나 실질적으로 유사한 구성을 가지는 상변화 물질층 패턴을 포함할 수 있다. 또한, 도 9 내지 도 13에 도시한 방법에 따라 제조되는 상변화 메모리 장치는 도 5 내지 도 7을 참조하여 설명한 공정들과 실질적으로 유사한 공정들을 통해 수득되는 가변 저항 유닛을 포함할 수도 있다.
도 8을 참조하면, 기판(180) 상에 소자 분리막(185)을 형성한다. 기판(180)은 반도체 기판, 반도체층을 갖는 기판, 금속 산화물 기판, 절연 기판 등을 포함할 수 있다. 예를 들면, 기판(180)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI 기판, GOI 기판, 알루미늄 산화물 기판, 유리 기판, 플라스틱 기판 등을 포함할 수 있다.
소자 분리막(185)에 의해 기판(180)에는 액티브 영역과 필드 영역이 정의될 수 있다. 소자 분리막(185)은 산화물을 사용하여 형성될 수 있다. 예를 들면, 소자 분리막(185)은 USG, SOG, FOX, TOSZ, HDP-CVD 산화물 등으로 이루어질 수 있다. 또한, 소자 분리막(185)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
본 발명의 실시예들에 따른 소자 분리막(185)을 형성하는 과정에 있어서, 기판(180) 상에 마스크(도시되지 않음)를 형성한 후, 이러한 마스크를 이용하여 기판(180)을 부분적으로 식각함으로써, 기판(180)에 소정의 치수를 갖는 트렌치(도시되지 않음)를 형성할 수 있다. 상기 트렌치를 채우면서 기판(180) 상에 산화막(도시되지 않음)을 형성한 다음, 기판(180)이 노출될 때까지 상기 산화막을 제거하여 상기 트렌치 내에 소자 분리막(185)을 형성할 수 있다. 즉, 소자 분리막(185)은 쉘로우 트렌치 소자 분리(STI) 공정을 이용하여 수득될 수 있다. 다른 예시적인 실시예들에 따르면, 열 산화 공정을 이용하여 기판(180) 상에 소자 분리막(185)을 형성할 수도 있다.
도 8에 도시한 바와 같이, 소자 분리막(185)을 갖는 기판(180)의 소정 부분에 콘택 영역(190)을 형성한다. 콘택 영역(190)은 불순물 영역, 도전 영역, 확산 영역 등을 포함할 수 있다. 콘택 영역(190)은 기판(180)의 액티브 영역에 위치한다. 예를 들면, 콘택 영역(190)은 이온 주입 공정 등을 통해 형성될 수 있다. 콘택 영역(190)은 소자 분리막(185)에 인접하여 형성될 수 있다. 예시적인 실시예들에 있어서, 기판(180) 상에는 도전성 패턴, 패드, 콘택, 절연성 패턴 등을 포함하는 하부 구조물이 형성될 수 있다.
기판(180) 상에 소자 분리막(185)과 콘택 영역(190)을 덮는 제1 층간 절연막(195)을 형성한다. 제1 층간 절연막(195)은 산화물을 사용하여 기판(180) 상에 형성될 수 있다. 예를 들면, 제1 층간 절연막(195)은 USG, SOG, BPSG, TOSZ, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등을 포함하는 실리콘 산화물로 구성될 수 있다. 제1 층간 절연막(195)은 화학 기상 증착 공정, 스핀 코팅 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 따라 기판(180) 상에 상기 하부 구조물이 제공될 경우, 제1 층간 절연막(195)은 상기 하부 구조물을 충분하게 덮을 수 있는 두께로 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 층간 절연막(195)에 대해 평탄화 공정을 수행하여 제1 층간 절연막(195)이 평탄한 상면을 가질 수 있다. 예를 들면, 제1 층간 절연막(195)은 화학 기계적 연마 공정, 에치 백 공정 등을 통해 평탄화될 수 있다.
제1 절연층(195)을 부분적으로 식각하여 제1 층간 절연막(195)에 콘택 영역(190)을 노출시키는 제1 개구(200)를 형성한다. 예를 들면, 제1 개구(200)는 사진 식각 공정 등을 이용하여 형성될 수 있다. 제1 개구(200)는 콘택 영역(190)의 적어도 일부를 노출시킬 수 있다. 예시적인 실시예들에 있어서, 제1 개구(200)는 기판(180)에 대해 실질적으로 수직한 측벽을 가질 수 있다. 다른 예시적 실시예들에 따르면, 제1 개구(200)의 측벽은 기판(180)에 대해 소정의 각도로 경사질 수도 있다. 즉, 제1 개구(200)는 하부 폭에 비하여 실질적으로 넓은 상부 폭을 가질 수도 있다.
도 9를 참조하면, 제1 개구(200)를 통해 노출되는 콘택 영역(190) 상에 다이오드(215)와 같은 스위칭 소자를 형성한다. 다이오드(215)는 제1 개구(200)를 부분적으로 채울 수 있다. 예를 들면, 다이오드(215)는 제1 개구(200)의 깊이의 약 1/3 내지 약 2/3 정도의 두께를 가질 수 있다.
다이오드(215)는 콘택 영역(190) 상에 순차적으로 형성된 제1 도전막(205)과 제2 도전막(210)을 포함할 수 있다. 여기서, 제1 및 제2 도전막(205, 210)은 실질적으로 상이한 불순물들을 포함할 수 있다. 예를 들면, 제1 도전막(205)이 P형 불순물들을 포함하는 경우, 제2 도전막(210)은 N형 불순물들을 포함할 수 있다. 이와는 달리, 제1 도전막(205)이 N형 불순물들을 포함하고, 제2 도전막(210)이 P형 불순물들을 포함할 수도 있다. 이러한 제1 및 제2 도전막(205, 210)에 포함되는 불순물들의 도전형들은 콘택 영역(190)의 도전형에 따라 달라질 수 있다.
본 발명의 실시예들에 따른 다이오드(215)를 형성하는 과정에 있어서, 제1 개구(200)를 통해 노출되는 콘택 영역(190)을 시드로 이용하여 제1 개구(200)를 부분적으로 매립시키는 하부 도전막(도시되지 않음)을 형성할 수 있다. 상기 하부 도전막이 콘택 영역(190)으로부터 성장되는 경우에는 상기 하부 도전막은 실리콘을 포함할 수 있다. 예를 들면, 상기 하부 도전막은 선택적 에피택시얼 성장(SEG) 공정을 이용하여 형성될 수 있다. 이러한 하부 도전막의 하부 및 상부에 각기 상이한 도전형을 갖는 불순물들을 도핑시킴으로써, 제1 및 제2 도전막(205, 210)을 구비하는 다이오드(215)를 수득할 수 있다. 이와 달리, 제1 개구(200) 내에 폴리실리콘막을 형성한 후, 상기 폴리실리콘막을 부분적으로 제거하여 하부 도전막을 형성할 수도 있다. 이 경우, 화학 기상 증착 공정 등을 이용하여 제1 개구(200) 내에 상기 폴리실리콘막을 형성하는 동안 상기 폴리실리콘막의 상부 및 하부에 인-시튜(in-situ)로 상이한 불순물들을 도핑시킬 수 있다.
도 10을 참조하면, 제1 층간 절연막(195) 상에 제1 개구(200)를 채우는 하부 전극층(도시되지 않음)을 형성한다. 상기 하부 전극층은 제1 개구(200)를 충분히 채우면서 다이오드(215)와 제1 층간 절연막(195) 상에 형성된다. 이 때, 상기 하부 전극층은 제1 개구(200)가 형성된 제1 층간 절연막(195)의 프로파일을 따라 균일하게 형성될 수 있다. 상기 하부 전극층은 불순물을 포함하는 실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 상기 하부 전극층은 불순물을 포함하는 폴리실리콘, 불순물을 포함하는 아몰퍼스 실리콘, 불순물을 포함하는 단결정 실리콘, 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta), 알루미늄(Al), 티타늄 질화물(TiNX), 텅스텐 질화물(WNX), 탄탈륨 질화물(TANX), 알루미늄 질화물(AlNX), 티타늄 알루미늄 질화물(TiAlXNY) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 하부 전극층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정, 스퍼터링 공정 등을 이용하여 제1 층간 절연막(195)과 다이오드(215) 상에 형성될 수 있다.
제1 층간 절연막(195)이 노출될 때까지 상기 하부 전극층을 부분적으로 제거하여 제1 개구(200) 내에 하부 전극(220)을 형성한다. 예를 들면, 하부 전극(220)은 화학 기계적 연마 공정 및/또는 에치 백 공정을 이용하여 형성될 수 있다. 하부 전극(220)은 다이오드(215)의 제2 도전막(210)에 접촉될 수 있다. 따라서 하부 전극(220)은 다이오드(215)를 통해 콘택 영역(190)에 전기적으로 연결될 수 있다. 예시적인 실시예들에 있어서, 하부 전극(220)은 제1 개구(200)와 실질적으로 동일한 형상을 가질 수 있다. 제1 개구(200)가 실질적으로 타원형인 단면 형상, 실질적으로 원형인 단면 형상 또는 실질적으로 다각형인 단면 형상을 가질 경우, 하부 전극(220)은 실질적으로 원형 필라의 형상, 실질적으로 타원형 필라의 형상 또는 실질적으로 다각형 필라의 형상을 가질 수 있다.
도 11을 참조하면, 제1 층간 절연막(195)과 하부 전극(220) 상에 절연 구조물(225)을 형성한다. 절연 구조물(225)은 산화물, 질화물 및/또는 산질화물을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 절연 구조물(225)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막 중에서 어느 하나를 포함하는 단층 구조를 가질 수 있다. 다른 예시적인 실시예들에 따르면, 절연 구조물(225)은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화막을 다층 구조로 형성될 수도 있다. 절연 구조물(225)은 도 1을 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 통해 형성될 수 있다.
절연 구조물(225)의 일부를 식각하여 하부 전극(220)을 노출시키는 미세 구조(230)를 형성한다. 미세 구조(230)는 하부 전극(220)을 전체적으로 또는 부분적으로 노출시킬 수 있다. 예시적인 실시예들에 있어서, 미세 구조(230)는 기판(180)에 대해 실질적으로 수직한 측벽을 가지거나, 기판(180)에 대해 소정의 각도로 경사진 측벽을 가질 수 있다. 또한, 미세 구조(230)는 실질적으로 원형의 단면 형상, 실질적으로 타원형의 단면 형상, 실질적으로 다각형의 단면 형상 등의 다양한 형상들을 가질 수 있다. 이러한 미세 구조(230)는 사진 식각 공정을 이용하거나 또는 추가적인 식각 마스크를 이용하는 식각 공정을 통해 절연 구조물(225)에 형성될 수 있다.
도 12를 참조하면, 미세 구조(230)를 채우면서 절연 구조물(225) 상에 고속 상전이가 가능한 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 사용하여 상변화 물질층(도시되지 않음)을 형성한다. 상기 상변화 물질층은 상술한 바와 같이 인-시튜 리플로우 메커니즘을 이용하는 스퍼터링 공정을 통해 형성될 수 있다. 상기 상변화 물질층을 형성하는 공정은 도 2를 참조하여 설명한 공정과 실질적으로 동일하거나 유사할 수 있다. 이에 따라 상기 상변화 물질층은 미세 구조(230) 내에서 보이드, 심, 오버 행 등의 결함을 발생시키지 않으면서 미세 구조(230)를 충분하게 채울 수 있다. 다른 예시적인 실시예들에 있어서, 상기 상변화 물질층을 형성하기 전에 미세 구조(230)의 측벽과 하부 전극(220) 상에 웨팅막 및/또는 시드막을 추가적으로 형성할 수 있다.
도 12에 도시한 바와 같이, 상기 상변화 물질층을 부분적으로 제거하여 미세 구조(230) 내에 상변화 물질층 패턴(235)을 형성한다. 상변화 물질층 패턴(235)은 절연 구조물(225)이 노출될 때까지 상기 상변화 물질층을 제거하여 형성될 수 있다. 미세 구조(230)를 완전히 채우는 상변화 물질층 패턴(235)은 하부 전극(220)에 접촉될 수 있다. 상변화 물질층 패턴(235)은 화학 기계적 연마 공정, 에치 백 공정 등을 이용하여 형성될 수 있다.
상변화 물질층 패턴(235) 및 절연 구조물(225) 상에 상부 전극층(240)을 형성한다. 상부 전극층(250)은 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정. 진공 증착 공정, 스퍼터링 공정 등을 공정으로 증착하여 형성될 수 있다.사용하여 형성될 수 있다. 예를 들면, 상부 전극층(250)은 불순물을 포함하는 폴리실리콘, 티타늄, 탄탈륨, 알루미늄, 텅스텐, 티타늄 질화물, 티타늄 알루미늄 질화물, 알루미늄 질화물, 텅스텐 질화물, 티타늄 실리사이드, 코발트 실리사이드, 탄탈륨 실리사이드, 니켈 실리사이드 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 13을 참조하면, 상부 전극층(240)을 패터닝하여 상변화 물질층 패턴(235) 상에 상부 전극(245)을 형성한다. 예시적인 실시예들에 있어서, 상부 전극(245)은 상변화 물질층 패턴(235)의 면적보다 실질적으로 넓은 면적을 가질 수 있다. 이 경우, 상부 전극(245)은 상변화 물질층 패턴(235)과 이에 인접하는 절연 구조물(225) 상에 형성될 수 있다.
절연 구조물(225) 상에 상부 전극(245)을 덮는 제2 층간 절연막(250)을 형성한다. 제2 층간 절연막(250)은 상부 전극(245)을 완전히 커버할 수 있을 정도의 충분한 두께를 가질 수 있다. 제2 층간 절연막(250)은 산화물, 질화물 및/또는 산질화물을 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 등을 통해 증착함으로써 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 층간 절연막(250)은 제1 층간 절연막(195)과 실질적으로 동일한 물질을 포함할 수 있지만, 제1 층간 절연막(195)과 제2 층간 절연막(250)은 서로 상이한 물질들로 이루어질 수도 있다.
제2 층간 절연막(250)의 일부를 식각하여 제2 층간 절연막(250)에 상부 전극(245)을 노출시키는 제2 개구(255)를 형성한다. 제2 개구(255)는 상부 전극(245)을 부분적으로 노출시킬 수 있다. 제2 개구(255)는 사진 식각 공정이나 추가적인 식각 마스크를 사용하는 식각 공정을 통해 형성될 수 있다.
제2 층간 절연막(250) 상에 제2 개구(255)를 채우는 배선 구조를 형성한다. 상기 배선 구조는 제2 개구(255) 내에 위치하는 패드 또는 콘택(260)과 제2 층간 절연막(250) 상에 배치되는 배선(265)을 포함한다. 여기서, 콘택(260)과 배선(265)은 일체로 형성될 수 있다. 따라서 상부 전극(245)은 콘택(260)을 통해 배선(265)에 전기적으로 연결될 수 있다. 상기 배선 구조는 금속, 금속 화합물, 폴리실리콘 등을 사용하여 형성될 수 있다. 예를 들면, 콘택(260) 및 배선(265)은 불순물을 포함하는 폴리실리콘, 티타늄, 탄탈륨, 알루미늄, 텅스텐, 티타늄 질화물, 티타늄 알루미늄 질화물, 알루미늄 질화물, 텅스텐 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 배선 구조는 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정. 진공 증착 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.
전술한 공정들에 따르면, 고속으로 상전이가 가능하면서 결함이 없이 미세 구조(230)를 완전하게 매립할 수 있는 상변화 물질층 패턴(235)을 포함하는 상변화 메모리 장치를 수득할 수 있다. 따라서 상기 상변화 메모리 장치는 향상된 저항 마진, 개선된 신뢰성, 증가된 동작 속도 등과 같은 고집적화된 대용량의 메모리 장치에 요구되는 특성들을 충분히 확보할 수 있다.
도 14 내지 도 19는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 14 내지 도 19에 예시적으로 도시한 방법에 따라 제조되는 상변화 메모리 장치는 도 1 내지 도 3을 참조하여 설명한 공정들과 실질적으로 유사한 공정들을 통해 수득되는 상변화 물질층 패턴 또는 도 5 내지 도 7을 참조하여 설명한 공정들과 실질적으로 유사한 공정들을 통해 수득되는 가변 저항 유닛을 포함할 수도 있다.
도 14를 참조하면, 기판(280) 상에 소자 분리막(285)을 형성한 다음, 기판(280)의 소정 부분들에 제1 콘택 영역(290)과 제2 콘택 영역(295)을 형성한다. 기판(280)은 반도체 기판, 반도체층을 갖는 기판 등을 포함할 수 있으며, 소자 분리막(285)은 산화물을 사용하여 형성할 수 있다. 예를 들면, 소자 분리막(285)은 쉘로우 트렌치 소자 분리 공정, 열 산화 공정 등을 통해 형성될 수 있다. 소자 분리막(285)에 의해 기판(280)에는 액티브 영역이 정의될 수 있다.
제1 및 제2 콘택 영역(290, 295)은 각기 기판(280)의 액티브 영역에 불순물들을 도핑시켜 형성될 수 있다. 예를 들면, 제1 및 제2 콘택 영역(290, 295)은 이온 주입 공정을 이용하여 형성될 수 있다.
제1 및 제2 콘택 영역(290, 295)을 갖는 기판(280) 상에 게이트 절연막(도시되지 않음), 게이트 도전막(도시되지 않음) 및 게이트 마스크층(도시되지 않음)을 순차적으로 형성한 다음, 상기 게이트 마스크층을 식각하여 상기 게이트 도전막 상에 게이트 마스크(310)를 형성한다.
예시적인 실시예들에 있어서, 상기 게이트 절연막은 열 산화 공정, 화학 기상 증착 공정 등을 통해 형성될 수 있다. 또한, 상기 게이트 절연막 실리콘 산화물, 금속 산화물 등을 포함할 수 있다. 상기 게이트 절연막을 구성하는 금속 산화물은 지르코늄 산화물(ZrOX), 하프늄 산화물(HfOX), 알루미늄 산화물(AlOX), 탄탈륨 산화물(TaOX), 티타늄 산화물(TiOX) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 게이트 도전막은 폴리실리콘, 금속, 금속 질화물 및/또는 금속 실리사이드를 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 도전막은 불순물들을 포함하는 폴리실리콘, 티타늄, 텅스텐, 탄탈륨, 알루미늄, 티타늄 질화물, 텅스텐 질화물, 탄탈륨 질화물, 알루미늄 질화물, 코발트 실시사이드, 티타늄 실리사이드, 탄탈륨 실리사이드, 지르코늄 실리사이드, 니켈 실리사이드 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 게이트 도전막은 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 펄스레이저 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다. 상기 게이트 마스크층은 상기 게이트 도전막 및 상기 게이트 절연막에 대해 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 마스크층은 실리콘 질화물, 실리콘 산질화물 등을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 고밀도 플라즈마-화학 기상 증착 공정 등으로 증착하여 형성될 수 있다.
도 14에 도시한 바와 같이, 게이트 마스크(310)를 식각 마스크로 이용하여 상기 게이트 도전막과 상기 게이트 절연막을 패터닝함으로써, 기판(280) 상에 게이트 전극(305)과 게이트 절연막 패턴(300)을 형성한다. 게이트 절연막 패턴(300)과 게이트 전극(305)은 제1 및 제2 콘택 영역(290, 295) 사이의 상기 액티브 영역 상에 배치된다.
게이트 마스크(310)를 덮으면서 기판(280) 상에 스페이서 형성층(도시되지 않음)을 형성한 후, 상기 스페이서 형성층을 부분적으로 제거하여 게이트 마스크(310), 게이트 전극(305) 및 게이트 절연막 패턴(300)의 측벽들 상에 게이트 스페이서(315)를 형성한다. 이에 따라 제1 및 제2 콘택 영역(290, 295) 사이의 액티브 영역 상에는 게이트 절연막 패턴(300), 게이트 전극(305), 게이트 마스크(310)를 및 게이트 스페이서(315)를 포함하는 게이트 구조물(320)이 형성된다. 상기 스페이서 형성층은 게이트 전극(305), 게이트 절연막 패턴(300) 및 기판(280)에 대해 식각 선택비를 갖는 물질을 사용하여 형성할 수 있다. 예를 들면, 상기 스페이서 형성층은 실리콘 질화물, 실리콘 산질화물 등을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 고밀도 플라즈마-화학 기상 증착 공정 등으로 증착하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 스페이서 형성층은 게이트 구조물(320)의 프로파일을 따라 기판(280) 상에 균일하게 형성될 수 있다.
전술한 바와 같이, 기판(280) 상에 게이트 구조물(320)이 마련됨에 따라 게이트 구조물(320)과 제1 및 제2 콘택 영역(290, 295)을 구비하는 트랜지스터와 같은 스위칭 소자가 기판(280) 상에 제공된다. 이 경우, 제1 및 제2 콘택 영역(290, 295)은 각기 상기 트랜지스터의 드레인 영역 및 소스 영역에 해당될 수 있다.
도 15를 참조하면, 기판(280) 상에 게이트 구조물(320)을 덮는 제1 층간 절연막(325)을 형성한다. 제1 층간 절연막(325)은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연막(325)을 부분적으로 제거하여 게이트 구조물(320)의 상면을 노출시킬 수 있다. 예를 들면, 제1 층간 절연막(325)은 게이트 구조물(320)의 높이와 실질적으로 동일하거나 실질적으로 큰 두께를 가질 수 있다.
제1 층간 절연막(325)을 부분적으로 식각하여 제1 층간 절연막(325)에 제1 콘택 영역(290)과 제2 콘택 영역(295)을 각기 노출시키는 제1 개구(330)와 제2 개구(340)를 형성한다. 제1 및 제2 개구(330, 340)는 각기 제1 및 제2 콘택 영역(290, 295)의 적어도 일부를 노출시킬 수 있다. 게이트 스페이서(315)가 제공됨에 따라 제1 및 제2 개구(330, 340)는 제1 층간 절연막(325)에 셀프-얼라인(self-align) 방식으로 형성될 수 있다.
제1 및 제2 개구(330, 340)를 채우면서 제1 층간 절연막(325) 상에 제1 도전층(도시되지 않음)을 형성한다. 상기 제1 도전층은 금속, 금속 화합물 및/또는 폴리실리콘을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 도전층은 텅스텐, 티타늄, 알루미늄, 구리, 탄탈륨, 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물, 탄탈륨 질화물, 불순물을 포함하는 폴리실리콘 등을 사용하여 형성될 수 있다.
제1 층간 절연막(325)이 노출될 때까지 상기 제1 도전층을 제거하여, 제1 및 제2 개구(330, 340) 내에 각기 제1 및 제2 콘택(335, 345)을 형성한다. 즉, 제1 및 제2 콘택(335, 345)은 각기 제1 및 제2 콘택 영역(290, 295) 상에 위치한다. 제1 및 제2 콘택(335, 345)의 상면들은 게이트 구조물(320)의 상변과 실질적으로 동일한 평면상에 위치할 수 있다. 예를 들면, 제1 및 제2 콘택(335, 345)은 각기 게이트 구조물(320)의 높이와 실질적으로 동일한 높이를 가질 수 있다.
본 발명의 실시예들에 따르면, 제2 콘택(345) 상에는 비트 라인 전극, 비트 라인 마스크, 비트 라인 스페이서 등을 포함하는 비트 라인 구조물(도시되지 않음)이 배치될 수 있다. 이러한 비트 라인 구조물은 게이트 절연막 패턴(300)을 제외하면 게이트 구조물(320)과 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 상기 비트 라인 구조물은 제2 콘택(345)을 통해 제2 콘택 영역(295)에 전기적으로 연결될 수 있다.
도 16을 참조하면, 제1 층간 절연막(325), 제1 및 제2 콘택(335, 345) 그리고 게이트 구조물(320) 상에 제2 층간 절연막(350)을 형성한다. 제2 층간 절연막(350)은 산화물을 사용하여 형성될 수 있다. 예시적인 실시예들에 따라, 제2 콘택(345) 상에 상기 비트 라인 구조물이 제공되는 경우, 제2 층간 절연막(350)은 상기 비트 라인 구조물을 완전히 커버하도록 충분한 두께로 형성될 수 있다.
제2 층간 절연막(350)을 부분적으로 식각하여 제1 콘택(335)을 노출시키는 제3 개구(355)를 형성한다. 제3 개구(355)는 제1 콘택(335)을 전체적으로 또는 부분적으로 노출시킬 수 있다. 제3 개구(355)는 기판(280)에 대해 실질적으로 수직한 측벽을 가지거나, 기판(280)에 소정의 각도로 경사진 측벽을 가질 수 있다.
제3 개구(355)를 부분적으로 채우면서 제1 콘택(335)과 제2 층간 절연막(350) 상에 하부 전극층(360)을 형성한다. 하부 전극층(360)은 제3 개구(355)가 형성된 제2 층간 절연막(350)의 프로파일을 따라 균일하게 형성될 수 있다. 즉, 하부 전극층(360)은 제3 개구(355)의 측벽과 저면 상에 균일한 두께로 형성될 수 있다. 하부 전극층(360)은 금속, 금속 질화물 및/또는 금속 실리사이드를 사용하여 형성될 수 있다.
하부 전극층(360) 상에 제3 개구(355)를 충분하게 채우는 충진막(365)을 형성한다. 충진막(365)은 산화물, 질화물, 산질화물 등을 사용하여 형성될 수 있다. 예를 들면, 충진막(365)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다. 또한, 충진막(365)은 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 원자층 적층 공정, 고밀도 플라즈마 화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 충진막(365)은 산화막, 질화막 또는 산질화막으로 이루어진 단층 구조를 가질 수 있지만, 적어도 하나의 산화막, 적어도 하나의 질화막 또는 적어도 하나의 산질화막을 포함하는 다층 구조로 형성될 수도 있다.
본 발명의 다른 실시예들에 있어서, 도 10을 참조하여 설명한 공정과 실질적으로 유사한 공정을 통하여 하부 전극층(360)이 제3 개구(355)를 완전히 채우도록 형성되는 경우에는, 하부 전극층(360) 상에 충진막(365)이 형성되지 않을 수 있다.
도 17을 참조하면, 제2 층간 절연막(350)이 노출될 때까지 충진막(365)과 하부 전극층(360)을 제거하여 제3 개구(165) 내에 하부 전극(370) 과 충진 부재(375)를 형성한다. 예를 들면, 하부 전극(370) 및 충진 부재(375)는 화학 기계적 연마 공정 및/또는 에치 백 공정을 통하여 형성될 수 있다. 하부 전극(370)은 제3 개구(355)의 측벽과 제1 콘택(335)에 접촉되며, 제3 개구(355)를 부분적으로 채울 수 있다. 충진 부재(375)는 제3 개구(355)를 완전하게 채울 수 있다. 이 경우, 하부 전극(370)이 충진 부재(375)를 감싸도록 배치될 수 있다. 예시적인 실시예들에 있어서, 하부 전극(370)과 충진 부재(375)는 각기 제3 개구(355)의 형상에 따라 한정되는 구조를 가질 수 있다. 예를 들면, 제3 개구(355)가 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 다각형의 단면 형상을 가질 경우, 하부 전극(370)은 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 다각형의 단면 형상을 갖는 실린더의 구조를 가질 수 있다. 또한, 충진 부재(375)는 실질적으로 원형의 필라, 실질적으로 타원형의 필라 또는 실질적으로 다각형의 필라의 형상을 가질 수 있다. 다른 예시적인 실시예들에 있어서, 제3 개구(355) 내에 충진 부재(375)가 형성되지 않을 경우, 하부 전극(370)은 제3 개구(355)와 실질적으로 동일하거나 유사한 형상을 가질 수 있다. 예를 들면, 제3 개구(355)가 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 다각형의 단면 형상을 가질 때, 하부 전극(370)은 실질적으로 원형인 필라, 실질적으로 타원형인 필라 또는 실질적으로 다각형인 필라 등의 다양한 형상을 가질 수 있다.
다시 도 17을 참조하면, 제2 층간 절연막(350), 하부 전극(370) 및 충진 부재(375) 상에 절연 구조물(380)을 형성한다. 절연 구조물(380)은 산화물, 질화물 및/또는 산질화물을 사용하여 형성될 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 절연 구조물(380)은 도 1을 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 통해 제2 층간 절연막(350) 상에 형성될 수 있다.
절연 구조물(350)의 일부를 식각하여 하부 전극(370) 및 충진 부재(375)를 노출시키는 미세 구조(385)를 형성한다. 미세 구조(385)는 실질적으로 원형의 단면 형상, 실질적으로 타원형의 단면 형상, 실질적으로 다각형의 단면 형상 등과 같이 다양한 형상들을 가질 수 있다. 미세 구조(385)를 형성하기 위한 공정은 도 1을 참조하여 설명한 공정과 실질적으로 동일하거나 유사하다.
도 18을 참조하면, 하부 전극(370)과 충진 부재(375) 상에 미세 구조(385)를 채우는 상변화 물질층 패턴(390)을 형성한다. 상변화 물질층 패턴(390)은 절연 구조물(380) 상에 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 스퍼터링 공정으로 증착하여 상변화 물질층(도시되지 않음)을 형성한 다음, 상기 상변화 물질층을 부분적으로 제거하여 수득될 수 있다. 이러한 상변화 물질층 패턴(390)은 도 2 및 도 3을 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통해 형성될 수 있다. 여기서, 상변화 물질층 패턴(390)의 하부 주변부는 하부 전극(370)에 접촉될 수 있고, 상변화 물질층 패턴(390)의 하부 중앙부는 충진 부재(375)에 접촉될 수 있다.
상변화 물질층 패턴(390) 상에 상부 전극(395)을 형성한다. 상부 전극층(395)은 도핑된 폴리실리콘, 금속, 금속 질화물 및/또는 금속 실리사이드를 사용하여 형성될 수 있다. 상부 전극(395)은 상변화 물질층 패턴(390)보다 실질적으로 넓은 면적을 가질 수 있다. 이에 따라 상부 전극(395)은 상변화 물질층 패턴(390)과 이에 인접하는 절연 구조물(380) 상에 배치될 수 있다.
도 19를 참조하면, 절연 구조물(380) 상에 상부 전극(395)을 덮는 제3 층간 절연막(400)을 형성한다. 제3 층간 절연막(400)은 산화물, 질화물 및/또는 산질화물을 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 등으로 증착하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제3 층간 절연막(400)은 제1 층간 절연막(325) 및/또는 제2 층간 절연막(350)과 실질적으로 동일한 물질을 포함할 수 있지만. 제3 층간 절연막(400)은 제1 층간 절연막(325) 및/또는 제2 층간 절연막(350)과 상이한 물질로 구성될 수도 있다.
제3 층간 절연막(400)을 부분적으로 식각하여 상부 전극(395)을 노출시키는 제4 개구(405)를 형성한다. 제4 개구(405)는 상부 전극(395)의 적어도 일부를 노출시킬 수 있다.
제4 개구(405)를 채우면서 제3 층간 절연막(400) 상에 배선 구조를 형성한다. 상기 배선 구조는 제4 개구(405)를 채우는 콘택(390)과 제3 층간 절연막(400) 상에 위치하는 배선(415)을 포함한다. 배선(415)은 콘택(410)을 통해 상부 전극(395)에 전기적으로 연결될 수 있다. 상기 배선 구조는 금속, 금속 화합물 및/또는 도핑된 폴리실리콘을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상변화 물질층 패턴(390)이 빠른 속도로 상전이를 일으킬 수 있는 게르마늄-중금속-텔루르의 3성분계 상변화 물질로 구성되며, 결함을 발생시키지 않고 미세 구조(385)를 충분하게 매립할 수 있다. 상기 상변화 메모리 장치가 상변화 물질층 패턴(390)을 포함하기 때문에 상기 상변화 메모리 장치의 동작 속도, 신뢰성, 저항 마진 등의 여러 가지 특성들을 향상시킬 수 있다.
도 20 내지 도 23은 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 20 내지 도 23에 예시적으로 도시한 방법에 따라 제조되는 상변화 메모리 장치는 도 3을 참조하여 설명한 상변화 물질층 패턴과 실질적으로 동일하거나 실질적으로 유사한 구성을 갖는 상변화 물질층 패턴을 포함할 수 있다. 또한, 도 20 내지 도 23에 도시한 방법에 따라 수득되는 상변화 메모리 장치는 도 4를 참조하여 설명한 가변 저항 유닛과 실질적으로 유사한 구성을 가지는 가변 저항 유닛을 구비할 수도 있다.
도 20을 참조하면, 기판(430) 상에 소자 분리막(435)을 형성한 후, 소자 분리막(435)에 의해 정의되는 기판(430)의 액티브 영역에 콘택 영역(440)을 형성한다. 콘택 영역(440)은 소자 분리막(435)에 인접하도록 형성될 수 있다.
기판(430) 상에 콘택 영역(440)과 소자 분리막(435)을 덮는 제1 층간 절연막(445)을 형성한 후, 제1 층간 절연막(445)을 부분적으로 식각하여 제1 층간 절연막(445)에 제1 개구(450)를 형성한다. 제1 개구(450)는 콘택 영역(440)의 일부를 노출시키거나, 콘택 영역(440)의 전부를 노출시킬 수 있다.
제1 층간 절연막(445)의 제1 개구(450) 내에 다이오드(465)와 같은 스위칭 소자를 형성한다. 다이오드(465)는 콘택 영역(440) 상에 순차적으로 배치된 제1 도전막(455) 및 제2 도전막(460)을 포함한다. 다이오드(465)를 형성하는 공정은 도 9를 참조하여 설명한 공정과 실질적으로 동일하거나 유사하다. 다이오드(465)는 제1 개구(450)를 부분적으로 채울 수 있다. 예를 들면, 다이오드(465)는 제1 개구(465)의 높이의 약 1/3 내지 약 2/3 정도의 두께를 가질 수 있다.
다이오드(465), 제1 개구(450)의 측벽 및 제1 층간 절연막(445) 상에 하부 전극층(470)을 형성한다. 하부 전극층(470)은 제1 개구(450)의 프로파일을 따라 컨포멀하게(conformally) 형성될 수 있다. 하부 전극층(470)도 제1 개구(450)를 부분적으로 채울 수 있다. 예를 들면, 다이오드(465)는 제1 개구(450)의 하부를 매립할 수 있으며, 하부 전극층(470)은 제1 개구(450)의 상부 일부를 채울 수 있다.
도 21을 참조하면, 하부 전극층(470) 상에 충진막(도시되지 않음)을 형성한다. 상기 충진막은 산화물, 질화물 및/또는 산질화물을 사용하여 형성될 수 있다. 상기 충진막은 도 16을 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행하여 수득될 수 있다.
제1 층간 절연막(445)이 노출되도록 상기 충진막과 하부 전극층(470)을 부분적으로 제거하여 제1 개구(450) 내에 충진 부재(480)와 하부 전극(475)을 형성한다. 하부 전극(475)은 다이오드(465)와 제1 개구(455)의 측벽 상에 형성되고, 충진 부재(480)는 하부 전극(475) 상에 위치한다. 제1 개구(450)는 하부 전극(470)과 충진 부재(480)에 의해 완전하게 매립될 수 있다.
제1 층간 절연막(445), 하부 전극(475) 및 충진 부재(480) 상에 절연 구조물(485)을 형성한다. 절연 구조물(485)은 산화물, 질화물 및/또는 산질화물로 이루어진 단층 구조 또는 다층 구조로 형성될 수 있다. 절연 구조물(485)의 일부를 식각하여 하부 전극(475)과 충진 부재(480)를 노출시키는 미세 구조(490)를 형성한다. 전술한 바와 같이, 미세 구조(490)는 다양한 형상을 가질 수 있으며, 기판(430)에 대해 실질적으로 수직하거나 소정의 각도로 경사진 측벽을 가질 수 있다.
도 22를 참조하면, 미세 구조(490)를 채우면서 절연 구조물(485) 상에 상변화 물질층(도시되지 않음)을 형성한다. 상기 상변화 물질층은 게르마늄-중금속-텔루르의 3성분계 화합물을 함유하는 고속 상전이가 가능한 상변화 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 상변화 물질에 포함되는 중금속은 비스무트, 탄탈륨, 텅스텐, 이리듐, 백금, 금, 납, 폴로듐, 란탄 등을 포함할 수 있다. 다른 실시예들에 있어서, 상기 상변화 물질은 질소, 탄소, 산소, 실리콘 등의 도펀프를 추가적으로 포함할 수 있다.
도 23을 참조하면, 상변화 물질층 패턴(495) 상에 상부 전극(500)을 형성한 후, 상부 전극(500)을 커버하는 제2 층간 절연막(505)을 절연 구조물(485) 상에 형성한다. 상부 전극(500)은 상변화 물질층 패턴(495)의 폭보다 실질적으로 넓은 폭으로 형성될 수 있다. 제2 층간 절연막(505)은 상부 전극(500)이 노출되지 않도록 충분한 두께를 가질 수 있다.
제2 층간 절연막(505)을 일부 식각하여 상부 전극(500)을 노출시키는 제2 개구(510)를 형성한 후, 제2 개구(510) 내에 콘택(515)을 형성하는 한편 제2 층간 절연막(505) 상에 배선(520)을 형성한다. 따라서 상부 전극(515)에 접촉되는 배선 구조가 형성된다. 예시적인 실시예들에 있어서, 배선(520)과 콘택(515)은 일체로 형성될 수 있다.
도 24 내지 도 28은 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 24 내지 도 28에 예시적으로 도시한 방법에 따라 제조되는 상변화 메모리 장치는 게이트 구조물이 기판에 부분적으로 매립되어 리세스된 채널을 제공할 수 있는 트랜지스터를 포함할 수 있다.
도 24를 참조하면, 기판(550) 상에 액티브 영역을 정의하기 위한 소자 분리막(555)을 형성한 다음, 기판(550)의 액티브 영역에 소정의 깊이를 갖는 트렌치(560)를 형성한다. 트렌치(560)는 기판(550)을 부분적으로 식각하여 수득될 수 있다. 이 경우, 트렌치(560)는 소자 분리막(555)으로부터 소정의 간격으로 이격될 수 있으며, 기판(550)에 대해 실질적으로 수직한 방향을 따라 형성될 수 있다.
트렌치(560)의 측벽과 저면 상에 게이트 절연막 패턴(565)을 형성한다. 예시적인 실시예들에 따른 게이트 절연막 패턴(565)을 형성하는 과정에 있어서, 트렌치(560)의 측벽 및 저면과 기판(550) 상에 게이트 절연막을 형성한 후, 기판(550) 상에 위치하는 상기 게이트 절연막을 제거하여 게이트 절연막 패턴(565)을 형성할 수 있다. 이 경우, 상기 게이트 절연막은 열 산화 공정, 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
트렌치(560)를 채우면서 기판(550) 상에 게이트 도전막(도시되지 않음)을 형성한 다음, 상기 게이트 도전막 상에 게이트 마스크층(도시되지 않음)을 형성한다. 상기 게이트 도전막은 도핑된 폴리실리콘, 금속, 금속 질화물 및/또는 금속 실리사이드를 사용하여 형성될 수 있으며, 상기 게이트 마스크층은 질화물 및/또는 산질화물을 사용하여 형성될 수 있다.
상기 게이트 마스크층을 패터닝하여 상기 게이트 도전막 상에 게이트 마스크(575)를 형성한 후, 게이트 마스크(575)를 식각 마스크로 이용하여 게이트 도전막을 식각한다. 따라서 트렌치(560)를 채우면서 기판(550) 상으로 돌출되는 게이트 전극(570)이 형성된다. 이 때, 게이트 전극(570)의 저변과 하부 측벽은 게이트 절연막 패턴(565)에 의해 둘러싸일 수 있다.
게이트 전극(570)의 상부 측벽과 게이트 마스크(575)의 측벽 사에 게이트 스페이서(580)를 형성하여, 기판(550)에 부분적으로 매립되는 게이트 구조물(585)을 형성한다. 게이트 구조물(585)은 게이트 절연막 패턴(565), 게이트 전극(570), 게이트 마스크(575) 및 게이트 스페이서(580)를 포함한다.
게이트 구조물(585)과 소자 분리막(555) 사이의 상기 액티브 영역의 부분들에 제1 콘택 영역(590) 및 제2 콘택 영역(595)을 형성한다. 이에 따라 기판(550) 상에는 게이트 구조물(585)과 제1 및 제2 콘택 영역(590, 595)을 구비하는 트랜지스터와 같은 스위칭 소자가 제공된다. 제1 및 제2 콘택 영역(590, 595)은 각기 상기 액티브 영역에 불순물들을 주입하여 형성될 수 있다. 상기 트랜지스터는 리세스된(recessed) 채널 영역을 포함할 수 있다. 즉, 게이트 전극(570)의 하부가 제1 및 제2 콘택 영역(590, 595) 사이의 액티브 영역에 매립되기 때문에, 게이트 전극(585)의 하부 주변을 따라 채널 영역이 형성될 수 있다.
도 25를 참조하면, 게이트 구조물(585)을 커버하면서 기판(550) 상에 제1 층간 절연막(600)을 형성한다. 제1 층간 절연막(600)은 산화물을 포함할 수 있으며, 게이트 구조물(585)이 노출되지 않도록 충분한 두께를 가질 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연막(600)에 대해 평탄화 공정을 수행하여 제1 층간 절연막(600)이 평탄한 상면을 가질 수 있다.
제1 층간 절연막(600)을 부분적으로 식각하여 제1 층간 절연막(600)을 관통하는 제1 개구(605) 및 제2 개구(615)를 형성한다. 제1 및 제2 개구(605, 615)는 각기 제1 및 제2 콘택 영역(590, 595)을 노출시킬 수 있다. 이 경우, 제1 및 제2 개구(605, 615)는 각기 제1 및 제2 콘택 영역(590, 595)을 전체적으로 또는 부분적으로 노출시킬 수 있다.
제1 층간 절연막(600) 상에 제1 및 제2 개구(590, 595)를 채우는 도전막(도시되지 않음)을 형성한다. 제1 층간 절연막(600)이 노출되도록 상기 도전막을 제거하여 제1 및 제2 개구(605, 615)에 각기 제1 및 제2 콘택(610, 620)을 형성한다. 제1 콘택(610)은 제1 콘택 영역(590) 상에 위치하며, 제2 콘택(602)은 제2 콘택 영역(595) 상에 배치된다. 예시적인 실시예들에 있어서, 제1 층간 절연막(600)에 의해 게이트 구조물(585)이 노출되지 않을 경우, 제1 및 제2 콘택(610, 620)은 각기 게이트 구조물(585) 보다 실질적으로 높은 높이를 가질 수 있다.
도 26을 참조하면, 제1 층간 절연막(600), 제1 콘택(610) 및 제2 콘택(620) 상에 제2 층간 절연막(625)을 형성한다. 예시적인 실시예들에 따라 제2 콘택(620) 상에 비트 라인 구조물이 형성되는 경우에는 제2 층간 절연막(625)은 상기 비트 라인 구조물을 충분하게 덮을 수 있을 정도의 두께를 가질 수 있다.
제2 층간 절연막(625)의 일부를 식각하여 제1 콘택(610)을 노출시키는 제3 개구(630)를 형성한다. 제3 개구(630)는 제2 층간 절연막(625)을 관통하여 제1 콘택(610)의 적어도 일부를 노출시킬 수 있다. 제3 개구(630)는 기판(550)에 대해 실질적으로 수직한 방향으로 형성된 측벽을 구비할 수도 있지만, 기판(550)에 대해 소정의 각도로 경사진 측벽을 가질 수도 있다.
제3 개구(630)를 매립하면서 제2 층간 절연막(625) 상에 하부 전극층(도시되지 않음)을 형성한 후, 상기 하부 전극층을 부분적으로 제거하여 제2 개구(630) 내에 하부 전극(635)을 형성한다. 하부 전극(635)은 제3 개구(630)의 형상과 실질적으로 동일하거나 유사한 형상을 가질 수 있다. 다른 예시적인 실시예들에 따르면, 도 16 및 도 17을 참조하여 설명한 충진 부재(375)와 실질적으로 동일하거나 유사한 충진 부재가 하부 전극(635) 상에 추가적으로 형성될 수 있다.
도 27을 참조하면, 하부 전극(635)과 제2 층간 절연막(640) 상에 절연 구조물(640)을 형성한다. 절연 구조물(640)은 단층 구조 또는 다층 구조를 가질 수 있다. 예시적인 실시예들에 있어서, 절연 구조물(640)은 평탄화 공정을 통해 평탄화횐 상면을 가질 수 있다.
절연 구조물(640)을 부분적으로 식각하여 하부 전극(635)을 노출시키는 미세 구조(645)를 형성한다. 미세 구조(645)는 기판(550)에 대해 실질적으로 수직하거나 소정의 각도로 경사진 측벽을 가질 수 있다. 이 경우, 미세 구조(645)는 하부 전극(635)을 전체적으로 또는 부분적으로 노출시킬 수 있다.
노출된 하부 전극(635), 미세 구조(645)의 측벽 및 절연 구조물(640) 상에 웨팅막(650)을 형성한다. 웨팅막(650)은 미세 구조(645)가 형성된 절연 구조물(640)의 프로파일을 따라 균일하게 형성될 수 있다.
웨팅막(650)은 후속하여 형성되는 상변화 물질층의 젖음성(wettability)을 향상시킬 수 있는 물질을 포함할 수 있다. 즉, 상기 상변화 물질층을 구성하는 상변화 물질이 웨팅막(650) 상에 균일하게 분산되면서 상기 상변화 물질층이 형성될 수 있다. 예시적인 실시예들에 있어서, 웨팅막(650)은 금속 및/또는 금속 질화물을 사용하여 형성될 수 있다. 예를 들면, 웨팅막(650)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 텅스텐 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 웨팅막(650)은 금속 산화물과 같은 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 웨팅막(650)은 니오븀 산화물(NbOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx) 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 웨팅막(650)이 금속 산화물을 포함하는 경우, 웨팅막(650)은 하부 전극(635)으로부터 전하들이 터널링될 수 있도록 상대적으로 얇은 두께로 형성될 수 있다. 웨팅막(650)은 원자층 적층 공정, 화학 기상 증착 공정, 스퍼터링 공정, 펄스 레이저 증착(PLD) 공정 등을 이용하여 형성될 수 있다.
본 발명의 다른 예시적인 실시예에 따르면, 웨팅막(650) 상에 상변화 물질층을 보다 용이하게 형성하기 위하여 시드막(도시되지 않음)을 추가적으로 형성할 수 있다. 상기 시드막은 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정 등을 이용하여 의해 형성될 수 있다. 여기서, 상기 시드막은 웨팅막(650) 상에 균일한 두께로 형성될 수 있다. 상기 시드막은 금속, 금속 질화물, 금속 실리사이드, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 상기 시드막은 게르마늄, 안티몬, 게르마늄-안티몬-텔루르, 안티몬-텔루르, 게르마늄-텔루르, 티타늄, 지르코늄, 하프늄, 바나듐(V), 니오븀(Nb), 탄탈륨, 텅스텐, 티타늄 질화물, 지르코늄 질화물(ZrNx), 하프늄 질화물(HfNx), 바나듐 질화물(VNx), 니오븀 질화물(NbNx), 탄탈륨 질화물, 텅스텐 질화물, 코발트 실리사이드, 티타늄 실리사이드, 탄탈륨 실리사이드, 니켈 실리사이드, 게르마늄 실리사이드, 티타늄 알루미늄 질화물, 탄탈륨 탄소 질화물(TaCxNy), 티타늄 실리콘 질화물(TiSixNy), 탄탈륨 실리콘 질화물(TaSixNy), 티타늄 산화물(TiOx), 지르코늄 산화물, 하프늄 산화물, 바나듐 산화물(VOx), 니오븀 산화물(NbOx), 탄탈륨 산화물(TaOx), 텅스텐 산화물(WOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또 다른 예시적인 실시예에 따르면, 웨팅막(650)과 상기 시드막 중에서 어느 하나만이 하부 전극(635), 미세 구조(645)의 측벽 및 절연 구조물(640) 상에 형성될 수도 있다.
도 28을 참조하면, 웨팅막(650) 상에 상변화 물질층(도시되지 않음)을 형성한 후, 상기 상변화 물질층과 웨팅막(650)을 부분적으로 제거하여 미세 구조(645)를 채우는 웨팅막 패턴(655)과 상변화 물질층 패턴(660)을 형성한다. 웨팅막 패턴(655)은 하부 전극(635)과 미세 구조(645)의 측벽 상에 위치하며, 상변화 물질층 패턴(660)은 웨팅막 패턴(655) 상에 배치된다.
본 발명의 실시예들에 있어서, 웨팅막 패턴(655)은 미세 구조(645)를 부분적으로 채울 수 있으며, 상변화 물질층 패턴(660)에 의해 미세 구조(645)의 나머지 부분이 완전히 채워질 수 있다. 이 경우, 상변화 물질층 패턴(660)의 저면과 측면은 웨팅막 패턴(655)으로 감싸질 수 있다. 웨팅막 패턴(655)은 실질적으로 원형의 단면을 갖는 실린더, 실질적으로 타원형의 다면을 갖는 실린더, 실질적으로 다각형의 단면을 갖는 실린더 등의 여러 가지 형상을 가질 수 있다. 또한, 상변화 물질층 패턴(660)은 실질적으로 원형의 필라, 실질적으로 타원형의 필라, 실질적으로 다각형의 필라 등의 다양한 구조를 가질 수 있다.
웨팅막 패턴(655)과 상변화 물질층 패턴(660) 상에 상부 전극(665)을 형성한다. 상부 전극(665)은 미세 구조(645)의 폭에 비하여 실질적으로 넓은 폭을 가질 수 있다. 따라서 상부 전극(665)은 웨팅막 패턴(655)에 인접하는 절연 구조물(640) 상에도 형성될 수 있다.
상부 전극(665)을 커버하는 제3 층간 절연막(670)을 절연 구조물(640) 상에 형성한 다음, 제3 층간 절연막(670)을 일부 식각하여 상부 전극(665)을 노출시키는 제4 개구(675)를 형성한다.
제4 개구(675) 내에 상부 전극(665)에 접촉되는 콘택(680)을 형성하고, 콘택(680)과 제3 층간 절연막(670) 상에 배선(685)을 형성한다. 이에 따라 콘택(680)과 배선(685)을 포함하는 배선 구조가 제공된다.
도 29는 본 발명의 실시예들에 따른 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 블록도이다.
도 29를 참조하면, 예시적인 실시예들에 따른 메모리 시스템(700)은 휴대용 전기 및 전자 기기를 포함할 수 있다. 예를 들면, 메모리 시스템(700)은 PMP 장치, 이동 통신 장치, MP3 플레이어, 휴대용 디스플레이 플레이어, 전자 사전 등을 포함할 수 있다.
메모리 시스템(700)은 메모리 장치(705), 메모리 컨트롤러(710), EDC(715), 표시 부재(720) 및 인터페이스(725)를 구비할 수 있다. 여기서, 메모리 장치(705)는 전술한 다양한 실시예들에 따라 고속으로 상전이가 가능한 상변화 물질이 적용된 상변화 메모리 장치들을 포함할 수 있다. 따라서 메모리 장치(705)는 향상된 특성을 가지면서도 고속으로 동작할 수 있는 한편 높은 신뢰성을 보장할 수 있다. 특히, 이러한 메모리 장치(705)는 동시에 많은 데이터를 처리할 수 있을 뿐만 아니라 대용량을 갖는 데이터라도 에러를 발생시키지 않고 신뢰성 있게 송신 및 수신할 수 있다.
음향 데이터 또는 영상 데이터 등을 포함하는 데이터는 EDC(715)에 의해 메모리 컨트롤러(710)를 통해 메모리 장치(705)에 입력되거나 메모리 장치(705)로부터 출력될 수 있다. 이와 같은 음향 데이터 및/또는 영상 데이터는 EDC(715)로부터 메모리 장치(705)로 직접 입력될 수 있으며, 메모리 장치(705)로부터 EDC(715)까지 상기 음향 테이터 및/또는 영상 데이터가 직접 출력될 수도 있다.
EDC(715)는 상기 음향 테이터 및/또는 영상 데이터를 메모리 장치(705) 내에 저장하도록 인코딩할 수 있다. 예를 들면, EDC(715)는 메모리 장치(705) 내에 음향 데이터를 저장하기 위하여 수신된 데이터를 MP3 형식의 파일로 인코딩할 수 있다. 또한, EDC(715)는 메모리 장치(705) 내에 영상 데이터를 저장하기 위하여 수신된 데이터를 MPEG 형태의 파일로 인코딩할 수 있다. 여기서, EDC(715)는 서로 다른 포맷들에 따라 서로 다른 형태를 갖는 데이터들을 인코딩하기 위한 복합 인코더를 포함할 수 있다. 예를 들면, EDC(715)는 음향 데이터를 위한 MP3 인코더와 영상 데이터를 위한 MPEG 인코더를 동시에 구비할 수 있다.
EDC(715)는 메모리 장치(705)로부터 출력되는 데이터를 디코딩할 수 있다. 예를 들면, EDC(715)는 메모리 장치(705)로부터 출력된 음향 데이터를 MP3 형태의 파일로 디코딩할 수 있다. 또한, EDC(715)는 메모리 장치(705)로부터 출력되는 영상 데이터를 MPEG 형식의 파일로 디코딩할 수 있다. 여기서, EDC(715)는 음향 데이터를 위한 MP3 디코더와 영상 데이터를 위한 MPEG 디코더를 동시에 구비할 수 있다. 그러나 EDC(715)는 음향 데이터만을 위하거나 또는 영상 데이터만을 위한 디코더만을 포함할 수도 있다. 예를 들면, 인코딩된 음향 데이터 또는 영상 데이터는 EDC(715)로 입력되어 메모리 컨트롤러(710) 및/또는 메모리 장치(705)로 전송될 수 있다.
EDC(715)는 인터페이스(725)를 경유하여 인코딩을 위한 음향 및/또는 영상 데이터 또는 인코딩된 음향 및/또는 영상 데이터를 수신할 수 있다. 인터페이스(725)는 파이어 와이어 인터페이스, USB 인터페이스 등을 포함할 수 있다. 상기 음향 데이터 및/또는 영상 데이터는 메모리 장치(705)로부터 인터페이스(725)를 경유하여 표시 부재(720)를 통해 출력될 수 있다.
표시 부재(720)는 메모리 장치(705)로부터 직접 출력되거나 EDC(715)에 의하여 디코딩된 음향 데이터 및/또는 영상 데이터를 사용자에게 표시할 수 있다. 표시 부재(720)는 음향 데이터를 출력하기 위한 스피커 잭이나 영상 데이터를 출력하는 디스플레이 스크린 등을 포함할 수 있다.
본 발명의 실시예들에 있어서, 전술한 바와 같이 향상된 전기적 특성, 빠른 상전이 속도, 개선된 신뢰성 등을 갖는 상변화 물질층 패턴 또는 가변 저항 유닛을 포함하는 상변화 메모리를 포함하는 메모리 장치(705)가 메모리 시스템(700)에 적용됨으로써, 메모리 시스템(700)의 신뢰성과 동작 속도를 크게 향상시킬 수 있다.
도 30은 본 발명의 실시예들에 따른 광대역 이동 통신이 가능한 이동 통신 네트워크를 설명하기 위한 통신 시스템의 블록도이다.
도 30을 참조하면, 본 발명의 실시예들에 따른 광대역 이동 통신 시스템(750)은 센서 모듈(755), 위치 추적 시스템(GPS)(760) 및 이동 통신 단말기(765)를 포함할 수 있다. 광대역 이동 통신 시스템(750)은 데이터 서버(770)와 기지국(775)과 서로 통신할 수 있다.
이동 통신 단말기(765)는 많은 데이터와 대용량의 데이터를 송수신할 수 있도록 빠른 동작 속도와 높은 데이터 신뢰성이 요구된다. 이동 통신 단말기(765)는 전술한 바와 같이 다양한 상변화 물질층 패턴들 및/또는 가변 저항 유닛들이 적용된 메모리 장치들을 구비할 수 있다. 이에 따라, 이동 통신 단말기(765)는 상대적으로 낮은 동작 전압에서도 고속으로 동작이 가능하며, 높은 신뢰성으로 데이터를 송수신할 수 있다. 또한, 전술한 다양한 실시예들에 따른 상변화 메모리 장치는 다양한 전기 및 전자 기기들에 적용될 수 있다. 예를 들면, 상기 상변화 메모리 장치는 USB 메모리, MP3 플레이어, 디지털 카메라, 메모리 카드 등의 기기들에 채용될 수 있다.
상술한 바에 있어서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 실시예들에 따르면, 상변화 메모리 장치는 고속으로 상전이가 가능하면서도 결함을 방생시키지 않고 미세 구조를 완전하게 채울 수 있는 게르마늄-중금속-텔루르의 3성분계 상변화 물질로 이루어진 상변화 물질층(패턴)을 포함한다. 따라서 상기 상변화 메모리 장치는 빠른 동작 속도, 증가된 저항 마진, 향상된 신뢰성 등을 확보할 수 있으므로 대용량을 가지면서도 고속의 동작 속도를 요구하는 기기들에 효율적으로 적용될 수 있다.
5：대상체
10, 225, 380, 485, 640：절연 구조물
15, 135, 230, 385, 490, 645：미세 구조
20, 140：상변화 물질층
25, 70, 145, 235, 390, 495, 660：상변화 물질층 패턴
50：상변화 메모리 장치 55, 105：제1 배선
60, 120：스위칭 소자 65, 125：제1 전극
75, 160：제2 전극 80, 165：가변 저항 구조물
85, 170：제2 배선 100, 180, 180, 430, 550：기판
110：제1 절연층 130：제2 절연층
150：제3 절연층
195, 325, 445, 600：제1 층간 절연막
115, 200, 330, 450, 605：제1 개구
250, 350, 505, 625：제2 층간 절연막
155, 255, 340, 510, 615：제2 개구
185, 285, 435, 555：소자 분리막
190, 440：콘택 영역 205, 455：제1 도전막
210, 460：제2 도전막 215, 465：다이오드
220, 370, 475, 635：하부 전극 240：상부 전극층
245, 395, 500, 665：상부 전극 260, 515, 680：콘택
265, 520, 685：배선 290, 590：제1 콘택 영역
295, 595：제2 콘택 영역 300, 365：게이트 절연막 패턴
305, 570：게이트 전극 310, 575：게이트 마스크
315, 580：게이트 스페이서 320, 585：게이트 구조물
335, 610：제1 콘택 345, 620：제2 콘택
355, 630：제3 개구 360, 470：하부 전극층
365：충진막 375, 480：충진 부재
400, 670：제3 층간 절연막 405, 675：제4 개구
650：웨팅막 655：웨팅막 패턴
10, 225, 380, 485, 640：절연 구조물
15, 135, 230, 385, 490, 645：미세 구조
20, 140：상변화 물질층
25, 70, 145, 235, 390, 495, 660：상변화 물질층 패턴
50：상변화 메모리 장치 55, 105：제1 배선
60, 120：스위칭 소자 65, 125：제1 전극
75, 160：제2 전극 80, 165：가변 저항 구조물
85, 170：제2 배선 100, 180, 180, 430, 550：기판
110：제1 절연층 130：제2 절연층
150：제3 절연층
195, 325, 445, 600：제1 층간 절연막
115, 200, 330, 450, 605：제1 개구
250, 350, 505, 625：제2 층간 절연막
155, 255, 340, 510, 615：제2 개구
185, 285, 435, 555：소자 분리막
190, 440：콘택 영역 205, 455：제1 도전막
210, 460：제2 도전막 215, 465：다이오드
220, 370, 475, 635：하부 전극 240：상부 전극층
245, 395, 500, 665：상부 전극 260, 515, 680：콘택
265, 520, 685：배선 290, 590：제1 콘택 영역
295, 595：제2 콘택 영역 300, 365：게이트 절연막 패턴
305, 570：게이트 전극 310, 575：게이트 마스크
315, 580：게이트 스페이서 320, 585：게이트 구조물
335, 610：제1 콘택 345, 620：제2 콘택
355, 630：제3 개구 360, 470：하부 전극층
365：충진막 375, 480：충진 부재
400, 670：제3 층간 절연막 405, 675：제4 개구
650：웨팅막 655：웨팅막 패턴
Claims (43)
- 하기 화학식에 따른 게르마늄(Ge)-중금속(M)-텔루르(Te)의 3성분계 상변화 물질.
[화학식]
GeXMYTeZ
(여기서, 30≤X≤80이며, 1≤Y≤20이고, 40≤Z≤70이다.) - 제1항에 있어서, 상기 중금속은 비스무트(Bi), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 납(Pb), 란탄(La) 및 폴로듐(Po)으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 물질.
- 제1항에 있어서, 상기 상변화 물질은 게르마늄-안티몬-텔루르(GST)를 포함하는 상변화 물질보다 빠른 상전이 속도를 가지는 것을 특징으로 하는 상변화 물질.
- 제3항에 있어서, 상기 상변화 물질은 600ns 이하의 시간 동안에 상전이가 일어나는 것을 특징으로 하는 상변화 물질.
- 제1항에 있어서, 상기 상변화 물질은 결정화 온도를 향상시키기 위한 도펀트를 포함하는 것을 특징으로 하는 상변화 물질.
- 제5항에 있어서, 상기 도펀트는 질소(N), 탄소(C), 산소(O) 및 실리콘(Si)으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 물질.
- 제5항에 있어서, 상기 도펀트의 함량은 상기 상변화 물질의 전체 중량을 기준으로 1 중량％ 내지 10 중량％인 것을 특징으로 하는 상변화 물질.
- 대상체 상에 절연 구조물을 형성하는 단계;
상기 절연 구조물에 상기 대상체를 노출시키는 미세 구조를 형성하는 단계; 및
적어도 하나의 소스 타겟을 사용하는 스퍼터링 공정을 통해 게르마늄-중금속-텔루르(GMT)의 3성분계 상변화 물질을 증착하여 상기 미세 구조를 채우면서 상기 절연 구조물 상에 상변화 물질층을 형성하는 단계를 포함하는 상변화 물질층의 형성 방법. - 제8항에 있어서, 상기 상변화 물질층은 상기 상변화 물질의 녹는점의 60％ 이상의 온도에서 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제8항에 있어서, 상기 상변화 물질층은 상기 적어도 하나의 소스 타겟에 500W/㎠ 이하의 파워를 인가하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제8항에 있어서, 상기 상변화 물질층은 게르마늄을 함유하는 제1 소스 타겟, 텔루르를 함유하는 제2 소스 타겟 및 중금속을 함유하는 제3 소스 타겟을 사용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제8항에 있어서, 상기 상변화 물질층은 게르마늄 및 텔루르를 함유하는 제1 소스 타겟과 중금속을 함유하는 제2 소스 타겟을 사용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제8항에 있어서, 상기 상변화 물질층은 게르마늄, 텔루르 및 중금속을 함유하는 하나의 소스 타겟을 사용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제8항에 있어서, 상기 상변화 물질층을 형성하는 단계는 상기 상변화 물질층에 도펀트를 추가하는 단계를 더 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제14항에 있어서, 상기 도펀트는 상기 적어도 하나의 소스 타겟에 포함되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제14항에 있어서, 상기 도펀트를 추가하는 단계는 상기 상변화 물질층을 형성하는 동안 상기 도펀트를 함유하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제8항에 있어서, 상기 상변화 물질층을 형성하기 전에, 상기 대상체, 상기 미세 구조의 측벽 및 상기 절연 구조물 상에 웨팅막 및 시드막 중에서 적어도 하나를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제17항에 있어서, 상기 웨팅막은 금속, 금속 질화물 및 금속 산화물로 이루어진 그룹으로부터 선택된 하나 이상을 사용하여 형성되며, 상기 시드막은 금속, 금속 질화물, 금속 실리사이드 및 금속 산화물로 이루어진 그룹으로부터 선택된 하나 이상을 사용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 제1 배선;
상기 제1 배선 상에 배치되며, 제1 전극, 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함하는 상변화 물질층 패턴 및 제2 배선을 구비하는 가변 저항 유닛; 및
상기 가변 저항 유닛 상에 배치되는 제2 배선을 포함하는 상변화 메모리 장치. - 제19항에 있어서, 상기 제1 배선과 상기 제2 배선은 서로 직교하는 방향으로 연장되는 것을 특징으로 하는 상변화 메모리 장치.
- 제20항에 있어서, 상기 제1 배선 및 상기 제2 배선은 각기 금속, 금속 질화물 및 금속 실리사이드로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제19항에 있어서, 상기 제1 배선과 상기 가변 저항 유닛 사이에 배치되는 스위칭 소자를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제19항에 있어서, 상기 스위칭 소자는 다이오드 또는 나노 와이어를 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제19항에 있어서, 상기 가변 저항 유닛은 상기 제1 및 제2 배선에 대해 수직하게 배치되는 것을 특징으로 하는 상변화 메모리 장치.
- 제24항에 있어서, 상기 가변 저항 유닛은 원형 필라, 타원형 필라 또는 다각형 필라의 구조를 가지는 것을 특징으로 하는 상변화 메모리 장치.
- 제19항에 있어서, 상기 제1 전극 및 상기 제2 전극은 각기 폴리실리콘, 금속 및 금속 질화물로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제19항에 있어서, 상기 상변화 물질은 다음 화학식에 따른 조성을 가지는 것을 특징으로 하는 상변화 메모리 장치.
[화학식]
GeXMYTeZ
(여기서, M은 중금속을 나타내고, 30≤X≤80이며, 1≤Y≤20이고, 40≤Z≤70이다.) - 콘택 영역을 갖는 기판;
상기 기판 상에 배치되며, 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층;
상기 개구 내에 배치되는 하부 전극;
상기 절연층 상에 배치되며, 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물;
상기 미세 구조 내에 배치되며, 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함하는 상변화 물질층 패턴; 및
상기 상변화 물질층 패턴 상에 배치되는 상부 전극을 포함하는 상변화 메모리 장치. - 제28항에 있어서, 상기 하부 전극에 전기적으로 연결되는 스위칭 소자를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제29항에 있어서, 상기 스위칭 소자는 상기 기판과 상기 하부 전극 사이에 배치되는 다이오드 또는 상기 기판 상에 배치되는 트랜지스터를 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제28항에 있어서, 상기 상변화 물질은 다음 화학식에 따른 조성을 가지는 것을 특징으로 하는 상변화 메모리 장치.
[화학식]
GeXMYTeZ
(여기서, M은 중금속을 나타내고, 30≤X≤80이며, 1≤Y≤20이고, 40≤Z≤70이다.) - 제31항에 있어서, 상기 중금속은 비스무트, 탄탈륨, 텅스텐, 이리듐, 백금, 금, 납, 란탄 및 폴로듐으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제31항에 있어서, 상기 상변화 물질은 결정화 온도를 향상시키기 위하여 질소, 탄소, 산소 및 실리콘으로 이루어진 그룹으로부터 선택된 하나 이상을 함유하는 도펀트를 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제28항에 있어서, 상기 상변화 물질은 게르마늄-안티몬-텔루르를 포함하는 상변화 물질보다 빠른 상전이 속도를 가지는 것을 특징으로 하는 상변화 메모리 장치.
- 기판 상에 제1 배선을 형성하는 단계;
상기 제1 배선 상에 적어도 하나의 절연층을 형성하는 단계;
상기 적어도 하나의 절연층 내에 상기 제1 배선에 접촉되며, 제1 전극, 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 함유하는 상변화 물질층 패턴 및 제2 배선을 포함하는 가변 저항 유닛을 형성하는 단계; 및
상기 가변 저항 유닛 및 상기 적어도 하나의 절연층 상에 제2 배선을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법. - 제35항에 있어서, 상기 제1 배선과 상기 가변 저항 유닛 사이에 상기 적어도 하나의 절연층에 매립되는 스위칭 소자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제35항에 있어서, 상기 적어도 하나의 절연층을 형성하는 단계 및 상기 가변 저항 유닛을 형성하는 단계는,
상기 제1 배선 상에 제1 절연층을 형성하는 단계;
상기 제1 절연층을 관통하여 상기 제1 배선에 접촉되는 상기 제1 전극을 형성하는 단계;
상기 제1 절연층 및 상기 제1 전극 상에 제2 절연층을 형성하는 단계;
상기 제2 절연층을 관통하여 상기 제1 전극에 접촉되는 상기 상변화 물질층 패턴을 형성하는 단계;
상기 제2 절연층 및 상기 상변화 물질층 패턴 상에 제3 절연층을 형성하는 단계; 및
상기 제3 절연층을 관통하여 상기 상변화 물질층 패턴에 접촉되는 상기 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법. - 제37항에 있어서, 상기 상변화 물질층 패턴은 상기 상변화 물질의 녹는점의 60％ 이상의 온도에서 수행되는 스퍼터링 공정을 이용하여 형성되거나, 상기 상변화 물질을 함유하는 적어도 하나의 소스 타겟에 500W/㎠ 이하의 파워를 인가하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제37항에 있어서, 상기 상변화 물질층 패턴을 형성하는 단계는 상기 상변화 물질층 패턴에 도펀트를 추가하는 단계를 더 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
- 콘택 영역을 갖는 기판 상에 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층을 형성하는 단계;
상기 개구 내에 하부 전극을 형성하는 단계;
상기 절연층 상에 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물을 형성하는 단계;
상기 미세 구조 내에 적어도 하나의 소스 타겟을 사용하는 스퍼터링 공정을 통해 게르마늄-중금속-텔루르의 3성분계 상변화 물질을 포함하는 상변화 물질층 패턴을 형성하는 단계; 및
상기 상변화 물질층 패턴 상에 상부 전극을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법. - 제40항에 있어서, 상기 하부 전극에 전기적으로 연결되는 스위칭 소자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제40항에 있어서, 상기 상변화 물질 패턴은 상기 상변화 물질의 녹는점의 60％ 이상의 온도에서 형성되거나, 상기 적어도 하나의 소스 타겟에 500W/㎠ 이하의 파워를 인가하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제40항에 있어서, 상기 상변화 물질층 패턴은 게르마늄을 함유하는 제1 소스 타겟, 텔루르를 함유하는 제2 소스 타겟 및 중금속을 함유하는 제3 소스 타겟을 사용하여 형성되거나, 게르마늄 및 텔루르를 함유하는 제1 소스 타겟과 중금속을 함유하는 제2 소스 타겟을 사용하여 형성되거나, 게르마늄, 텔루르 및 중금속을 함유하는 하나의 소스 타겟을 사용하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110022085A KR20120104031A (ko) | 2011-03-11 | 2011-03-11 | 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 |
| US13/400,971 US20120231603A1 (en) | 2011-03-11 | 2012-02-21 | Methods of forming phase change material layers and methods of manufacturing phase change memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110022085A KR20120104031A (ko) | 2011-03-11 | 2011-03-11 | 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120104031A true KR20120104031A (ko) | 2012-09-20 |
Family
ID=46795952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110022085A KR20120104031A (ko) | 2011-03-11 | 2011-03-11 | 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120231603A1 (ko) |
| KR (1) | KR20120104031A (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130043533A (ko) * | 2011-10-20 | 2013-04-30 | 삼성전자주식회사 | 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법 |
| KR20140013215A (ko) * | 2012-07-20 | 2014-02-05 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US9865654B1 (en) * | 2017-01-06 | 2018-01-09 | United Microelectronics Corp. | Semiconductor structure |
| US11264428B2 (en) * | 2017-09-29 | 2022-03-01 | Intel Corporation | Self-aligned embedded phase change memory cell having a fin shaped bottom electrode |
| JP2019161106A (ja) * | 2018-03-15 | 2019-09-19 | 東芝メモリ株式会社 | 半導体記憶装置の製造方法 |
| CN109920910B (zh) * | 2019-02-27 | 2022-03-25 | 江苏理工学院 | 一种柔性V2O5/Ge2Sb2Te5纳米多层相变薄膜材料及其制备方法 |
| KR20200106681A (ko) * | 2019-03-05 | 2020-09-15 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| CN112786784B (zh) * | 2021-01-18 | 2022-11-01 | 长江先进存储产业创新中心有限责任公司 | 相变存储装置及其制作方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615583B1 (ko) * | 2004-08-11 | 2006-08-25 | 삼성전자주식회사 | 노드 절연막 패턴에 구속된 상전이막 패턴을 갖는 피이.램의 형성방법들 |
| KR100612872B1 (ko) * | 2004-11-16 | 2006-08-14 | 삼성전자주식회사 | 채널의 물성이 인가전압에 따라 가변적인 트랜지스터와 그제조 및 동작 방법 |
| KR100625170B1 (ko) * | 2005-07-13 | 2006-09-15 | 삼성전자주식회사 | 전극 구조체, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 |
| KR100655440B1 (ko) * | 2005-08-30 | 2006-12-08 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR100655082B1 (ko) * | 2005-12-23 | 2006-12-08 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조방법 |
| JP2008053494A (ja) * | 2006-08-25 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100829601B1 (ko) * | 2006-09-27 | 2008-05-14 | 삼성전자주식회사 | 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법 |
| KR100852233B1 (ko) * | 2007-02-21 | 2008-08-13 | 삼성전자주식회사 | 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법 |
| KR101344346B1 (ko) * | 2007-07-25 | 2013-12-24 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR101198100B1 (ko) * | 2007-12-11 | 2012-11-09 | 삼성전자주식회사 | 상변화 물질층 패턴의 형성 방법, 상변화 메모리 장치의제조 방법 및 이에 사용되는 상변화 물질층 연마용 슬러리조성물 |
| US20090194756A1 (en) * | 2008-01-31 | 2009-08-06 | Kau Derchang | Self-aligned eletrode phase change memory |
| US7932506B2 (en) * | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US20100019215A1 (en) * | 2008-07-22 | 2010-01-28 | Macronix International Co., Ltd. | Mushroom type memory cell having self-aligned bottom electrode and diode access device |
| KR100968888B1 (ko) * | 2008-10-01 | 2010-07-09 | 한국전자통신연구원 | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 |
| KR101019986B1 (ko) * | 2008-10-10 | 2011-03-09 | 주식회사 하이닉스반도체 | 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법 |
| KR101019989B1 (ko) * | 2008-10-21 | 2011-03-09 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조방법 |
| KR101617381B1 (ko) * | 2009-12-21 | 2016-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| US8729521B2 (en) * | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8310864B2 (en) * | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
-
2011
- 2011-03-11 KR KR1020110022085A patent/KR20120104031A/ko not_active Application Discontinuation
-
2012
- 2012-02-21 US US13/400,971 patent/US20120231603A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20120231603A1 (en) | 2012-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100827661B1 (ko) | 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법 | |
| KR20120104031A (ko) | 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 | |
| US8659003B2 (en) | Disturb-resistant non-volatile memory device and method | |
| KR100911473B1 (ko) | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 | |
| KR101390341B1 (ko) | 상변화 메모리 소자 | |
| KR101994449B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US8039372B2 (en) | Methods of manufacturing variable resistance non-volatile memory devices including a uniformly narrow contact layer | |
| US8841643B2 (en) | Semiconductor memory device including buffer electrode | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| US20090230378A1 (en) | Resistive memory devices | |
| US20080272355A1 (en) | Phase change memory device and method for forming the same | |
| CN107393918B (zh) | 半导体存储器件和形成半导体存储器件的方法 | |
| JP2011139070A (ja) | 相変化構造物、相変化物質層の形成方法、相変化メモリ装置及び相変化メモリ装置の製造方法 | |
| US9484536B2 (en) | Memory cells, memory arrays, and methods of forming memory cells and arrays | |
| KR20110135285A (ko) | 상변화 메모리 소자의 제조방법 | |
| JP5696378B2 (ja) | 記憶装置の製造方法 | |
| WO2017044166A1 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| US9831289B2 (en) | Disturb-resistant non-volatile memory device using via-fill and etchback technique | |
| US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
| KR101782844B1 (ko) | 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 | |
| KR20100077535A (ko) | 콘택 구조체, 그것의 제조방법, 그것을 구비한 상변화 메모리 장치 및 그 제조방법 | |
| US11444243B2 (en) | Electronic devices comprising metal oxide materials and related methods and systems | |
| KR20100089132A (ko) | 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는 상변화 메모리 장치 | |
| KR20070011887A (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| TW202339001A (zh) | 半導體記憶體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |