KR20030073371A - 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법 - Google Patents

엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법 Download PDF

Info

Publication number
KR20030073371A
KR20030073371A KR1020020012904A KR20020012904A KR20030073371A KR 20030073371 A KR20030073371 A KR 20030073371A KR 1020020012904 A KR1020020012904 A KR 1020020012904A KR 20020012904 A KR20020012904 A KR 20020012904A KR 20030073371 A KR20030073371 A KR 20030073371A
Authority
KR
South Korea
Prior art keywords
diode
forming
layer
milc
interlayer insulating
Prior art date
Application number
KR1020020012904A
Other languages
English (en)
Other versions
KR100427716B1 (ko
Inventor
김창석
장인우
경희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0012904A priority Critical patent/KR100427716B1/ko
Publication of KR20030073371A publication Critical patent/KR20030073371A/ko
Application granted granted Critical
Publication of KR100427716B1 publication Critical patent/KR100427716B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

본 발명은 엠.아이.엘.씨. ( metal-induced lateral crystallization, 이하에서 MILC 라 함 ) 를 이용한 다이오드가 사용된 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 및 그 형성방법에 관한 것으로, 리드/라이트 ( read/write ) 동작이 105∼ 106정도의 횟수 정도만 이루어져 사용에 제한을 받게 되므로 소자의 성능을 향상시키기 위하여, 기판 상부에 워드라인을 형성하고 그 상부에 엠.티.제이. ( magnetic tunnel junction, 이하에서 MTJ 라 함 ) 셀을 형성하되, 상기 MTJ 셀의 상부에 MILC 방법으로 다이오드를 형성하고 그에 상부에 비트라인을 형성하여 MRAM 셀을 형성함으로써 연결층 형성공정과 MTJ 의 열적 특성 열화 없이 다이오드 형성 공정 후 MTJ 셀의 형성 공정을 실시할 수 있도록 하고 다이오드와 MTJ 셀 연결쌍을 다수 적층하여 소자의 고집적화 및 단순화를 가능하게 하는 기술이다.

Description

엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램 및 그 형성방법{A magnetic random access memory to use diode fabricated by MILC ( metal-induced lateral crystallization ) and a method for the same}
본 발명은 엠.아이.엘.씨. ( metal-induced lateral crystallization, 이하에서 MILC 라 함 ) 를 이용한 다이오드가 사용된 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 및 그 형성방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖되, 다수의 다이오드와 저항변화소자가 연결되어 소자의 고집적화를 가능하게 그에 따른 저장용량을 크게 하는 기술에 관한 것이다.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.
상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.
상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.
상기 거대자기 저항(GMR) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.
상기 스핀 편극 자기 투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기 투과접합 메모리 소자를 구현하는 것이다.
그러나, 상기 MRAM 에 대한 연구는 현재 초기 단계에 있으며, 주로 다층 자성 박막의 형성에 집중되어 있고, 단위 셀 구조 및 주변 감지 회로 등에 대한 연구는 아직 미비한 실정이다.
일반적인, MRAM 의 셀 구조는 하나의 트랜지스터와 하나의 MTJ 셀로 이루어진 구조를 갖거나 하나의 다이오드와 하나의 MTJ 셀로 이루어진 구조를 갖는다.
상기 하나의 다이오드와 하나의 MTJ 셀로 이루어진 구조는 다이오드를 형성하기 위한 도프드 폴리실리콘의 증착 공정시 고온 열처리 공정이 요구되므로 다이오드를 형성한 후 MTJ 셀을 형성하는 공정으로 MRAM를 형성한다.
여기서, 상기 MTJ 셀의 형성 공정 후 다이오드를 형성하는 경우 고온 열처리공정으로 인하여 상기 MTJ 셀이 특성 열화된다.
도 1 및 도 2 는 종래기술의 실시예에 따른 마그네틱 램을 도시한 단면도 및 평면도로서, 미국특허번호 제5,640,343호와 제6,180,444호를 인용하여 설명한 것이다. 여기서, 상기 도 2 는 MRAM 어레이의 동작원리를 개략적으로 도시한 평면도이다.
도 1 을 참조하면, MRAM 은 반도체기판(11) 구비되는 워드라인(13)과, 상기워드라인(11) 상부에 엔/피형 불순물층(15,17)으로 구성되는 다이오드(19)와, 상기 다이오드(19) 상측에 구비되는 MTJ셀(25)과, 상기 MTJ셀(25)과 다이오드(19)를 접속시키는 연결층(21)이 구비된다.
여기서, 상기 MRAM 의 형성방법은 다음과 같다.
먼저, 반도체기판(11) 상부에 워드라인(13)을 형성하고 그 상부에 다이오드(19)를 형성한다.
이때, 상기 다이오드(19)는 엔/피형 불순물층(15,17)으로 형성된 것이다. 상기 불순물층(15,17)은 폴리실리콘층의 증착후 이온주입하여 도프드 폴리실리콘으로 형성하는 방법과, 도프드 비정질 실리콘층을 증착하고 이를 열처리하여 도프드 폴리실리콘층으로 결정화시키는 방법을 사용하였다. .
그러나, 상기 이온주입공정을 이용하는 경우는 후속 고온 열처리공정을 수반하며, 상기 도프드 비정질 실리콘층을 이용하는 경우는 어느 한계 이상의 온도에서 MTJ 셀의 특성이 열화되어 MTJ 셀의 열적 안정성을 깨뜨리기 때문에 후속공정으로 연결층을 형성하고 그에 따른 MTJ 형성 공정을 실시한다. 이로 인하여, 소자의 구조가 복잡해지고 고집적화를 어렵게 한다.
그 다음, 연결층(21)으로 텅스텐을 증착하여 형성한 후 평탄화 식각한다. 이후 MTJ 셀을 증착한 후 MTJ, 연결층, 다이오드를 식각한 다음, 제1층간절연막(23)을 형성한다. 혹은 도 1과 같이 연결층까지 증착한 후 식각하고 제1층간절연막(23)을 형성하고, 텅스텐 연결층(21)이 드러날 때까지 평탄화 식각하고 MTJ(25)를 증착하고 식각한 후 제2층간절연막(27)을 형성하는 방법도 가능하다.
또한, 상기 MRAM 의 동작은 다음과 같다.
상기 MRAM 의 라이트 ( write ) 동작은, 비트라인 전류 IB와 워드라인 전류 IW의 전류를 흘려 자기장을 형성하되, IB와 IW가 교차하는 셀만 선택되어 라이트 동작이 실행된다.
상기 MRAM 의 리드 ( read ) 동작은, 선택된 셀의 비트라인에 전압을 가하면 MTJ 셀과 PN 접합 다이오드의 저항을 통해 워드라인으로 전류가 흐르게 되고, 이를 센싱 ( sensing ) 하여 실행한다.
도 2를 참조하면, 워드라인1(33), 워드라인2(35) 및 워드라인3(37)의 양측 끝부분이 연결되는 워드라인 조절 회로(31)가 구비되고, 상기 워드라인1,2,3(33,35,37)에 교차하는 디자인의 비트라인1(43), 비트라인2(45) 및 비트라인3(47)의 양측 끝부분이 연결되는 비트라인 조절 회로(41)가 구비된 것이다. 특히, 상기 워드라인과 비트라인이 교차되는 부분에 MTJ 셀인 ⓑ 와 PN 접합 다이오드 ⓒ 로 구성된 단위 셀이 구비된다.
여기서, 상기 비트라인1,2,3(43,45,47)에 흐르는 전류인 IB와 워드라인1,2,3(33,35,37)에 흐르는 전류인 IW의 전류 흐름으로 인해 자기장이 형성되고, IB와 IW의 전류가 교차하는 셀만 선택되어 라이트 ( write ) 동작이 실시된다.
그리고, 리드 ( read ) 동작은 선택된 셀의 비트라인에 가해된 전압과 기준전압과의 차이로 인한 전류가 MTJ 셀과 다이오드의 저항을 통하여 워드라인으로 흐르게 되고, 이를 센싱 ( sensing ) 하여 실시하는 것이다.
상기한 바와 같이 종래기술에 따른 마그네틱 램은, 하나의 PN 접합 다이오드와 하나의 저항변화소자인 MTJ 셀을 이용하여 마그네틱 램을 형성하므로 한 셀에 두 개의 비트만을 저장할 수밖에 없어 소자의 고집적화를 어렵게 하는 문제점이 있으며, 소자의 제조공정시 수반되는 고온 열처리공정으로 인한 특성열화를 방지하기 위하여 연결층을 형성하여야 하기 때문에 소자의 구조가 복잡해지고 그에 따른 소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해소하기 위하여, 엠.아이.엘.씨. ( metal-induced lateral crystallization, 이하에서 MILC 라 함 ) 를 이용하여 다이오드 형성공정시 사용되는 온도를 낮춤으로써 MTJ 셀 형성공정후 다이오드를 형성할 수 있도록 하여 다이오드-MTJ셀의 연결쌍을 다수 적층할 수 있도록 하고 그에 따른 소자의 고집적화를 가능하게 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램 및 그 형성방법을 제공하는데 그 목적이 있다.
참고로, 상기 MILC 란 N+ 또는 P+ doped-amorphous Si위에 Pd, Ni, Cu 등의 금속층을 10 ∼ 1000 Å 두께로 얇게 증착한 후 저온 열처리, 대개 섭씨 450도 이하에서 열처리를 하여 poly-Si이 형성되는 것을 말한다.
도 1 은 종래기술의 실시예에 따른 마그네틱 램을 도시한 단면도
도 2 는 MRAM 어레이의 동작원리를 나타내는 평면도.
도 3a 내지 도 3c 는 본 발명의 제1실시예에 따른 마그네틱 램 및 그 형성방법을 도시한 단면도.
도 4 는 본 발명의 제2실시예에 따른 마그네틱 램 및 그 형성방법을 도시한 단면도.
도 5a 및 도 5b 는 본 발명에 제3실시예에 따른 마그네틱 램의 형성방법을 도시한 단면도.
도 6 은 본 발명의 제4실시예에 따른 마그네틱 램의 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,51,71,111,131 : 반도체기판13,53,73,113,133 : 워드라인
15,61 : N+ 폴리실리콘층17,66 : P+ 폴리실리콘층
19,67 : PN 접합 다이오드21 : 연결층
23,56,116,120,137 : 제1층간절연막25,55,115 : MTJ 셀
27,68,122,141 : 제2층간절연막31 : 워드라인 조절 회로
33 : 워드라인135 : 워드라인2
37 : 워드라인341 : 비트라인 조절 회로
43 : 비트라인145 : 비트라인2
47 : 비트라인357 : N+ 비정질실리콘층
59 : 제1금속층63 : P+ 비정질실리콘층
65 : 제2금속층69,123 : 비트라인
73,133 : 제1층 워드라인75,135 : 제1층 MTJ 셀
77 : 제1층 N+ 폴리실리콘층76,137 : 제1층 제1층간절연막
78 : 제1층 P+ 폴리실리콘층79 : 제1층 PN 접합 다이오드
80,141 : 제1층 제2층간절연막81,143 : 제1층 제1비트라인
83,145 : 제1층 제3층간절연막97,147 : 제n층 워드라인
99,149 : 제n층 MTJ 셀100,151 : 제n층 제1층간절연막
101 : 제n층 N+ 폴리실리콘층102 : 제n층 P+ 폴리실리콘층
103 : 제n층 PN 접합 다이오드104,155 : 제n층 제2층간절연막
105,157 : 제n층 비트라인107,159 : 제n층 제3층간절연막
117 : 도프드 비정질실리콘층119 : 금속층
121 : 도프드 폴리실리콘층
139 : 제1층 도프드 폴리실리콘층
153 : 제n층 도프드 폴리실리콘층
상기한 목적 달성을 위해 본 발명에 따른 MILC를 이용한 다이오드가 사용된마그네틱 램은,
반도체기판 상의 활성영역에 구비되는 워드라인과,
상기 워드라인 상부에 구비되는 MTJ 셀과,
상기 MTJ 셀에 접속되되, MILC 방법으로 형성되어 접속되는 다이오드와,
상기 다이오드에 접속되는 비트라인으로 구성되되,
상기 다이오드는 PN 접합 다이오드나 쇼트키 다이오드인 것을 제1특징으로 한다.
또한, 상기한 목적 달성을 위해 본 발명에 따른 MILC를 이용한 다이오드가 사용된 마그네틱 램은,
워드라인이 형성된 기판 상에 MTJ 셀을 패터닝하는 공정과,
상기 MTJ 셀을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
상기 MTJ 셀에 접속되는 N+ 비정질실리콘층을 적층하고 그 상부에 제1금속층을 적층하는 공정과,
상기 N+ 비정질실리콘층을 저온 열처리하여 N+ 폴리실리콘층으로 결정화시키고 상기 제1금속층을 제거하는 공정과,
상기 N+ 폴리실리콘층 상부에 P+ 비정질실리콘층을 적층하고 그 상부에 제2금속층을 형성하는 공정과,
상기 P+ 비정질실리콘층을 저온 열처리하여 P+ 폴리실리콘층으로 결정화시키고 상기 제2금속층을 제거함으로써 PN 접합 다이오드를 형성하는 공정과,
상기 PN 접합 다이오드를 노출시키는 평탄화된 제2층간절연막을 형성하는 공정과,
상기 PN 접합 다이오드에 접속되는 비트라인을 형성하는 공정과,
상기 비트라인 상부를 평탄화시키는 제3층간절연막을 형성하는 공정과,
상기 워드라인, MTJ 셀, 제1층간절연막, 도프드 폴리실리콘층, 제2층간절연막, 비트라인 및 제3층간절연막의 형성공정을 n 회 반복하여 MRAM 셀을 형성하되, n 회 반복된 각층은 주변회로부에서 서로 다른 배선에 연결되어 n 개의 MRAM 셀이 하나의 MRAM 셀 영역에 형성된 것을 제2특징으로 한다.
또한, 이상의 다른 목적을 달성하기 위해 본 발명에 따른 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법은,
워드라인이 형성된 기판 상에 MTJ 셀을 패터닝하는 공정과,
상기 MTJ 셀을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
상기 MTJ 셀에 접속되는 N+ 비정질실리콘층을 적층하고 그 상부에 제1금속층을 적층하는 공정과,
상기 N+ 비정질실리콘층을 저온 열처리하여 N+ 폴리실리콘층으로 결정화시키고 상기 제1금속층을 제거하는 공정과,
상기 N+ 폴리실리콘층 상부에 P+ 비정질실리콘층을 적층하고 그 상부에 제2금속층을 형성하는 공정과,
상기 P+ 비정질실리콘층을 저온 열처리하여 P+ 폴리실리콘층으로 결정화시키고 상기 제2금속층을 제거함으로써 PN 접합 다이오드를 형성하는 공정과,
상기 PN 접합 다이오드를 노출시키는 평탄화된 제2층간절연막을 형성하는 공정과,
상기 PN 접합 다이오드에 접속되는 비트라인을 형성하는 공정과,
상기 비트라인 상부를 평탄화시키는 제3층간절연막을 형성하는 공정과,
상기 워드라인, MTJ 셀, 제1층간절연막, PN 접합 다이오드, 제2층간절연막, 비트라인 및 제3층간절연막의 형성공정을 n 회 반복하여 MRAM 셀을 형성하는 방법으로 형성되되,
상기 기판은 반도체기판 또는 유리기판 중 임의로 선택되는 한가지가 사용되는 것과,
상기 제1금속층과 제2금속층은 Pd, Ni 또는 Cu 중에서 선택된 한가지로 형성하는 것과,
상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 실시하는 것과,
상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 실시하되, 전기장 또는 자기장을 인가하며 실시하는 는 것을 제1특징으로 한다.
또한, 이상의 다른 목적을 달성하기 위해 본 발명에 따른 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법은,
워드라인이 형성된 기판 상에 MTJ 셀을 패터닝하는 공정과,
상기 MTJ 셀을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
상기 MTJ 셀에 접속되는 도프드 비정질 실리콘층을 형성하는 공정과,
상기 도프드 비정질 실리콘층 상부에 금속층을 형성하는 공정과,
상기 도프드 비정질실리콘층을 저온 열처리하여 도프드 폴리실리콘층으로 결정화시키고 상기 금속층을 제거하는 공정과,
상기 도프드 폴리실리콘층을 패터닝하여 쇼트키 다이오드로 사용되는 도프드 폴리실리콘층 패턴을 형성하는 공정과,
상기 도프드 폴리실리콘층 패턴을 노출시키는 평탄화된 제2층간절연막을 형성하는 공정과,
상기 도프드 폴리실리콘층에 접속되는 비트라인을 형성하는 공정과,
상기 비트라인 상부를 평탄화시키는 제3층간절연막을 형성하는 공정과,
상기 워드라인, MTJ 셀, 제1층간절연막, 도프드 폴리실리콘층, 제2층간절연막, 비트라인 및 제3층간절연막의 형성공정을 n 회 반복하여 MRAM 셀을 형성하되, n 회 반복된 각층은 주변회로부에서 서로 다른 배선에 연결되어 n 개의 MRAM 셀이 하나의 MRAM 셀 영역에 형성되며,
상기 기판은 반도체기판 또는 유리기판 중 임의로 선택된 한가지가 사용되는 것과,
상기 제1금속층과 제2금속층은 Pd, Ni 또는 Cu 중에서 선택된 한가지로 형성하는 것과,
상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 실시하는 것과,
상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 전기장이나 자기장을 인가하며 실시하는 제2특징으로 한다.
한편, 종래기술에서 하나의 다이오드와 하나의 저항변화소자 ( resistance-transfer device ) 로 이루어진 마그네틱 램은 리드/라이트 ( read/write ) 동작이105∼ 106정도의 횟수 정도만 이루어져 사용에 제한을 받게 되므로 소자의 성능을 향상시키기 위한 본 발명의 원리는 다음과 같다.
다이오드로 사용되는 도프드 폴리실리콘층을 MILC 방법으로 저온 증착하여 MTJ 의 열적 안정성을 유지할 수 있도록 함으로써 상기 다이오드의 형성공정후 후속공정으로 MTJ 셀 형성공정을 실시할 수 있어 하나의 MTJ 셀 영역에 워드라인, MTJ 셀, 다이오드 및 비트라인의 적층구조를 다수 적층할 수 있고, 이들은 각각 MRAM 의 단위 셀로 작용하되, 주변회로부에서 독립적으로 연결되어 각각 동작되도록 삼차원적 구조를 갖는 MRAM 소자를 형성함으로써 하나의 MRAM 셀 영역에 적층되는 다수의 MRAM 셀을 형성하여 소자의 축적용량을 향상시키며 소자의 고집적화를 가능하게 하는 것이다.
특히, MOS 를 형성하지 않고 다이오드를 형성하여 적층구조를 용이하게 형성할 수 있으며, MILC 방법으로 저온에서 소자의 제조공정을 실시할 수 있어 반도체기판 뿐만 아니라 액정디플레이 ( LCD ) 소자에 적용되는 유리기판을 사용할 수도 있다.
여기서, 상기 저항변화소자는 MTJ, AMR, GMR, 스핀 밸브 ( spin valve ), 강자성체/금속·반도체 하이브리드구조, III-V족 자성 반도체 복합구조, 금속(준금속)/반도체 복합구조, CMR ( Colossal Magneto-Resistance ) 등과 같은 자화 또는 자성에 의하여 저항값이 변하는 자기저항소자와, 전기신호에 의한 물질 상변환에 의하여 저항값이 변하는 상변환 소자로 형성한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3 내지 도 6 은 본 발명의 제1실시예 내지 제4실시예에 따른 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법을 도시한 단면도로서, 셀부의 단면구조만을 도시한 것이다.
도 3a 내지 도 3c 는 본 발명의 제1실시예에 따른 마그네틱 램의 형성방법을 도시한 단면도이다.
도 3a를 참조하면, 반도체기판(51) 상부에 워드라인(53)을 형성한다.
그리고, 상기 워드라인 상부에 MTJ 셀(55)을 패터닝한다.
이때, 상기 MTJ 셀(55)은 고정강자성층(도시안됨), 터널산화막(도시안됨) 및 자유강자성층(도시안됨)의 적층구조로 형성되되, 상기 터널산화막은 알루미나(Al2O3)로 형성되고, 상기 고정강자성층과 자유강자성층은 백금(Pt), 니켈(Ni), 망간(Mn), 코발트(Co) 및 철(Fe) 등을 주로 하는 합금을 이용하여 형성한다.
그 다음, 상기 MTJ셀(55)을 노출시키는 평탄화된 제1층간절연막(56)을 형성한다.
그리고, 상기 MTJ 셀(55) 상부에 고농도의 엔형 불순물이 도핑된 비정질실리콘층 ( 이하 N+ 비정질실리콘층 이라 함 )(57)을 형성한다.
그리고, 상기 N+ 비정질 실리콘층(57)에 접속되는 제1금속층(59)을 형성한다. 이때, 상기 제1금속층(59)은 Pd, Ni, Cu 등과 같은 금속을 10 ∼ 1000 Å 두께로 형성한다.
도 3b를 참조하면, 상기 N+ 비정질 실리콘층(57)을 어닐링하여 고농도의 엔형 불순물이 도핑된 폴리실리콘층 ( 이하 N+ 폴리실리콘층 이라 함 )(61)으로 결정화시킨다.
이때, 상기 어닐링 공정은 100 ∼ 450 ℃ 의 온도에서 실시한다.
또한, 상기 어닐링 공정시 금속원자의 이동도를 증가시키기 위하여 전기장 또는 자기장을 인가하며 실시할 수도 있다.
그 다음, 상기 제1금속층(59)을 제거하고, 상기 N+ 폴리실리콘층(61) 상부에 고농도의 피형 불순물이 도핑된 비정질실리콘층 ( 이하 P+ 비정질실리콘층 이라 함 )(63)을 형성한 다음, 상기 P+ 비정질실리콘층(63)에 접속되는 제2금속층(65)을 형성한다. 이때, 상기 제2금속층(65)은 Pd, Ni, Cu 등과 같은 금속을 10 ∼ 1000 Å 두께로 형성한다.
도 3c를 참조하면, 상기 P+ 비정질실리콘층(63)을 어닐링하여 상기 P+ 비정질실리콘층(63)을 고농도의 피형 불순물이 도핑된 폴리실리콘층 ( 이하 P+ 폴리실리콘층 이라 함 )(66)으로 결정화시킨다.
이때, 상기 어닐링 공정은 100 ∼ 450 ℃ 의 온도에서 실시한다.
또한, 상기 어닐링 공정시 금속원자의 이동도를 증가시키기 위하여 전기장 또는 자기장을 인가하며 실시할 수도 있다.
그 다음, 상기 제2금속층(65)을 제거하고, N+ 폴리실리콘층(61) 및 P+ 폴리실리콘층(66) 적층구조를 패터닝하여 PN 접합 다이오드(67)를 형성한다.
그리고, 상기 PN 접합 다이오드(67)의 상부를 노출시키는 평탄화된 제2층간절연막(68)을 형성한다.
그리고, 상기 제2층간절연막(68)에 접속되는 비트라인(69)을 형성함으로써 상기 반도체기판(51) 상부에 워드라인(53), MTJ셀(55), PN 접합 다이오드(67) 및 비트라인(69)의 적층구조가 구비되는 MRAM 셀을 형성한다.
이때, 상기 MTJ 셀(55)은 상기 워드라인(53)과 상기 비트라인(69)이 교차되는 부분의 워드라인(53) 상부에 접속된 것이다.
도 4 는 본 발명의 제2실시예에 따른 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램의 형성방법을 도시한 단면도로서, 본 발명의 제1실시예에 따른 마그네틱 램의 형성방법을 이용하여 워드라인, PN 접합 다이오드 및 비트라인이 적층된 구조를 반복적으로 형성한 것이다.
도 4를 참조하면, 마그네틱 램은
반도체기판(71) 상에 제1워드라인(73)을 형성하고 그 상부에 제1MTJ 셀(75)을 형성한 다음, 이를 노출시키는 평탄화된 제1층간절연막(76)을 형성하고 상기 제1MTJ셀(75)에 접속되는 제1 PN 접합 다이오드(79)를 MILC 방법으로 형성한 다음, 이를 노출시키는 평탄화된 제2층간절연막(80)을 형성하고 상기 제1 PN 접합 다이오드(79)에 접속되는 제1비트라인(81)을 형성한 다음, 그 상부를 평탄화시키는 제3층간절연막(83)을 형성함으로써 반도체기판(71) 상에 접속되는 제1워드라인(73), 제1MTJ 셀(75), 제1 PN 접합 다이오드(79) 및 제1비트라인(81)의 적층구조를 형성한다.
그 다음, 상기 제3층간절연막(83) 상부에 상기 제1워드라인(73), 제1MTJ 셀(75), 제1층간절연막(76), 제1 PN 접합 다이오드(79), 제2층간절연막(80), 제1비트라인(81) 및 제3층간절연막(83)의 형성 공정 순으로 n 회 반복된 적층구조의 MRAM을 형성한다.
여기서, 상기 제1적층구조 ∼ 제n적층구조를 이루는 소자들은 주변회로부에서 서로 다른 금속배선으로 연결된 구조로서, 하나의 셀 영역에 적층되어 있을 뿐 n 개의 MRAM 셀로 동작된다.
도 5a 및 도 5b 는 본 발명의 제3실시예에 따른 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램의 형성방법을 도시한 단면도로서, MILC 방법으로 쇼트키 다이오드를 구비하는 마그네틱 램을 도시한 단면도이다.
도 5a를 참조하면, 마그네틱 램은
반도체기판(111) 상에 접속되는 워드라인(113)을 형성하고 그 상부에 MTJ 셀(115)을 형성한다. 이때, 상기 MTJ 셀(115)는 상기 워드라인(113)과 후속공정으로 형성될 비트라인이 교차되는 부분에 패터닝하여 형성한다. 그리고, 상기 MTJ 셀(115)은 고정강자성층(도시안됨), 터널산화막(도시안됨) 및 자유강자성층(도시안됨)의 적층구조로 형성되되, 상기 터널산화막은 알루미나(Al2O3)로 형성되고, 상기 고정강자성층과 자유강자성층은 백금(Pt), 니켈(Ni), 망간(Mn), 코발트(Co) 및 철(Fe) 등을 주로 하는 합금을 이용하여 형성된 것이다.
그 다음, 상기 MTJ 셀(115)을 노출시키는 평탄화된 제1층간절연막(116)을 형성한다.
그리고, 상기 MTJ 셀(115)에 접속되는 도프드 비정질 실리콘층(117)을 형성한다.
그리고, 그 상부에 금속층(119)을 형성한다. 이때, 상기 금속층(119)은 Pd, Ni, Cu 등과 같은 금속을 10 ∼ 1000 Å 두께로 형성한다.
도 5b를 참조하면, 상기 도프드 비정질실리콘층(117)을 저온 열처리하여 도프드 폴리실리콘층(121)으로 결정화시킨다.
이때, 상기 저온 열처리공정은 100 ∼ 450 ℃ 의 온도에서 실시한다.
또한, 상기 어닐링 공정시 금속원자의 이동도를 증가시키기 위하여 전기장 또는 자기장을 인가하며 실시할 수도 있다.
그 다음, 상기 금속층(119)을 제거하고 상기 도프드 폴리실리콘층(121)을 패터닝하여 쇼트키 다이오드로 사용되는 도프드 폴리실리콘층(121)패턴을 형성한다.
그리고, 상기 도프드 폴리실리콘층(121)패턴을 노출시키는 평탄화된 제2층간절연막(122)을 형성한다.
그리고, 상기 도프드 폴리실리콘층(121)에 접속되는 비트라인(123)을 형성함으로써 반도체기판(111) 상부에 워드라인(113), MTJ 셀(115), 쇼트키 다이오드로 사용되는 도프드 폴리실리콘층(121) 및 비트라인의 적층구조로 형성되는 MRAM을 형성한다.
도 6 은 본 발명의 제4 실시예에 따른 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램 형성방법을 도시한 단면도로서, 도 5a 및 도 5b 의 공정으로형성된 셀 구조를 적층하여 형성한 것이다.
도 6을 참조하면, 마그네틱 램은
반도체기판(131) 상에 제1워드라인(133)을 형성하고 그 상부에 제1MTJ 셀(135)을 형성한 다음, 이를 노출시키는 평탄화된 제1층간절연막(137)을 형성하고 상기 제1MTJ셀(135)에 접속되는 쇼트키 다이오드로 사용될 제1 도프드 폴리실리콘층(139)을 MILC 방법으로 형성한 다음, 이를 노출시키는 평탄화된 제2층간절연막(141)을 형성하고 상기 제1 도프드 폴리실리콘층(139)에 접속되는 제1비트라인(143)을 형성한 다음, 그 상부를 평탄화시키는 제3층간절연막(145)을 형성함으로써 반도체기판(131) 상에 접속되는 제1워드라인(133), 제1MTJ 셀(135), 제1 도프드 폴리실리콘층(139) 및 제1비트라인(143)의 적층구조를 형성한다.
그 다음, 상기 제3층간절연막(145) 상부에 제1워드라인(133), 제1MTJ 셀(135), 제1층간절연막(137), 제1 도프드 폴리실리콘층(139), 제2층간절연막(141), 제1비트라인(143) 및 제3층간절연막(145)의 형성공정을 순차적으로 n 회 반복 실시하여 다층 구조의 MRAM을 형성한다.
여기서, 상기 제1적층구조 ∼ 제n적층구조를 이루는 소자들은 주변회로부에서 서로 다른 금속배선으로 연결된 구조로서, 하나의 셀 영역에 적층되어 있을 뿐 n 개의 MRAM 셀로 동작된다.
본 발명의 다른 실시예는 본 발명의 제1,2,3,4 실시예에 따라 MILC 형성된 PN 접합 다이오드와 쇼트키 다이오드로 사용되는 도프드 폴리실리콘층을 MTJ 셀과 비트라인 사이뿐만 아니라 MTJ 셀과 워드라인 사이에도 형성하는 것이다.
또한, 본 발명은 MILC 방법을 이용하여 형성하므로 반도체기판 대신 액정디스플레이 ( LCD ) 소자에 적용되는 유리기판 ( glass substrate ) 을 사용하여 실시할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램 및 그 형성방법은, MILC 방법을 이용하여 저온 열처리공정을 용이하게 실시함으로써 연결층 없이 PN 접합 다이오드 또는 쇼트키 다이오드를 MTJ 상부에 형성할 수 있어 별도의 회로에 의하여 구동되는 다층의 MRAM 셀을 형성할 수 있고 그에 따른 소자의 고집적화를 가능하게 하며 소자를 단순화시키는 효과를 제공한다.

Claims (13)

  1. 반도체기판 상의 활성영역에 구비되는 워드라인과,
    상기 워드라인 상부에 구비되는 MTJ 셀과,
    상기 MTJ 셀에 접속되되, MILC 방법으로 형성되어 접속되는 다이오드와,
    상기 다이오드에 접속되는 비트라인으로 구성되는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램.
  2. 제 1 항에 있어서,
    상기 다이오드는 PN 접합 다이오드나 쇼트키 다이오드인 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램.
  3. 워드라인이 형성된 기판 상에 MTJ 셀을 패터닝하는 공정과,
    상기 MTJ 셀을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
    상기 MTJ 셀에 접속되는 N+ 비정질실리콘층을 적층하고 그 상부에 제1금속층을 적층하는 공정과,
    상기 N+ 비정질실리콘층을 저온 열처리하여 N+ 폴리실리콘층으로 결정화시키고 상기 제1금속층을 제거하는 공정과,
    상기 N+ 폴리실리콘층 상부에 P+ 비정질실리콘층을 적층하고 그 상부에 제2금속층을 형성하는 공정과,
    상기 P+ 비정질실리콘층을 저온 열처리하여 P+ 폴리실리콘층으로 결정화시키고 상기 제2금속층을 제거함으로써 PN 접합 다이오드를 형성하는 공정과,
    상기 PN 접합 다이오드를 노출시키는 평탄화된 제2층간절연막을 형성하는 공정과,
    상기 PN 접합 다이오드에 접속되는 비트라인을 형성하는 공정과,
    상기 비트라인 상부를 평탄화시키는 제3층간절연막을 형성하는 공정과,
    상기 워드라인, MTJ 셀, 제1층간절연막, PN 접합 다이오드, 제2층간절연막, 비트라인 및 제3층간절연막의 형성공정을 n 회 반복하여 MRAM 셀을 형성하되, n 회 반복된 각층은 주변회로부에서 서로 다른 배선에 연결되어 n 개의 MRAM 셀이 하나의 MRAM 셀 영역에 형성된 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  4. 제 3 항에 있어서,
    상기 기판은 반도체기판 또는 유리기판 중 임의로 선택되는 한가지가 사용되는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  5. 제 3 항에 있어서,
    상기 제1금속층과 제2금속층은 Pd, Ni 또는 Cu 중에서 선택된 한가지로 형성하는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  6. 제 3 항에 있어서,
    상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 실시하는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  7. 제 3 항에 있어서,
    상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 실시하되, 전기장 또는 자기장을 인가하며 실시하는 는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  8. 청구항 3 의 방법으로 형성된 마그네틱 램.
  9. 워드라인이 형성된 기판 상에 MTJ 셀을 패터닝하는 공정과,
    상기 MTJ 셀을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
    상기 MTJ 셀에 접속되는 도프드 비정질 실리콘층을 형성하는 공정과,
    상기 도프드 비정질 실리콘층 상부에 금속층을 형성하는 공정과,
    상기 도프드 비정질실리콘층을 저온 열처리하여 도프드 폴리실리콘층으로 결정화시키고 상기 금속층을 제거하는 공정과,
    상기 도프드 폴리실리콘층을 패터닝하여 쇼트키 다이오드로 사용되는 도프드 폴리실리콘층 패턴을 형성하는 공정과,
    상기 도프드 폴리실리콘층 패턴을 노출시키는 평탄화된 제2층간절연막을 형성하는 공정과,
    상기 도프드 폴리실리콘층에 접속되는 비트라인을 형성하는 공정과,
    상기 비트라인 상부를 평탄화시키는 제3층간절연막을 형성하는 공정과,
    상기 워드라인, MTJ 셀, 제1층간절연막, 도프드 폴리실리콘층, 제2층간절연막, 비트라인 및 제3층간절연막의 형성공정을 n 회 반복하여 MRAM 셀을 형성하되, n 회 반복된 각층은 주변회로부에서 서로 다른 배선에 연결되어 n 개의 MRAM 셀이 하나의 MRAM 셀 영역에 형성된 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  10. 제 9 항에 있어서,
    상기 기판은 반도체기판 또는 유리기판 중 임의로 선택된 한가지가 사용되는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  11. 제 9 항에 있어서,
    상기 제1금속층과 제2금속층은 Pd, Ni 또는 Cu 중에서 선택된 한가지로 형성하는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  12. 제 9 항에 있어서,
    상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 실시하는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
  13. 제 9 항에 있어서,
    상기 저온 열처리 공정은 100 ∼ 450 ℃ 의 온도에서 전기장이나 자기장을 인가하며 실시하는 것을 특징으로 하는 MILC를 이용한 다이오드가 사용된 마그네틱 램의 형성방법.
KR10-2002-0012904A 2002-03-11 2002-03-11 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법 KR100427716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012904A KR100427716B1 (ko) 2002-03-11 2002-03-11 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012904A KR100427716B1 (ko) 2002-03-11 2002-03-11 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20030073371A true KR20030073371A (ko) 2003-09-19
KR100427716B1 KR100427716B1 (ko) 2004-04-28

Family

ID=32224219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0012904A KR100427716B1 (ko) 2002-03-11 2002-03-11 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100427716B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807545A (zh) * 2010-03-22 2010-08-18 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法
CN101819982B (zh) * 2006-07-27 2012-08-29 三星电子株式会社 多层交叉点电阻存储器及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6102419A (en) * 1997-12-30 2000-08-15 Hyundai Motor Company Suspension system for electric car
KR100340124B1 (ko) * 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819982B (zh) * 2006-07-27 2012-08-29 三星电子株式会社 多层交叉点电阻存储器及其制造方法
US8405062B2 (en) 2006-07-27 2013-03-26 Samsung Electronics Co., Ltd. Method of forming poly-si pattern, diode having poly-si pattern, multi-layer cross point resistive memory device having poly-si pattern, and method of manufacturing the diode and the memory device
CN101807545A (zh) * 2010-03-22 2010-08-18 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法
CN101807545B (zh) * 2010-03-22 2013-04-24 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法

Also Published As

Publication number Publication date
KR100427716B1 (ko) 2004-04-28

Similar Documents

Publication Publication Date Title
US6977181B1 (en) MTJ stack with crystallization inhibiting layer
KR100521825B1 (ko) 자기 기억 장치 및 그 제조 방법
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US6828641B2 (en) Semiconductor memory device using magneto resistive element and method of manufacturing the same
US10090459B2 (en) Magnetoresistive element
KR100465598B1 (ko) 쇼트키 다이오드를 이용한 마그네틱 램
US6657270B2 (en) Magnetic random access memory using bipolar junction transistor, and method for fabricating the same
WO2015034553A1 (en) Nonvolatile memory device employing thin film transistors and schottky diodes
US10355045B1 (en) Three dimensional perpendicular magnetic junction with thin-film transistor
US20090059659A1 (en) Spin transistor and magnetic memory
US20220344580A1 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10629649B2 (en) Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
KR100427716B1 (ko) 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US20220285609A1 (en) Memory device
US20020109167A1 (en) Memory device and method of fabrication thereof
JP2010177256A (ja) 磁気メモリ装置
JP2005203701A (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
CN110943158B (zh) 制造半导体装置的方法
US10147871B2 (en) Magnetic memory devices
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee