CN102117823B - 电阻转换存储纳米结构及其自对准制造方法 - Google Patents

电阻转换存储纳米结构及其自对准制造方法 Download PDF

Info

Publication number
CN102117823B
CN102117823B CN 201010532660 CN201010532660A CN102117823B CN 102117823 B CN102117823 B CN 102117823B CN 201010532660 CN201010532660 CN 201010532660 CN 201010532660 A CN201010532660 A CN 201010532660A CN 102117823 B CN102117823 B CN 102117823B
Authority
CN
China
Prior art keywords
electrode
resistance conversion
conversion storage
manufacture method
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010532660
Other languages
English (en)
Other versions
CN102117823A (zh
Inventor
张挺
张兵
宋志棠
顾怡峰
刘波
封松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN 201010532660 priority Critical patent/CN102117823B/zh
Publication of CN102117823A publication Critical patent/CN102117823A/zh
Application granted granted Critical
Publication of CN102117823B publication Critical patent/CN102117823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明揭示了一种电阻转换存储纳米结构及其自对准制造方法,该纳米结构是柱状的,柱状结构中包含具有开关特性的选通管和电阻转换存储单元,此外还可包含电极。本发明提出的自带选通管的电阻转换存储纳米结构及其制造方法.解决超小尺寸电阻转换纳米线与大尺寸选通管的矛盾,避开低效率、高难度集成问题,实现电阻转换纳米线与选通管的无缝对接,最终通过低成本的方法实现超高密度、高性能的电阻转换存储器阵列的高效制造。

Description

电阻转换存储纳米结构及其自对准制造方法
技术领域
本发明属于半导体技术领域,涉及一种电阻转换存储纳米结构,尤其涉及一种自带选通管的电阻转换存储纳米结构;同时,本发明还涉及上述自带选通管的电阻转换存储纳米结构的自对准制造方法。
背景技术
近半个世纪以来,半导体领域中先后涌现出了各种类型的存储器件,当前,应用最广的存储器件有如下几种:动态存储器(DRAM)、静态存储器(SRAM)、磁盘、闪存(FLASH)等。这些存储器都有各自的特点和长处,在各个领域发挥着不可替代的重要的作用。此外,新兴的存储技术还在不断的涌现,例如现在炙手可热的相变存储器(PCRAM)、电阻存储器(RRAM)和磁阻存储器(MRAM)等电阻转换的存储器。随着尺寸的缩小,存储器的密度越来越高,容量越来越大,因此,存储器的小型化一直是业界关注的焦点。
在这种背景下自组装的纳米结构和器件成为科学界研究的热点,通过各种方法得到的纳米结构不仅可具备超过半导体工艺极限的尺寸,更加具有优越的性能,例如可以得到优异的单晶材料,展现出的量子特性与体材料和大尺寸材料相比具有突出的性能。在当前的45nm半导体工艺技术节点下,要实现小于50nm的器件制造显得很困难,而通过自组装法制造的纳米结构的尺寸则可以远远小于50nm,从而实现更小的尺寸的纳电子器件的制造。对于上述的存储起来说,纳米结构的实现显得尤为重要,尺寸越小存储器的密度越高,对应的性能越好。
因此,对于相变材料等电阻转换材料,目前也有相变材料纳米线的报道,报道显示,具有纳米结构的相变材料具有优越的性能(Se-Ho Lee等人,NatureNanotechnology,第2卷,第626页到630页,2007年),具体表现在器件的功耗大幅下降,速度得到明显提升。然而,这些纳米线因为仅仅是一根可变的电阻,无法完成逻辑的开关操作,如果不加选通管的情况下集成在一起就会引起误操作和误读,因此,相变材料纳米线必须要在外配套一个开关实现对对应相变材料纳米线阵列的操作。如此一来,如果外围的开关单元需要通过半导体工艺来实现制造,那么前述的纳米线的优势就荡然无存,因为,通过半导体工艺制造得到的选通管显然在尺寸上要远甚于纳米线的极限尺寸,而且纳米线与选通管阵列的高密度集成将是一个很大的问题,集成的效率极低,制造成本将大幅上升,这也就是当前限制纳米技术发展的最主要难题之一。
发明内容
本发明所要解决的技术问题是:提供一种自带选通管的电阻转换存储纳米结构,解决超小尺寸电阻转换纳米线与大尺寸选通管的矛盾,避开低效率、高难度集成问题,实现电阻转换纳米线与选通管的无缝对接,最终通过低成本的方法实现超高密度、高性能的电阻转换存储器阵列的高效制造。
此外,本发明还提供一种上述自带选通管的电阻转换存储纳米结构的自对准制造方法,通过低成本的方法实现超高密度、高性能的电阻转换存储器阵列的高效制造。
为解决上述技术问题,本发明采用如下技术方案:
一种自带选通管的电阻转换存储纳米结构,该纳米结构是柱状的,柱状结构中包含具有开关特性的选通管和电阻转换存储单元,此外还可包含电极。
作为本发明的一种优选方案,所述选通管的优选为PN二极管,或为肖特基二极管,或为氧化物二极管。且选通管的开关比大于10∶1。
作为本发明的一种优选方案,电阻转换单元的优选为相变存储单元,或为电阻随机存储单元,或为纳米晶存储单元,或为含锑存储单元。电阻转换单元能够在电信号的作用下实现电阻转换存储单元电阻的可逆转变。
一种自对准制造自带选通管的电阻转换存储纳米结构的方法,该方法包含如下的步骤:
A)采用掩模覆盖在基底上,掩模具有面积小于0.1平方微米的镂空结构阵列;
B)在掩模镂空结构的底部、基底的上方具有第一电极材料;
C)在掩模镂空结构内、在第一电极的上方电化学沉积半导体层,半导体层的组成可通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制,并形成特定掺杂,随后在得到的半导体层的上方可选择地沉积第二电极材料,上述的过程使掩模镂空结构内形成选通管;
D)在半导体层或者第二电极材料的上方采用电化学沉积电阻转换存储材料,通过调节沉积液的浓度和配比来控制存储材料层的组成,通过控制沉积的时间和速率来控制电阻转换存储层的厚度;
E)改变沉积液,采用电化学沉积技术,继续在存储材料的上方生长第三电极材料。
作为本发明的一种优选方案,在步骤E)后还可包含步骤F),化学机械抛光,去除掩模外多余部分材料,并制造位线。
作为本发明的一种优选方案,所述的自对准制造自带选通管电阻转换存储纳米结构的方法,采用电化学法选择性地沉积半导体层,采用电化学法沉积电阻转换存储层,电化学沉积半导体层的过程还包括对半导体层的掺杂。
作为本发明的一种优选方案,半导体与第一电极层之间形成肖特基二极管;其特征还在于半导体与第二电极层之间形成肖特基二极管;其特征还在于半导体与第一金属层和第二金属层之间形成欧姆接触,半导体内部形成PN二极管结构。
作为本发明的一种优选方案,电阻转换单元的优选为相变存储单元,或为电阻随机存储单元,或为纳米晶存储单元,或为含锑存储单元。
作为本发明的一种优选方案,制造半导体层的步骤可与制造电阻转换单元的步骤相互调换,即先制造电阻转换单元,后制造半导体层,包含如下的详细步骤:
a)采用掩模覆盖在基底上,掩模具有面积小于0.1平方微米的镂空结构阵列;
b)在掩模镂空结构的底部、基底的上方具有第一电极材料;
c)在掩模镂空结构内、在第一电极的上方电化学沉积电阻转换存储材料层,随后在得到的半导体层的上方可选择地沉积第二电极材料;
d)在电阻转换存储材料层或者第二电极材料的上方采用电化学沉积半导体层,并形成掺杂;
e)改变沉积液,采用电化学沉积技术,继续在半导体层的上方生长第三电极材料。
作为本发明的一种优选方案,第一、第二及第三电极层可以包含多层结构。
一种自对准制造自带选通管电阻转换纳米存储结构的方法,其特征在于包含如下的步骤:
A)采用掩模覆盖在需要制造的基底上方,掩模上方具有面积小于0.1平方微米的镂空结构;
B)在掩模镂空结构的底部具有第一电极材料;
C)采用电化学方法在第一电极材料上继续沉积第一氧化物层,过程可包含对氧化物层成份的调制和掺杂,氧化物层的组成可通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制,并形成特定掺杂;
D)随后,改变沉积液,继续在第一氧化物层的上方电化学沉积第二氧化物层,并进行掺杂,氧化物层的组成可通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制。上述的过程使镂空结构内沉积得到的第一氧化物和第二氧化物之间形成选通管;
E)沉积第二电极材料;
F)在第二电极材料的上方电化学沉积电阻转换存储材料;
G)在电阻转换存储材料的上方沉积第三电极材料。
作为本发明的一种优选方案,在步骤E)后还可包含步骤F),化学机械抛光,去除掩模外多余部分材料,并制造位线。
作为本发明的一种优选方案,电阻转换单元的优选为相变存储单元,或为电阻随机存储单元,或为纳米晶存储单元,或为含锑存储单元。
作为本发明的一种优选方案,制造半导体层的步骤可与制造电阻转换单元的步骤相互调换,即先制造电阻转换单元,后制造第一和第二氧化物层。详细的步骤如下:
a)采用掩模覆盖在需要制造的基底上方,掩模上方具有面积小于0.1平方微米的镂空结构;
b)在掩模镂空结构的底部具有第一电极材料;
c)采用电化学方法在第一电极材料上继续沉积电阻转换存储材料;
d)沉积第二电极材料;
e)继续沉积第一氧化物层,过程可包含对氧化物层成份的调制和掺杂,氧化物层的组成可通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制,并形成特定掺杂;
f)随后,改变沉积液,继续在第一氧化物层的上方电化学沉积第二氧化物层,并进行掺杂,氧化物层的组成可通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制。上述的过程使镂空结构内沉积得到的第一氧化物和第二氧化物之间形成选通管;
g)在第二氧化物的上方沉积第三电极材料。
作为本发明的一种优选方案,采用电化学法沉积氧化物层;采用电化学法沉积电阻转换存储层。
作为本发明的一种优选方案,第一氧化物层和第二氧化物层之间形成PN二极管结构。
作为本发明的一种优选方案,第一、第二及第三电极层可以包含多层结构;第一、第二电极层与氧化物之间形成欧姆接触。
一种自对准制造自带选通管的电阻转换存储纳米结构的方法,其特征在于包含如下的步骤:
A)在基底上通过半导体工艺形成分布均有有序的第一电极阵列,第一电极的面积小于0.1平方微米;
B)通过第一电极的诱导,采用电化学法在第一电极的上方选择性地沉积半导体层,过程可包含对半导体层的掺杂,随后在得到的半导体层的上方可选择地沉积第二电极材料,上述的过程使镂空结构内形成选通管,半导体层的组成可通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制,并形成特定掺杂;
C)在半导体层或者第二电极材料的上方电化学沉积电阻转换存储材料,电阻转换存储材料的沉积也可以通过改变沉积液的种类、配比、浓度及沉积电位(或电流密度)来控制;
D)在存储材料的上方沉积第三电极材料;
E)填充介质材料;
F)化学机械抛光;
G)制造位线。
作为本发明的一种优选方案,采用电化学法选择性地沉积半导体层和电阻转换存储层。
作为本发明的一种优选方案,半导体与第一电极层之间形成肖特基二极管;半导体与第二电极层之间形成肖特基二极管;其特征还在于半导体与第一金属层和第二金属层之间形成欧姆接触,半导体内部形成PN二极管结构。。
作为本发明的一种优选方案,电阻转换单元的优选为相变存储单元,或为电阻随机存储单元,或为纳米晶存储单元,或为含锑存储单元。
作为本发明的一种优选方案,制造半导体层的步骤可与制造电阻转换单元的步骤相互调换,即先制造电阻转换单元,后制造半导体层。具体步骤如下:
a)在基底上通过半导体工艺形成分布均有有序的第一电极阵列,第一电极的面积小于0.1平方微米;
b)通过第一电极的诱导,采用电化学法在第一电极的上方选择性地沉积电阻转换存储材料,随后选择性地沉积第二电极;
c)在电阻转换存储材料层或者第二电极材料的上方电化学沉积半导体层;
d)在半导体层的上方沉积第三电极材料;
e)填充介质材料;
f)化学机械抛光;
g)制造位线。
作为本发明的一种优选方案,第一、第二及第三电极层可以包含多层结构。
本发明的有益效果在于:本发明提出的自带选通管的电阻转换存储纳米结构及其制造方法,解决超小尺寸电阻转换纳米线与大尺寸选通管的矛盾,避开低效率、高难度集成问题,实现电阻转换纳米线与选通管的无缝对接,最终通过低成本的方法实现超高密度、高性能的电阻转换存储器阵列的高效制造。
附图说明
图1为现有的纳米结构示意图。
图2为自带选通管的电阻转换存储纳米结构示意图。
图3为自对准制造自带选通管的电阻转换存储纳米结构的工艺流程示意图。
图4为拥有位线的纳米结构制造方法。
图5为自对准制造肖特基二极管管选通的电阻转换存储纳米结构的工艺流程示意图。
图6为自对准制造PN氧化物二极管管选通的电阻转换存储纳米结构的工艺流程示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
本发明揭示了一种自带选通管的电阻转换存储纳米结构和该种纳米结构的自对准的制造方法。
此处以纳米线(或者柱)为例说明纳米结构,现有的纳米柱多是单一(单质)的材料,例如是图1所示的结构或许是相变材料纳米线(或者柱),或许是半导体纳米线(或者柱),或者是其他单一材料的纳米线(或者柱)。显然,在图1中,垂直于页面方向的切面的形状可以是圆形,可以是矩形,还可以是其它的形状,甚至是不规则的形状,这些都不是限制本发明所述纳米结构的内容。
在此以图1所示的纳米线为相变材料纳米线为例进行说明:相变材料纳米线需具有可逆相变的能力,例如在电信号的作用下能够实现纳米线晶体结构的变化,相变的过程还伴随着纳米线电阻的改变,从而可以进行数据存储。
而如果所述的纳米线是半导体纳米线,那么通过对半导体纳米线的掺杂处理,也可以使半导体纳米线具有开关特性。
如上所述,无论是相变材料纳米结构还是半导体的纳米结构或者是其他材料的纳米结构,这些纳米结构都不同时具备相变特性和开关特性。而在集成电路的应用中,因为大规模的集成,多采用字/位线交叉的结构,如此,为了避免误操作,必须要在存储器件单元的一端配备开关单元以实现存储器件的正确操作,并且防止串扰。当前,在电阻转换存储器的应用中,多采用1D1R(1个二极管+1个电阻存储单元)或者1T1R结构(1个晶体管+1个电阻存储单元),而二极管(D)和晶体管(T)就是起到开关的作用。相比与晶体管,同等工艺条件下获得的二极管的单位面积远小于晶体管,因此在高密度的存储器中被广泛采用。
本发明提出一种自带选通管的电阻转换存储纳米结构,即在此纳米结构中,既包含电阻转换存储单元,也包含选通单元。如图2A所示的是同时集成了二极管和相变存储单元的结构,由图2可见,在纳米线的一端12是相变存储单元,而在纳米线的另一端11则是选通单元二极管,这与图1中所示的单一的相变材料纳米线和半导体纳米线具有明显的不同,后者只具备单一的功能(电阻转换或者开关),而前者同时具备选通性能和逻辑数据存储性能,是一种1D1R结构,在存储器的集成应用中,就不再需要额外配套选通管以实现正确操作。在此需要指出,本处采用的相变存储单元显然可以是其它类型的电阻转换存储器,例如电阻随机存储器或者含锑存储器等。相变存储单元材料的优选是Ge-Sb-Te,Sb-Te,Si-Sb-Te,In-Sb-Te,Ag-In-Sb-Te,Ge-Sb,Si-Sb等一切具有相变特性的材料,包含但不局限于上述的材料体系。而发明中所述的二极管的材料是半导体材料,如含Si,含Ge,含GeSi材料以及掺杂氧化物等。
显然,如图2A所示的结构也可以是如图2B和2C所示的结构。
在图2B中,相变存储单元12与二极管11之间还具有至少一层电极14,在二极管的另一侧也可以具有电极13,电极都可以包含多层结构。而电阻转换单元可以是相变存储单元,也可以是电阻随机存储单元等其他电阻转换材料,而电阻随机存储单元材料可以是包含金属氧化物在内的强关联材料。而选通管可以是PN二极管,还可以是肖特基二极管,还可以是氧化物二极管。
下面举例说明:如果图2B中采用PN二极管,那么电极13和电极14与二极管之间需要形成欧姆接触,而电极14除了有效地连接存储单元与二极管,还起到对相变存储单元的加热作用。如果图2B中采用肖特基二极管,那么电极13和电极14与二极管之间需要且只形成一侧的欧姆接触,其余的一侧(或电极13或电极14)与半导体11之间需形成肖特基势垒,由此最终形成肖特基二极管,因此电极14除了加热的作用还有可能需要起到与半导体之间形成肖特基势垒的作用。电极14可以包含多层结构,具体表现在,多层电极14靠近半导体的一侧与半导体形成肖特基势垒,而在靠近存储单元的一侧为电极,起到的是黏附和加热作用。
图2C以PN二极管为例,在PN二极管22的两侧有与二极管形成可靠欧姆接触的电极21和23,二极管22与电阻转换存储单元24之间具有电极层23,电极层23需要可靠连接二极管22与电阻转换存储单元24,可以是多层结构,例如靠近二极管的一侧为黏附性较好的电极,而靠近电阻存储单元的一侧为贵金属,如Pt或Au。电阻转换存储单元24夹在电极23和25之间,在存储器操作的过程中,电极上施加电信号,实现存储单元的电阻可逆转换。存储单元可以是含锑材料,例如纯锑、以及适度掺杂的锑材料。
实施例二
请参阅图3,本发明揭示了一种自带二极管的电阻转换纳米结构的自对准的制造方法。
图3A中带有镂空结构12的掩模11覆盖在基底10的上方,在镂空结构12的底部基底的上方有电极层13,在电极层13的下方在基底的表面还可以有金属引线作为字线,可以由半导体工艺制造得到,然而在此为了表述简洁在图中没有示出。图3A中沿A-A方向的投影如图3B所示。
通过电化学方法,将带有掩模的基底10放入特定的电化学沉积液中,通过在电极层上施加电压,在镂空结构12内选择性地沉积得到半导体层14,如图3C所示。得到的半导体可以是含硅、含锗以及三五族材料(如GaAs、InP、GaN等)。半导体的组份通过调节沉积液的浓度和配比以及所施加的电压来控制,通过控制沉积的时间和速率以及电压来控制半导体层的厚度;在电化学沉积过程中,通过沉积液的调整在半导体内形成掺杂,最终形成PN二极管结构。在此需要指出,本过程显然适合其他二极管例如肖特基二极管的制备,在此以PN二极管为例,就不再对肖特基二极管进行赘述。通过上述方法得到的半导体14即为PN二极管。
继续电化学法沉积电极15,电极15与二极管14之间需要形成欧姆接触,并且具有良好的黏附性,如图3D所示。随后,继续在电极15沉积电极16,见图3E,与电极15相比,电极16具备加热电极的作用。
采用电化学方法继续沉积相变材料17,相变材料可以是任何一种具有相变和电阻转变能力的材料,在此以Si-Sb-Te材料为例,沉积完成后,结构如图3F所示。
最后沉积电极18,所沉积的电极需要与相变材料具有良好的黏附性。如此,在图3G中所示的即为1D1R结构(1个二极管+1个相变存储电阻)。在本发明的过程中,没有用到曝光工艺,也不需要对准即可获得高密度、纳米尺度的阵列,需要的设备简单,因此具有巨大的成本优势。且采用的掩模可以重复利用,进一步降低了成本,而获得的存储单元却具有纳米级的尺寸,具有优良的性能。
在电化学沉积的过程中,有时候难以避免在镂空结构之外的掩模上沉积有材料,在这种情况下,视情况而定,在各种材料的沉积后,需要进行化学机械抛光进行平坦化,去除掩模上方的多余材料,特别在最后一步,采用化学机械抛光颇为必要。
实施例三
事实上,在实际的应用中,在图3B中,在电极13的下方需要有字线19,而在金属层18的上方需要有与字线相交的位线20(如图4A),字线与位线相交之处即为1D1R结构(1个二极管+1个相变存储电阻),图4A中沿B-B方向的投影如图4B所示。这一步位线的制造可以是在得到如图3G所示的结构后进行化学机械抛光,抛光后沉积金属材料,通过常规的半导体工艺制造位线阵列20。最后得到的结构俯视图如图4B所示,可见,位线阵列20需要覆盖在1D1R单元的上方,而字线19则在俯视图里与位线20相交,位线与字线交叉的地方即为存储和选通单元。
如此一来,低成本的电化学方法便与大规模制造的半导体工艺实现无缝对接,从而实现低成本、高密度的电阻转换存储器的制造。
实施例四
图5A所示为不同类型的掩模与前例所示的有明显的不同,它可以是与基底分开的,也可以是与基底成为一体(是在基底上制造形成的)。掩模的排布根据实际的需要进行安排,掩模上方的镂空结构的形状和间距都可以根据实际的需要进行调整。图5A和5B所示,21为基底(包含掩模),22为掩模上的通孔,23为电极。
通过电化学方法沉积半导体材料24,并在半导体材料中形成掺杂成分变化的分布,如图5C所示。图中,24半导体为锗(显然也可以是硅),在半导体23靠近底电极23的一侧为轻掺杂,因此半导体24与电极23之间形成肖特基势垒,显然,在这种情况下,电极23需要与半导体之间具有肖特基势垒,不能是随便一种电极材料,而是要选择特定的电极材料。电极可以是多层的,如果是多层结构,那么在该电极的顶层的材料与半导体之间需具有肖特基势垒,而下层的材料则不需要满足上述条件。
最后通过电化学方法,在半导体肖特基二极管23、24的上方形成上下电极和相变存储单元25、26、27,如此形成了肖特基二极管驱动的相变存储阵列。显然本实施例的肖特基二极管也可以在半导体24的上表面形成,即半导体24与电极25之间形成肖特基二极管结构,只需要将轻掺杂的一端调整到半导体层24的上方,随后在半导体层上的电极24需要与其形成肖特基势垒,而在半导体层24下方则与电极23形成欧姆接触。显然采用的相变存储单元可以是其他类型的存储器,例如电阻随机存储器和含锑存储器,电阻随机存储器选用的材料可以是金属氧化物,例如Cu-O、Ti-O、W-O等。
实施例五
本实施例可以用来制造半导体PN二极管,也可以用来制造氧化物PN二极管,应该说制造半导体PN二极管的工艺甚至较制造氧化物PN二极管还围简单,但是在此以制造氧化物PN二极管为例说明,显然下述的方法适用于制造半导体PN二极管结构。
图6A中所示的掩模31与基底30分开,掩模31是通过半导体工艺在基底30上制造得到,采用的是绝缘材料,制造了掩模31后,随后在基底上沉积金属33,金属层33的下方还可以包含字线阵列。用半导体回刻工艺或者化学机械抛光去除通孔32之外的电极材料,如图6A所示。
电化学法在金属33上方沉积第一导电类型的氧化物34(如p型),如图6B所示,通过控制溶液的组成、浓度和沉积的时间以及所施加的电压沉积得到合适的组份。
电化学法在金属上方沉积第二导电类型的氧化物35(如n型),如图6C所示,p型氧化物34与n型氧化物35之间就形成了PN二极管,可以作为选通管来使用。上述的p型氧化物34与n型氧化物35里面掺杂杂质的分布可以是不均匀的,但是需要保证在与金属电极接触的部分是欧姆接触的。
通过电化学方法,在氧化物PN二极管的上方沉积电极和Sb材料,形成含锑电阻转换存储单元36、37、38,如图6D所示。
如果用本方法来制造半导体PN二极管,那么过程就显得更加的简单,只需要将PN半导体层替换上述的p、n型的氧化物层。
为了与半导体工艺更好地集成,在制造掩模之前,一般需要在基底30上方制造字线,随后在字线阵列的上方沉积绝缘层、制造通孔,形成掩模结构,在最后的一步,也需要制造位线,如此形成了电阻转换存储阵列,便与半导体工艺完全兼容。
本实施例显然在如图6A的结构基础上首先沉积Sb材料作为存储材料层,随后在Sb层上依次电化学法沉积电极和选通管,即制备选通管和存储材料单元的顺序可以调换,显然对于前面几个实施例也是适用的,再次就不再赘述。
综上所述,本发明提出的自带选通管的电阻转换存储纳米结构及其制造方法,解决超小尺寸电阻转换纳米线与大尺寸选通管的矛盾,避开低效率、高难度集成问题,实现电阻转换纳米线与选通管的无缝对接,最终通过低成本的方法实现超高密度、高性能的电阻转换存储器阵列的高效制造。
这里本发明的描述和应用是说明性的,并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的,对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是,在不脱离本发明的精神或本质特征的情况下,本发明可以以其它形式、结构、布置、比例,以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下,可以对这里所披露的实施例进行其它变形和改变。

Claims (31)

1.一种电阻转换存储纳米结构的自对准制造方法,其特征在于,该方法包含如下的步骤:
A、采用掩模覆盖在基底上,掩模具有面积小于0.1平方微米的镂空结构阵列;
B、在掩模镂空结构的底部、基底的上方具有第一电极材料,形成第一电极层;
C、在掩模镂空结构内、在第一电极的上方电化学沉积半导体层;转步骤D,或者不经过步骤D直接进入步骤E;
D、在得到的半导体层的上方沉积第二电极材料,形成第二电极层;上述的过程使掩模镂空结构内形成选通管;
E、在半导体层或者第二电极材料的上方采用电化学沉积电阻转换存储材料,通过调节沉积液的浓度和配比来控制电阻转换存储材料层的组成,通过控制沉积的时间和速率来控制电阻转换存储层的厚度;
F、改变沉积液,采用电化学沉积技术,继续在电阻转换存储材料的上方生长第三电极材料。
2.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
步骤C中,半导体层的组成通过改变沉积液的种类、配比、浓度及沉积电位或电流密度来控制,并形成特定掺杂。
3.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
在步骤F后还可包含步骤G:化学机械抛光,去除掩模外多余部分材料,并制造位线。
4.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
采用电化学法选择性地沉积半导体层。
5.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
采用电化学法沉积电阻转换存储材料。
6.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
所述半导体层与第一电极层之间形成肖特基二极管。
7.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
所述半导体层与第二电极层之间形成肖特基二极管。
8.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
半导体层与第一金属层和第二金属层之间形成欧姆接触,半导体内部形成PN二极管结构。
9.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
电阻转换存储材料为相变存储材料,或为电阻随机存储材料,或为纳米晶存储材料,或为含锑存储材料。
10.根据权利要求1所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
所述第一电极层、第二电极层及第三电极层包含多层结构。
11.一种电阻转换存储纳米结构的自对准制造方法,其特征在于,该方法包含如下的步骤:
A1、采用掩模覆盖在基底上,掩模具有面积小于0.1平方微米的镂空结构阵列;
B1、在掩模镂空结构的底部、基底的上方具有第一电极材料,形成第一电极层;
C1、在掩模镂空结构内、在第一电极的上方电化学沉积电阻转换材料层;转步骤D,或者不经过步骤D直接进入步骤E;
D1、在得到的电阻转换材料层的上方沉积第二电极材料,形成第二电极层;
E1、在电阻转换材料层或者第二电极材料的上方采用电化学沉积半导体材料;
F1、继续在半导体材料的上方生长第三电极材料。
12.根据权利要求11所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
所述步骤E1中,电化学沉积半导体包含对半导体的掺杂。
13.一种电阻转换存储纳米结构的自对准制造方法,其特征在于,该方法包含如下的步骤:
A2、采用掩模覆盖在需要制造的基底上方,掩模上方具有面积小于0.1平方微米的镂空结构;
B2、在掩模镂空结构的底部具有第一电极材料;
C2、采用电化学方法在第一电极材料上继续沉积第一氧化物层;
D2、随后,改变沉积液,继续在第一氧化物层的上方电化学沉积第二氧化物层,并进行掺杂;上述过程使镂空结构内沉积得到的第一氧化物和第二氧化物之间形成选通管;
E2、沉积第二电极材料;
F2、在第二电极材料的上方电化学沉积电阻转换存储材料;
G2、在电阻转换存储材料的上方沉积第三电极材料。
14.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
所述步骤C2中,包含对第一氧化物层成份的调制和掺杂,氧化物层的组成可通过改变沉积液的种类、配比、浓度及沉积电位或电流密度来控制,并形成特定掺杂。
15.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
所述步骤D2中,第二氧化物层的组成通过改变沉积液的种类、配比、浓度及沉积电位或电流密度来控制。
16.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
在步骤E2后还包含步骤F2:化学机械抛光,去除掩模外多余部分材料,并制造位线。
17.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
采用电化学法沉积第一氧化物层、第二氧化物层,采用电化学法沉积电阻转换存储材料。
18.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
第一氧化物层和第二氧化物层之间形成PN二极管结构。
19.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
电阻转换单元为相变存储单元,或为电阻随机存储单元,或为纳米晶存储单元,或为含锑存储单元。
20.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
第一电极层、第二电极层及第三电极层包含多层结构。
21.根据权利要求13所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
第一电极层、第二电极层与氧化物之间形成欧姆接触。
22.一种电阻转换存储纳米结构的自对准制造方法,其特征在于,该方法包含如下的步骤:
A3、采用掩模覆盖在需要制造的基底上方,掩模上方具有面积小于0.1平方微米的镂空结构;
B3、在掩模镂空结构的底部具有第一电极材料;
C3、在第一电极材料的上方电化学沉积电阻转换存储材料;
D3、沉积第二电极材料;
E3、采用电化学方法在第二电极材料上继续沉积第一氧化物层;
F3、随后,改变沉积液,继续在第一氧化物层的上方电化学沉积第二氧化物层,并进行掺杂,得到的第一氧化物和第二氧化物之间形成选通管;
G3、在选通管的上方沉积第三电极材料。
23.一种电阻转换存储纳米结构的自对准制造方法,其特征在于,该方法包含如下的步骤:
A4、采用掩模覆盖在需要制造的基底上方,掩模上方具有面积小于0.1平方微米的镂空结构;
B4、在基底上通过半导体工艺形成分布均有有序的第一电极阵列,第一电极的面积小于0.1平方微米;
C4、通过第一电极的诱导,采用电化学法在第一电极的上方选择性地沉积半导体层,上述的过程使镂空结构内形成选通管;
D4、在半导体层或者第二电极材料的上方电化学沉积电阻转换存储材料;
E4、在存储材料的上方沉积第三电极材料;
F4、填充介质材料;
G4、化学机械抛光;
H4、制造位线。
24.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
步骤C4中,选择性地沉积半导体层的过程包含对半导体层的掺杂,随后在得到的半导体层的上方选择地沉积第二电极材料,上述的过程使镂空结构内形成选通管,半导体层的组成可通过改变沉积液的种类、配比、浓度及沉积电位或电流密度来控制,并形成特定掺杂。
25.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
步骤C4中,电阻转换存储材料的沉积通过改变沉积液的种类、配比、浓度及沉积电位或电流密度来控制。
26.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
采用电化学法选择性地沉积半导体层,采用电化学法沉积电阻转换存储层。
27.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
半导体层与第一电极层之间形成肖特基二极管;半导体层与第二电极层之间形成肖特基二极管。
28.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
半导体层与第一金属层和第二金属层之间形成欧姆接触,半导体层内部形成PN二极管结构。
29.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
电阻转换单元为相变存储单元,或为电阻随机存储单元,或为纳米晶存储单元,或为含锑存储单元。
30.根据权利要求23所述的电阻转换存储纳米结构的自对准制造方法,其特征在于:
第一电极层、第二电极层及第三电极层包含多层结构。
31.一种电阻转换存储纳米结构的自对准制造方法,其特征在于,该方法包含如下的步骤:
A5、在基底上通过半导体工艺形成分布均有有序的第一电极阵列,第一电极的面积小于0.1平方微米;
B5、通过第一电极的诱导,采用电化学法在第一电极的上方选择性地沉积电阻转换存储材料层;
C5、在电阻转换存储材料层或者第二电极材料的上方电化学沉积半导体材料;
D5、在半导体材料的上方沉积第三电极材料;
E5、填充介质材料;
F5、化学机械抛光;
G5、制造位线。
CN 201010532660 2010-11-04 2010-11-04 电阻转换存储纳米结构及其自对准制造方法 Active CN102117823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010532660 CN102117823B (zh) 2010-11-04 2010-11-04 电阻转换存储纳米结构及其自对准制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010532660 CN102117823B (zh) 2010-11-04 2010-11-04 电阻转换存储纳米结构及其自对准制造方法

Publications (2)

Publication Number Publication Date
CN102117823A CN102117823A (zh) 2011-07-06
CN102117823B true CN102117823B (zh) 2013-02-13

Family

ID=44216501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010532660 Active CN102117823B (zh) 2010-11-04 2010-11-04 电阻转换存储纳米结构及其自对准制造方法

Country Status (1)

Country Link
CN (1) CN102117823B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054215B2 (en) * 2012-12-18 2015-06-09 Intel Corporation Patterning of vertical nanowire transistor channel and gate with directed self assembly
CN111180578A (zh) * 2019-12-25 2020-05-19 华东师范大学 一种相变材料纳米线及其制备方法
CN112490359B (zh) * 2020-11-30 2022-08-05 华中科技大学 一种基于AAO模板的Sb单元素纳米颗粒相变储存器及其制备方法
CN115148903B (zh) * 2022-09-05 2022-11-04 南京信息工程大学 基于TaOx的金纳米周期性线阵列的可调控光电忆阻器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807545A (zh) * 2010-03-22 2010-08-18 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US8236623B2 (en) * 2007-12-31 2012-08-07 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
WO2010078467A1 (en) * 2008-12-31 2010-07-08 Sandisk 3D, Llc Modulation of resistivity in carbon-based read-writeable materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807545A (zh) * 2010-03-22 2010-08-18 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法

Also Published As

Publication number Publication date
CN102117823A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
US9059391B2 (en) Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
CN101030622B (zh) 非易失存储器件和非易失存储器阵列
US8399875B1 (en) Nonvolatile memory element, and nonvolatile memory device
JP4303316B2 (ja) 単一セル記憶素子
US10056432B2 (en) Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture
US20050180189A1 (en) Memory device electrode with a surface structure
US20110095434A1 (en) Apparatus and methods of forming memory lines and structures using double sidewall patterning for four times half pitch relief patterning
CN105428526B (zh) 一种三维存储器及其制备方法
JP2000509204A (ja) テーパード・コンタクトを有するマルチビット単一セルメモリ
CN102117823B (zh) 电阻转换存储纳米结构及其自对准制造方法
KR102631895B1 (ko) 기억 소자 및 기억 장치
US9123640B2 (en) Three dimensional resistive memory
CN102738388A (zh) 具有忆阻器特性的半导体器件及其实现多级存储的方法
JP6606177B2 (ja) 金属カルコゲナイドを含むデバイス
WO2014185897A1 (en) Nanochannel array of nanowires for resistive memory devices
TWI327381B (en) Apparatus, fabrication method and operating method and for non-volatile multi-bit memory
CN103579499B (zh) 具有整流特性的阻变存储器器件及其制作法
CN103367365A (zh) 小晶粒三维存储器
US8106394B2 (en) Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same
CN101882628B (zh) 一种用于交叉阵列结构存储器的整流器件
WO2019181273A1 (ja) クロスポイント素子および記憶装置
KR101489135B1 (ko) 메모리 소자
US20100202193A1 (en) Non-volatile memory device
WO2021120620A1 (zh) 一种相变存储器单元及其制备方法
CN201285770Y (zh) 一种相变存储器单元结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant