CN103367365A - 小晶粒三维存储器 - Google Patents

小晶粒三维存储器 Download PDF

Info

Publication number
CN103367365A
CN103367365A CN2013100915133A CN201310091513A CN103367365A CN 103367365 A CN103367365 A CN 103367365A CN 2013100915133 A CN2013100915133 A CN 2013100915133A CN 201310091513 A CN201310091513 A CN 201310091513A CN 103367365 A CN103367365 A CN 103367365A
Authority
CN
China
Prior art keywords
crystal grain
diode
dimensional
storage
characteristic size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100915133A
Other languages
English (en)
Other versions
CN103367365B (zh
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Haicun Information Technology Co Ltd
Original Assignee
Chengdu Haicun IP Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haicun IP Technology LLC filed Critical Chengdu Haicun IP Technology LLC
Priority to CN201310091513.3A priority Critical patent/CN103367365B/zh
Publication of CN103367365A publication Critical patent/CN103367365A/zh
Application granted granted Critical
Publication of CN103367365B publication Critical patent/CN103367365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出一种小晶粒三维存储器，其存储元采用小晶粒二极管。小晶粒二极管含有小晶粒材料，其晶粒尺寸G远小于二极管尺寸D。小晶粒材料可以是纳米晶材料或非晶材料。小晶粒二极管的特征尺寸f小于单晶晶体管的特征尺寸F。

Description

小晶粒三维存储器
技术领域
本发明涉及集成电路领域，更确切地说，涉及基于二极管的、存储元分布在三维空间的单片半导体存储器。
背景技术
三维存储器（3-dimensional memory，简称为3D-M）是一个单片（monolithic）半导体存储器，它含有多个相互堆叠的存储层。如图1所示，三维存储器含有一个衬底层30和至少一个存储层40。衬底层30含有多个有效晶体管（38a、38b…）。这些晶体管形成在单晶半导体衬底00内，它们是单晶晶体管。每个晶体管含有栅极34和源/漏32。三维存储层40含有多条地址选择线（42、46…）和存储元（48a、…）。每个存储元48a位于两条地址选择线（42和46）的交叉处，它含有一薄膜二极管41和一存储膜43。薄膜二极管41防止存储元之间的串扰，存储膜43决定存储元48a中存储的数据。
中国专利申请200810183936.7提出了一种窄线宽三维存储器。图1中的三维存储器是一窄线宽三维存储器，其存储层40中地址选择线46的最小周期p小于衬底层30中晶体管栅极34的最小周期P。一个经常被专业人士忽视的事实是：三维存储器中的薄膜二极管41为多晶二极管，它基于多晶半导体材料（如多晶硅）；与常规的单晶二极管相比，多晶二极管具有不同的电气特性。这在图1中有进一步的描述。图1概要地画出了存储元48a中薄膜二极管41的晶粒结构，图中的虚线表示晶粒边界。在三维存储器的缩尺换代过程中，当薄膜二极管41的尺寸D与多晶硅的晶粒尺寸G接近时，尤其是当薄膜二极管41的特征尺寸f缩尺到40nm以下（包括40nm）时，每个薄膜二极管41仅含少量晶粒（如a、b、c、d、e），这导致其电气特性难以控制：即使两个薄膜二极管采用完全相同的设计（即具有相同的版图形状和相同的横截面），它们的电流－电压（伏－安）特性也可以差异很大。因此，窄线宽三维存储器会有较大的读写出错率。另外，由于多位元（multi-bit-per-cell）对存储元中电流的一致性要求极高，较大的电流波动也使窄线宽三维存储器难以实现多位元。
综上所述，窄线宽三维存储器的性能较差，且难以提高存储容量。为了克服这些缺陷，本发明提出一种小晶粒三维存储器。
发明内容
本发明的主要目的是提高窄线宽三维存储元的性能。
本发明的另一目的是增加窄线宽三维存储器的存储容量。
本发明的另一目的是降低窄线宽三维存储元的读写出错率。
本发明的另一目的是提高窄线宽三维存储元性能的稳定性。
根据这些以及别的目的，本发明提供了一种小晶粒三维存储器，它对窄线宽三维存储器做了进一步改进。
为了使三维存储器中存储层内的薄膜二极管具有可控的电气特性，本发明提出一种小晶粒三维存储器，它尤其适合于薄膜二极管的特征尺寸f缩尺到40nm以下（包括40nm）的三维存储器。小晶粒三维存储器中的薄膜二极管是小晶粒二极管。小晶粒二极管含有小晶粒材料，其晶粒尺寸G远小于二极管尺寸D。小晶粒材料的一个例子是纳米晶（nano-crystalline）材料。由于小晶粒二极管含有大量晶粒，单个晶粒导致的电流波动可以被平均掉。因此，小晶粒二极管具有可控的电气特性（如较小的电流波动），这可以极大地降低三维存储器的读写出错率。作为一个极端的例子，小晶粒二极管还可以采用非晶材料，以实现更好的电流控制，从而使三维存储器—尤其是三维掩膜编程只读存储器（3D-MPROM）—实现多位元（multi-bit-per-cell）。
与单晶晶体管比较，小晶粒二极管结构更为简单，故其缩尺换代更为容易。具体说来，单晶晶体管的缩尺换代受多种因素限制，如受光刻工艺、栅极材料、栅绝缘层材料、沟道设计、源漏设计等因素的限制；而小晶粒二极管的缩尺换代所受的限制要少得多，一般说来它仅受光刻工艺和晶粒尺寸限制。因此，存储层（小晶粒二极管）的特征尺寸f可以小于衬底层（单晶晶体管）的特征尺寸F。存储层（小晶粒二极管）的特征尺寸f还可以小于同期量产快闪存储器（flash）的特征尺寸F f 。
相应地，本发明提出一种小晶粒三维存储器，其特征在于含有：一含有一半导体衬底(00)的衬底层(50)，该衬底层含有多个有效晶体管(58a、58b)；至少一叠置在所述衬底层(50)上方且通过多个连接通道孔(51)与所述衬底层耦合的存储层(60)，该存储层(60)含有多个存储元(68a、68b…)，每个存储元(68a)含有一个特征尺寸(f)不大于40nm的小晶粒二极管(61)，所述小晶粒二极管(61)的晶粒尺寸(G)小于二极管尺寸(D)；所述存储层(60)的特征尺寸(f)小于所述衬底层(50)的特征尺寸(F)。
本发明还提出一种非晶多位元三维掩膜编程只读存储器，其特征在于含有：一含有一半导体衬底(00)的衬底层(50)，该衬底层含有多个有效晶体管(58a、58b)；至少一叠置在所述衬底层(50)上方且通过多个连接通道孔(51)与所述衬底层耦合的存储层(60)，该存储层(60)含有多个掩膜编程只读存储元(68b、68d…)，每个存储元存储的数据大于一位(bit)，每个存储元含有一个特征尺寸(f)不大于40nm的非晶二极管(61)；所述存储层(60)的特征尺寸(f)小于所述衬底层(50)的特征尺寸(F)。
附图说明
图1是一种窄线宽三维存储器的截面图（以往技术）。
图2是一种小晶粒三维存储器的截面图。
图3A和图3B是两种分别代表“0”和“1”状态的三维掩膜编程只读存储元（3D-MPROM）的截面图。
图4是一种一次写入三维只读存储元（3D-OTP）的截面图。
图5是一种多次写入三维只读存储元（3D-RWM）的截面图。
图6是一种非晶多位元3D-MPROM的截面图。
具体实施方式
图2描述了一种小晶粒三维存储器。它含有一个衬底层50和至少两个存储层（60、80）。衬底层50含有多个有效晶体管（58a、58b…）。这些晶体管形成在单晶半导体衬底00内，它们是单晶晶体管。这里，有效晶体管是指具有一定功能的晶体管。这些功能包括支持功能（如三维存储器的周边电路）和存储功能（如基于晶体管的半导体存储器，包括RAM和ROM）。晶体管的栅极周期P为相邻晶体管（58a、58b）两个栅极的中心距离，其最小值是该衬底层50特征尺寸F的两倍。一般说来，衬底层的特征尺寸F也是单晶晶体管的特征尺寸F。
存储层（60、80）堆叠在衬底层50之上。它们通过连接通道孔（51、53…）与衬底层50耦合。每个存储层60含有多条地址选择线（62、66…）和多个存储元（68a…）。每个存储元68a位于两条地址选择线（62和66）的交叉处，它含有一薄膜二极管61和一存储膜63。在本发明中，二极管（也被称为准导通膜）并不仅限于传统意义上的二极管，它泛指任何具有如下电气特性的两端口半导体器件：当其上所加电压的数值小于读电压或方向与读电压不同时，其所导通的电流值小于读电流。薄膜二极管61可以具有多种形式。举例说，它可以由反向掺杂的半导体材料（如硅、锗、碳等）构成；它也可以由一层薄的介质材料（如金属氧化膜、或轻微掺杂/无掺杂的非晶半导体材料等）构成。在存储层60中，地址选择线的周期p是存储阵列中两条相邻地址选择线（如68c、68d）的中心距离，其最小值是该存储层60特征尺寸f的两倍。一般说来，存储层的特征尺寸f也是薄膜二极管的特征尺寸f。类似地，对于存储层80来说，地址选择线的周期p*是存储阵列中两条相邻地址选择线（如88c、88d）的中心距离，其最小值是该存储层80特征尺寸f*的两倍。一般说来，存储层80的特征尺寸f*也是薄膜二极管的特征尺寸f*。
图2进一步描述了存储元68a中薄膜二极管61的晶粒结构，图中的虚线表示晶粒边界。本发明中的薄膜二极管61是小晶粒二极管。小晶粒二极管含有小晶粒材料，其晶粒尺寸G远小于二极管尺寸D。这里，晶粒尺寸G是晶粒在各个方向上的最大尺寸，二极管尺寸D是二极管在各个方向上的最小尺寸（如其长度、宽度、厚度中的最小值）。由于小晶粒二极管61含有大量晶粒，单个晶粒导致的电流波动可以被平均掉。因此，小晶粒二极管具有可控的电气特性（如较小的电流波动），这可以极大地降低三维存储器的读写出错率。小晶粒三维存储器尤其适合于薄膜二极管的特征尺寸f缩尺到40nm以下（包括40nm）的三维存储器。
由于三维存储器的特征尺寸仅为数十纳米（如40nm），因此在小晶粒二极管61中的小晶粒材料最好采用纳米晶（nano-crystalline）材料。纳米晶材料是指在非晶相中含有尺寸为纳米量级的小晶粒。在本发明中，纳米晶材料的晶粒尺寸G最好小于10nm。纳米晶材料的例子包括：纳米晶硅、纳米晶锗、纳米晶碳等。纳米晶材料（如纳米晶硅）可以采用形成非晶硅的常规低温淀积技术来形成，如PECVD等。
与单晶晶体管比较，小晶粒二极管结构更为简单，故其缩尺换代更为容易。具体说来，单晶晶体管的缩尺换代受多种因素限制，如受光刻工艺、栅极材料、栅绝缘层材料、沟道设计、源漏设计等因素的限制；而小晶粒二极管的缩尺换代所受的限制要少得多，一般说来它仅受光刻工艺和晶粒尺寸限制。相应地，小晶粒二极管与单晶晶体管遵循不同的缩尺换代规律：
1）小晶粒二极管的特征尺寸f可以小于单晶晶体管的特征尺寸F，如当单晶晶体管使用F＝40nm的技术时，小晶粒二极管可以使用f＝30nm的技术。也就是说，存储层60、80的特征尺寸f、f*可以小于衬底层50的特征尺寸F；
2）小晶粒二极管的缩尺换代周期比单晶晶体管短，如单晶晶体管需要三年换一代，而小晶粒二极管仅需要二年换一代。因此，小晶粒二极管和单晶晶体管特征尺寸的差距随时间会越变越大。
在三维存储器中，由于单晶晶体管（58a、58b…，位于衬底00里）和小晶粒二极管（68a、68b…，位于衬底00上方）处于不同电路层，它们由不同的工艺步骤独立形成，这样衬底层50（含单晶晶体管）和存储层60、80（含小晶粒二极管）可以分别采用不同的技术形成。相应地，小晶粒三维存储器的衬底层50只需要采用较为便宜的F技术（如40nm），而不需要采用较为昂贵的f技术（如30nm），这样能降低整体生产成本。
尤其重要的是，小晶粒三维存储器中存储层的特征尺寸f可以小于同期量产快闪存储器（flash）的特征尺寸F f 。这里，同期量产快闪存储器是指与小晶粒三维存储器同时期在商业上大规模生产的、最先进的快闪存储器；其特征尺寸F f 是其悬浮栅晶体管的特征尺寸。例如说，当量产快闪存储器采用F f =40nm的技术时，小晶粒三维存储器可以采用f<40nm（如~30nm）的技术。虽然快闪存储器在现有的半导体存储器中具有最大的存储密度，小晶粒三维存储器会取代快闪存储器成为具有最大存储密度的半导体存储器。
图3A-图5描述了多种小晶粒三维存储元。其中，图3A和图3B描述了两种小晶粒三维掩膜编程只读存储元（3D-MPROM）；图4和图5描述了两种一种小晶粒三维电编程存储元（3D-EPM）。
图3A和图3B描述了两个3D-MPROM存储元68a，它们分别代表“0”和“1”状态。其存储膜63是一层绝缘介质65。如果存储元中含有该绝缘介质65，则代表“0”状态（图3A）；如果不含有，则代表“1”状态（图3B）。有关3D-MPROM的具体细节可以参考美国专利5,835,396等。
图4描述了一种3D-EPM存储元68a。该存储元是一次写入三维只读存储元（3D-OTP），其存储膜63是一层反熔丝膜67。该存储元通过反熔丝膜67的击穿与否来决定其所存储的状态。有关3D-OTP的具体细节可以参考美国专利5,835,396和6,034,882等。
图5描述了另一种3D-EPM存储元68a。该存储元是多次写入三维只读存储元（3D-RWM），它可以是Resistive Random Access Memory（ReRAM）、phase-change memory（PCM）或programmable metallization cell（PMC）等。存储膜63是一层多次写入膜69，其状态改变可以逆转。它可以含有金属氧化膜（如氧化钛、氧化镍等）、chalcogenide glass或electrolyte等材料。有关3D-RWM的具体细节可以参考美国专利7,847,330等。
在本发明中，非晶被认为是纳米晶的极端例子：当晶粒尺寸很小时，纳米晶即变成非晶。即使在纳米尺度的二极管中，非晶材料也展现了极其优良的电气特性：含有非晶材料的非晶二极管具有很小的电流波动。虽然非晶二极管的导通电流较小，但是它仍然适用于不需要大电流、但需要严格控制电流波动的器件。
非晶二极管很适用于3D-MPROM。因为采用掩膜编程，3D-MPROM不要电编程，其存储元中流过的电流仅是读电流。由于读电流很小，且远远小于写电流，非晶二极管适合于3D-MPROM。而且，由于其电流波动很小，非晶二极管还可以使3D-MPROM实现多位元。
图6描述了一种非晶多位元3D-MPROM。与图2类似，其存储层60、80的特征尺寸f、f*均小于其衬底层50的特征尺寸F。每个存储元68a含有一个非晶二极管61，其特征尺寸最好不大于40nm。非晶二极管61含有非晶材料。举例说，非晶二极管61是一个非晶p-i-n二极管，其p、i、n膜由不同掺杂的非晶硅构成。该实施例中的每个存储元存储两位(bit)：存储元68a-68d分布存储“0”、“1”、“2”、“3”。在这些存储元中，存储元68a只含有非晶二极管61，它具有第一伏－安特性；存储元68b还含有第一电阻膜71，该电阻膜71位于非晶二极管61之上，该存储元68b具有第二伏－安特性；存储元68c还含有第二电阻膜73，该电阻膜73位于非晶二极管61之下，该存储元68c具有第三伏－安特性；存储元68d还含有第一和第二电阻膜71、73，它具有第四伏－安特性。电阻膜71、73可以是一层薄的介质膜（如氧化硅、氮化硅或非晶硅等），它能该改变存储元的伏－安特性。有关多位元3D-MPROM的具体细节可以参考中国专利申请201010194950.4。
虽然以上说明书具体描述了本发明的一些实例，熟悉本专业的技术人员应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动。这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种小晶粒三维存储器，其特征在于含有：
一含有一半导体衬底(00)的衬底层(50)，该衬底层含有多个有效晶体管(58a、58b)；
至少一叠置在所述衬底层(50)上方且通过多个连接通道孔(51)与所述衬底层耦合的存储层(60)，该存储层(60)含有多个存储元(68a、68b…)，每个存储元(68a)含有一个特征尺寸(f)不大于40nm的小晶粒二极管(61)，所述小晶粒二极管(61)的晶粒尺寸(G)小于二极管尺寸(D)；
所述存储层(60)的特征尺寸(f)小于所述衬底层(50)的特征尺寸(F)。
2.根据权利要求1所述的小晶粒三维存储器，其特征还在于：该小晶粒二极管(61)含有纳米晶材料。
3.根据权利要求2所述的小晶粒三维存储器，其特征还在于：该纳米晶材料的晶粒尺寸(G)小于10nm。
4.根据权利要求2所述的小晶粒三维存储器，其特征还在于：该纳米晶材料是非晶材料。
5.根据权利要求1所述的小晶粒三维存储器，其特征还在于：所述存储层(60)含有掩膜编程只读存储元或电编程存储元。
6.根据权利要求1所述的小晶粒三维存储器，其特征在于还含有：至少一叠置在所述存储层(60)上方的另一存储层(80)，该存储层(80)的特征尺寸(f*)小于所述衬底层(50)的特征尺寸(F)。
7.一种非晶多位元三维掩膜编程只读存储器，其特征在于含有：
一含有一半导体衬底(00)的衬底层(50)，该衬底层含有多个有效晶体管(58a、58b)；
至少一叠置在所述衬底层(50)上方且通过多个连接通道孔(51)与所述衬底层耦合的存储层(60)，该存储层(60)含有多个掩膜编程只读存储元(68b、68d…)，每个存储元存储的数据大于一位(bit)，每个存储元含有一个特征尺寸(f)不大于40nm的非晶二极管(61)；
所述存储层(60)的特征尺寸(f)小于所述衬底层(50)的特征尺寸(F)。
8.根据权利要求7所述的非晶多位元三维掩膜编程只读存储器，其特征还在于：至少一所述存储元(68b)还含有至少一层电阻膜(71)。
9.根据权利要求7所述的非晶多位元三维掩膜编程只读存储器，其特征还在于：至少一所述存储元(68d)还含有至少两层电阻膜(71、73)。
10.根据权利要求7所述的非晶多位元三维掩膜编程只读存储器，其特征在于还含有：至少一叠置在所述存储层(60)上方的另一存储层(80)，该存储层(80)的特征尺寸(f*)小于所述衬底层(50)的特征尺寸(F)。
CN201310091513.3A 2012-03-30 2013-03-21 小晶粒三维存储器 Active CN103367365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310091513.3A CN103367365B (zh) 2012-03-30 2013-03-21 小晶粒三维存储器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201210089545.5 2012-03-30
CN2012100895455 2012-03-30
CN201210089545 2012-03-30
CN201310091513.3A CN103367365B (zh) 2012-03-30 2013-03-21 小晶粒三维存储器

Publications (2)

Publication Number Publication Date
CN103367365A true CN103367365A (zh) 2013-10-23
CN103367365B CN103367365B (zh) 2015-09-02

Family

ID=49234825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310091513.3A Active CN103367365B (zh) 2012-03-30 2013-03-21 小晶粒三维存储器

Country Status (2)

Country Link
US (1) US9001555B2 (zh)
CN (1) CN103367365B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508395B2 (en) * 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9558842B2 (en) * 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9666300B2 (en) * 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9231202B2 (en) * 2013-06-19 2016-01-05 Intel Corporation Thermal-disturb mitigation in dual-deck cross-point memories
US9653638B2 (en) 2013-12-20 2017-05-16 Sunpower Corporation Contacts for solar cells formed by directing a laser beam with a particular shape on a metal foil over a dielectric region
KR101675582B1 (ko) * 2015-03-12 2016-11-14 서울대학교 산학협력단 저항 변화 메모리 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421869A (zh) * 2001-11-30 2003-06-04 三洋电机株式会社 强介质存储器及其动作方法
CN1423336A (zh) * 2001-11-23 2003-06-11 张国飙 三维只读存储器集成电路
CN101436432A (zh) * 2005-11-14 2009-05-20 张国飙 窄线宽三维存储器
CN102262904A (zh) * 2010-05-24 2011-11-30 张国飙 多位元三维掩膜编程存储器
US20120074367A1 (en) * 2010-09-28 2012-03-29 Xiying Costa Counter doping compensation methods to improve diode performance

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404655A (en) 1981-01-28 1983-09-13 General Instrument Corporation Data sense apparatus for use in multi-threshold read only memory
US4424579A (en) 1981-02-23 1984-01-03 Burroughs Corporation Mask programmable read-only memory stacked above a semiconductor substrate
US4603341A (en) 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
US4598386A (en) 1984-04-18 1986-07-01 Roesner Bruce B Reduced-area, read-only memory
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
KR900008647B1 (ko) 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4796074A (en) 1987-04-27 1989-01-03 Instant Circuit Corporation Method of fabricating a high density masked programmable read-only memory
JPH04115565A (ja) 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
GB9113795D0 (en) 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
US5375085A (en) 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
KR0121992B1 (ko) 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
US5455435A (en) 1993-11-09 1995-10-03 United Microelectronics Corp. Late programming mask ROM and process for producing the same
US5535156A (en) 1994-05-05 1996-07-09 California Institute Of Technology Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same
DE19505293A1 (de) 1995-02-16 1996-08-22 Siemens Ag Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
AU6048896A (en) 1995-06-07 1996-12-30 Micron Technology, Inc. A stack/trench diode for use with a multi-state material in a non-volatile memory cell
US5721169A (en) 1996-04-29 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd. Multiple storage planes read only memory integrated circuit device and method of manufacture thereof
US5838530A (en) 1996-07-22 1998-11-17 Zhang; Guobiao Applications of protective ceramics
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5847442A (en) 1996-11-12 1998-12-08 Lucent Technologies Inc. Structure for read-only-memory
TW329041B (en) 1997-01-27 1998-04-01 United Microelectronics Corp Super density ROM
TW329042B (en) 1997-02-17 1998-04-01 United Microelectronics Corp Binary ROM and its manufacturing method
DE19713173C2 (de) 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
TW402812B (en) 1997-03-27 2000-08-21 United Microelectronics Corp The read-only memory device of shockly diode structure and its manufacture method
US5907778A (en) 1997-06-07 1999-05-25 United Microelectronics Corp. Method of fabricating the high-density diode-based read-only memory device
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
JP3204299B2 (ja) 1997-06-30 2001-09-04 日本電気株式会社 半導体記憶装置
NO973993L (no) 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
JP3185862B2 (ja) 1997-09-10 2001-07-11 日本電気株式会社 マスク型半導体装置の製造方法
US6021079A (en) 1998-05-13 2000-02-01 Richard Mann Fast, low cost method of developing code for contact programmable ROMs
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6717222B2 (en) 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
JP2003163221A (ja) 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7423304B2 (en) 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate
US7728391B2 (en) 2004-04-04 2010-06-01 Guobiao Zhang Small-pitch three-dimensional mask-programmable memory
US7386652B2 (en) * 2004-04-04 2008-06-10 Guobiao Zhang User-configurable pre-recorded memory
US7158220B2 (en) * 2004-10-19 2007-01-02 Guobiao Zhang Three-dimensional memory system-on-a-chip
US7952904B2 (en) * 2006-08-30 2011-05-31 Guobiao Zhang Three-dimensional memory-based three-dimensional memory module
US8699257B2 (en) * 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423336A (zh) * 2001-11-23 2003-06-11 张国飙 三维只读存储器集成电路
CN1421869A (zh) * 2001-11-30 2003-06-04 三洋电机株式会社 强介质存储器及其动作方法
CN101436432A (zh) * 2005-11-14 2009-05-20 张国飙 窄线宽三维存储器
CN102262904A (zh) * 2010-05-24 2011-11-30 张国飙 多位元三维掩膜编程存储器
US20120074367A1 (en) * 2010-09-28 2012-03-29 Xiying Costa Counter doping compensation methods to improve diode performance

Also Published As

Publication number Publication date
US9001555B2 (en) 2015-04-07
US20130258740A1 (en) 2013-10-03
CN103367365B (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
US9059391B2 (en) Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
CN103367365B (zh) 小晶粒三维存储器
TWI462357B (zh) 用於高密度記憶體之垂直記憶體單元
CN104253130B (zh) 半导体器件
EP1657753B1 (en) Nonvolatile memory device including one resistor and one diode
US8642985B2 (en) Memory Cell
US8120006B2 (en) Non-volatile memory device
US7943926B2 (en) Nonvolatile memory device and nonvolatile memory array including the same
US10056432B2 (en) Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture
US9425390B2 (en) Select device for memory cell applications
KR102124209B1 (ko) 반도체 메모리 장치
US20220113892A1 (en) Multi-level memory programming and readout
US9123640B2 (en) Three dimensional resistive memory
US9293509B2 (en) Small-grain three-dimensional memory
CN102117823B (zh) 电阻转换存储纳米结构及其自对准制造方法
US8895952B2 (en) Nonvolatile storage device
EP4012772A1 (en) Pillar select transistor for three-dimensional cross-point memory
US8835894B2 (en) Resistive memory structure and method for fabricating the same
CN203871380U (zh) 加热电极以及相变存储结构
US20220190029A1 (en) Tier architecture for 3-dimensional cross point memory
CN204010694U (zh) 相变存储器
KR101489135B1 (ko) 메모리 소자
WO2023221219A1 (zh) 半导体结构及其制备方法
US20230147275A1 (en) Memory comprising conductive ferroelectric material in series with dielectric material
US10256273B2 (en) High density cross point resistive memory structures and methods for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.16, 34th floor, building 2, No.88, Jitai fifth road, high tech Zone, Chengdu, Sichuan, 640041

Patentee after: ChengDu HaiCun IP Technology LLC

Address before: B-36, no.6, Yongfeng Road, high tech Zone, Chengdu, Sichuan 610041

Patentee before: ChengDu HaiCun IP Technology LLC

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210916

Address after: No.16, 34th floor, building 2, No.88, Jitai fifth road, high tech Zone, Chengdu, Sichuan, 640041

Patentee after: CHENGDU HAICUN IP TECHNOLOGY LLC

Patentee after: HANGZHOU HAICUN INFORMATION TECHNOLOGY Co.,Ltd.

Patentee after: Zhang Guobiao

Address before: No.16, 34th floor, building 2, No.88, Jitai fifth road, high tech Zone, Chengdu, Sichuan, 640041

Patentee before: CHENGDU HAICUN IP TECHNOLOGY LLC

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220707

Address after: 310056 room 699-81, building e, No. 688, Bin'an Road, Binjiang District, Hangzhou, Zhejiang

Patentee after: HANGZHOU HAICUN INFORMATION TECHNOLOGY Co.,Ltd.

Address before: No.16, 34th floor, building 2, No.88, Jitai fifth road, high tech Zone, Chengdu, Sichuan, 640041

Patentee before: CHENGDU HAICUN IP TECHNOLOGY LLC

Patentee before: HANGZHOU HAICUN INFORMATION TECHNOLOGY Co.,Ltd.

Patentee before: Zhang Guobiao