CN102479921B - 相变存储器制造方法 - Google Patents
相变存储器制造方法 Download PDFInfo
- Publication number
- CN102479921B CN102479921B CN2010105602610A CN201010560261A CN102479921B CN 102479921 B CN102479921 B CN 102479921B CN 2010105602610 A CN2010105602610 A CN 2010105602610A CN 201010560261 A CN201010560261 A CN 201010560261A CN 102479921 B CN102479921 B CN 102479921B
- Authority
- CN
- China
- Prior art keywords
- silicon epitaxy
- epitaxy layer
- layer
- manufacture method
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器制造方法，包括提供衬底，所述衬底包括存储区域和外围区域；在所述衬底表面形成绝缘介质层，绝缘介质层内形成有第一通孔，所述第一通孔暴露衬底；在所述第一通孔所暴露衬底表面形成n型硅外延层，所述n型硅外延层的厚度小于所述第一通孔的深度；采用原位掺杂的方法在所述n型硅外延层表面形成p型硅外延层，n型硅外延层与p型硅外延层厚度之和小于第一通孔的深度；在位于外围区域的p型硅外延层表面形成电极层，在位于存储区域的p型硅外延层表面形成相变层。利用本发明所提供的相变存储器制造方法可以提高相变存储器的性能，降低工艺成本。
Description
技术领域
本发明涉及半导体工艺，特别涉及相变存储器制造方法。
背景技术
具有如锗(Ge)、硒(Se)、碲(Sb)、铋(Bi)等元素构成的合金型固态相变材料，逐渐作为相变材料被用到半导体器件中。固态相变材料至少存在两种不同的固态状态。最极端的两种状态能够被简单地分为非晶态和结晶态。在这两种状态之间还有其他更不容易辨别的状态。非晶态具有无序的原子结构，表现为绝缘的电学性质；而结晶状态通常是多晶，表现出P型半导体那样的电学性质。固态相变材料的电阻率在非晶态和结晶态之间变化。
具体地说，当这种固态相变材料被加热时，就会从一种状态(例如非晶态)转变为第二种状态(例如结晶态)。状态之间的转变可以因受热不同而选择性地可逆，也就是说，固态相变材料可以被设定成一种电学状态并可以被复位。正如其他具有两种或更多种可辨别和可选择状态的材料一样，固态相变材料的两个稳定状态中的任一个都能被指定为逻辑1而另一个被指定为逻辑0。于是，固态相变材料就可以被用于存储器件，准确地说是非易失存储器。此外，利用结晶态和非晶态之间的中间状态所固有的电阻率变化，还可以制造多位存储元件。关于由固态相变材料所制造的相变存储器的结构可以参考公开号为CN1627547A的中国发明专利申请所公开的内容。
二极管由于单元尺寸上的优势，被认为是高密度相变随机存储器驱动管的不二之选。现有技术形成相变随机存储器中的二极管的步骤如图1至图4所示。首先如图1所示，提供衬底101，所述衬底包括外围区域A和存储区域B，外围区域A和存储区域B之间以隔离结构隔开，所述衬底101表面依次形成有n型掩埋层106，介质层103，所述介质层103内形成有通孔，并用多晶硅填充满所述通孔，形成多晶硅层104；接着，参考图2，形成暴露位于外围区域A的多晶硅层104的光刻胶层107，并以所述光刻胶层107为掩膜部分刻蚀所述多晶硅层104，并先、后采用离子注入的方法对外围区域A的多晶硅层104掺杂n型离子和p型离子，分别形成n型层109和p型层105，n型层109和p型层105依次堆叠在衬底101表面；因为外围区域A和存储区域B的二极管的掺杂浓度可能不同，所以如图3所示，形成暴露位于存储区域B的多晶硅层104的光刻胶层108，并以所述光刻胶层108为掩膜刻蚀所述多晶硅层104，并先、后用离子注入的方法对存储区域B的多晶硅层104掺杂n型离子和p型离子，分别形成n型层110和p型层111，n型层110和p型层111依次堆叠在衬底101表面；最后，参考图4，分别填充前述刻蚀步骤在外围区域A、存储区域B形成的通孔，在外围区域A形成电极层112，在存储区域B形成相变层113。
但是现有技术有如下缺点：
第一，在采用离子注入的方法先、后掺杂n型离子、p型离子形成二极管的过程中，离子会损伤多晶硅层104，从而会影响器件的性能；
第二，采用离子注入的方法掺杂，掺杂离子分布不均，以p型区域105为例，在靠近n型区域109和电极112的表面附近掺杂离子的浓度较小，而在p型区域105中间部位掺杂离子浓度较高，并且，在掺杂n型离子形成n型区域109的过程中，n型离子会分布在整个多晶硅层，所以在后续形成p型区域105的过程中，必须将n型区域部分反转才能够形成p型区域，从而增加了工艺难度；
第三，在用现有技术形成存储区域和外围区域的二极管的过程中，需要使用两层光刻胶掩膜板，做四次离子注入，从而增加工艺成本。
发明内容
本发明解决的问题是提供一种可以减小对多晶硅的损伤、并提高器件性能的相变存储器制造方法。
为解决上述问题，本发明所提供的相变存储器制造方法包括：提供衬底，所述衬底包括存储区域和外围区域；在所述衬底表面形成绝缘介质层，绝缘介质层内形成有第一通孔，所述第一通孔暴露衬底；在所述第一通孔所暴露衬底表面形成n型硅外延层，所述n型硅外延层的厚度小于所述第一通孔的深度；采用原位掺杂的方法在所述n型硅外延层表面形成p型硅外延层，n型硅外延层与p型硅外延层厚度之和小于第一通孔的深度；在位于外围区域的p型硅外延层表面形成电极层，在位于存储区域的p型硅外延层表面形成相变层。优选地，所述绝缘介质层的厚度是2000～9000埃。
优选地，在所述衬底的存储区域和外围区域表面形成n+型埋层。
优选地，所述n型硅外延层的形成方法是：在所述第一通孔所暴露的衬底表面形成硅外延层，所述硅外延层厚度小于第一通孔的深度；对包括所述硅外延层的衬底进行快速热退火处理，n+型埋层内的n型离子进入所述硅外延层，形成n型硅外延层。
优选地，所述n型硅外延层的形成方法是原位掺杂。
优选地，所述n型硅外延层的掺杂离子是磷离子或者砷离子。
优选地，形成所述n型硅外延层的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、As2H3、HCl、H2，总的气体流量为0.1-100slm。
优选地，所述p型硅外延层的掺杂离子是硼离子。
优选地，形成所述p型硅外延层的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、B2H6、HCl、H2，总的气体流量为0.1-100slm。
优选地，所述n+型埋层的掺杂离子是磷离子或者砷离子。
优选地，所述n型硅外延层的厚度是1000～4000埃。
优选地，其特征在于，所述p型硅外延层的厚度是1000～4000埃。
与现有技术相比，本发明具有以下优点：
第一，本发明采用热扩散或者原位掺杂的方法形成n型硅外延层，采用原位掺杂的方法形成p型硅外延层，从而避免了采用离子注入的方法形成n型硅外延层和p型硅外延层的过程中对硅外延层的破坏；
第二，本发明采用热扩散或者原位掺杂的方法形成n型硅外延层，采用原位掺杂的方法形成p型硅外延层，可以使硅外延层中的n型离子或者p型离子均匀分布；
第三，本发明采用热扩散或者原位掺杂的方法形成n型硅外延层，采用原位掺杂的方法形成p型硅外延层，即使在后续工艺中，因为外围区域和存储区域需要的掺杂浓度不同，也只需要单独对外围区域或者存储区域采用离子注入的方法掺杂，减少了制作光刻胶掩膜层的费用和离子注入的费用，从而降低了工艺成本，提高了工艺效率。
综上，本发明所提供的相变存储器制造方法提高了相变存储器的性能，并且掺杂离子在硅外延层中均匀分布，同时降低了工艺成本，提高了工艺效率。
附图说明
图1至图4为现有相变存储器制造方法；
图5是本发明所提供的相变存储器制造方法的流程示意图；
图6至图10是本发明所提供的相变存储器制造方法实施例示意图。
具体实施方式
由背景技术可知，现有的相变存储器制造方法因为硅外延层中掺杂离子分布不均，且掺杂过程会破坏硅外延层，所以会影响相变存储器的性能，此外，现有相变存储器制造方法工艺成本比较高。本发明的发明人针对上述问题进行研究，并在本发明中提供一种掺杂离子在硅外延层中均匀分布，且掺杂过程不破坏硅外延层的相变存储器制造方法，此外，本发明所提供的相变存储器制造方法工艺成本低。
图5为本发明所提供的相变存储器制造方法的流程示意图。本发明所提供的相变存储器制造方法包括：
步骤S101，提供衬底，所述衬底包括存储区域和外围区域；
步骤S102，在所述衬底表面形成绝缘介质层，绝缘介质层内形成有第一通孔，所述第一通孔暴露衬底；
步骤S103，在所述第一通孔所暴露衬底表面形成n型硅外延层，所述n型硅外延层的厚度小于所述第一通孔的深度；
步骤S104，采用原位掺杂的方法在所述n型硅外延层表面形成p型硅外延层，n型硅外延层与p型硅外延层厚度之和小于第一通孔的深度；
步骤S105，在位于外围区域的p型硅外延层表面形成电极层，在位于存储区域的p型硅外延层表面形成相变层。
与现有技术相比，本发明所提供的相变存储器制造方法减小了对硅外延层的破坏，并且掺杂离子在硅外延层中均匀分布，同时降低了工艺成本，提高了工艺效率。
下面结合附图和实施方式对本发明所提供的相变存储器制造方法进行详细描述。
参考图6，提供衬底200，所述衬底200包括存储区域C和外围区域D。
其中，所述衬底200的材质可以为硅、锗硅、绝缘体上硅等。作为一个实施例，所述衬底200为形成有晶体管的硅衬底，所述晶体管用于控制后续形成的二极管。优选地，所述衬底200还包括在所述衬底的存储区域和外围区域表面形成的n+型埋层202，后续形成的第一通孔暴露所述n+型埋层202，所述n+型埋层202可以降低衬底内晶体管与后续形成的二极管之间的电阻率。通过向所述衬底200注入磷离子形成n+型埋层202，注入磷的剂量为1×1013ions/cm2，注入磷离子所需的能量为1.25MeV。存储区域C与外围区域D之间以隔离结构隔开，比如浅沟槽隔离结构。每个存储区域可以包括若干个存储子单元，每个存储子单元包括一个二极管，相邻存储子单元之间以隔离结构隔开，每个外围区域可以包括若干个控制子单元，每个控制子单元包括一个二极管，在本实施例中，存储区域C包括两个存储子单元，外围区域D包括两个控制子单元。
参考图7，在所述衬底200表面形成绝缘介质层203，绝缘介质层203内形成有第一通孔204，所述第一通孔204暴露衬底200。
所述绝缘介质层203用于隔离后续形成的存储区域C与外围区域D，所述绝缘介质层203的材料可以选择与衬底200刻蚀选择比高的介质材料，在本实施例中，绝缘介质层203的材料是二氧化硅，所述绝缘介质层203的厚度是2000～9000埃，在本发明的较佳实施例中，所述绝缘介质层203的厚度是6000-7000埃，比如6500埃。所述绝缘介质层203的形成工艺可以选择现有的沉积工艺，比如化学气相沉积法。
所述第一通孔204的形成步骤包括，在所述绝缘介质层203表面形成具有开口的光刻胶层(未示出)，所述开口的位置与大小与后续形成的第一通孔204的位置与大小相对应，所述开口的位置与大小定义了后续形成的第一通孔204的位置与宽度；然后以所形成的光刻胶层为掩膜，刻蚀所述绝缘介质层203，直至暴露衬底200形成第一通孔204，所述刻蚀可以采用现有的干法刻蚀工艺。优选地，在本发明的其他实施例中，还可以在绝缘介质层203表面形成硬掩膜层，在硬掩膜层表面形成所述的光刻胶层，并以所形成的光刻胶层为掩膜刻蚀所述硬掩膜层，再以刻蚀后的硬掩膜层为掩膜刻蚀所述绝缘介质层203形成第一通孔204。
参考图8，在所述第一通孔204所暴露衬底200表面形成n型硅外延层205，所述n型硅外延层205的厚度小于所述第一通孔204的深度。
所述n型硅外延层205的厚度是1000～4000埃，优选的厚度是1500埃。所述n型硅外延层205的掺杂离子可以是任何n型离子，比如是磷离子或者砷离子。
在本发明的一个实施例中，所述n型硅外延层205的形成方法是热扩散，具体的步骤包括：在所述第一通孔204所暴露的衬底200表面形成硅外延层，所述硅外延层厚度小于第一通孔的深度；对包括所述硅外延层的衬底进行温度在900-1250℃的快速热退火处理，n+型埋层内的n型离子进入所述硅外延层，形成n型硅外延层205。
形成硅外延层的方法可以采用现有的外延工艺，在本实施例中，形成所述硅外延层的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、HCl、H2，总的气体流量为0.1-100slm。可以通过控制沉积时间控制形成的硅外延层的厚度。
在本发明的另外一个实施例中，所述n型硅外延层205的形成方法是原位掺杂。以掺杂离子为砷离子为例，形成所述n型硅外延层205的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、As2H3、HCl、H2，总的气体流量为0.1-100slm，可以通过控制含砷气体As2H3的流量控制所述n型硅外延层205的掺杂浓度，通过控制沉积时间控制形成的n型硅外延层205的厚度。
在本发明的其他实施例中，还可以先形成填充满所述第一通孔204的n型硅外延层205，然后通过刻蚀去除部分n型硅外延层205，保留的n型硅外延层205的厚度是1000～4000埃，优选的厚度是1500埃
在本发明的实施例中，n型硅外延层205的厚度是1000-4000埃，在本发明的较佳实施例中，n型硅外延层205的厚度是1500埃。
采用上述两个实施例形成的n型硅外延层205中掺杂离子分布均匀，且在掺杂过程中对硅外延层没有任何破坏，从而提高了器件的性能。并且节省了现有工艺中制作光刻胶层以及进行离子注入的费用。
参考图9，采用原位掺杂的方法在所述n型硅外延层205表面形成p型硅外延层206，n型硅外延层205与p型硅外延层206厚度之和小于第一通孔204的深度。
所述p型硅外延层206的掺杂离子可以是任何p型离子，在本发明的一个实施例中所述p型硅外延层206的掺杂离子是硼离子。在本实施例中，采用外延工艺形成填充满所述第一通孔204的p型硅外延层206，具体地，在外延沉积工艺中引入B2H6气体，B2H6分解产生硼离子，从而原位掺杂形成p型硅外延层206，可以通过控制的B2H6气体的流量控制p型硅外延层206中硼离子的含量。在本实施例中，形成所述p型硅外延层的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、B2H6、HCl、H2，总的气体流量为0.1-100slm。然后利用回刻工艺刻蚀部分p型硅外延层206，保留厚度在1000-4000埃范围的p型硅外延层206，优选地，保留厚度为1500埃的p型硅外延层206。
在本发明的其他实施例中，还可以在原位掺杂形成p型硅外延层206的工艺中，通过控制沉积时间控制所形成的p型硅外延层206的厚度，从而形成厚度在1000-4000埃范围的p型硅外延层206，优选地形成厚度为1500埃的p型硅外延层206。n型硅外延层205与p型硅外延层206的厚度之和小于所述第一通孔204的深度。
采用上述实施例形成的p型硅外延层206中掺杂离子分布均匀，且在掺杂过程中对硅外延层没有任何破坏，从而提高了器件的性能。并且节省了现有工艺中制作光刻胶层以及进行离子注入的费用。
在本发明的实施例中，可以通过控制沉积时间控制p型硅外延层206的厚度，通过控制气体流量控制掺杂的浓度。
通过上述实施例形成的位于存储区域C和位于外围区域D的n型硅外延层205和p型硅外延层206的掺杂浓度相同，所述n型硅外延层205和p型硅外延层206构成二极管。在本发明的其他实施例中，如果需要位于存储区域C和位于外围区域D的n型硅外延层205和/或p型硅外延层206的掺杂浓度不相同，比如位于存储区域C的n型硅外延层205的掺杂浓度需要高于位于外围区域D的n型硅外延层205的掺杂浓度，在此种情况下，可以在利用原位掺杂或者热扩散的方法掺杂达到外围区域D所需要的掺杂浓度后，再利用离子注入的方法，对存储区域C进行二次掺杂，以满足存储区域C对掺杂浓度的要求。在上面所述的方法中，虽然用离子注入的方法进行了二次掺杂，但是因为与现有技术相比，离子注入的量比较少，所以仍然可以减少对硅外延层的破坏，且只需要对存储区域C进行二次掺杂时，形成暴露存储区域的光刻胶层，从而减小成本。
参考图10，在位于外围区域D的p型硅外延层206表面形成电极层208，在位于存储区域C的p型硅外延层206表面形成相变层210。
所述相变层210的材料为硫族化合物。所述硫族化合物为Ge-Sb-Te、Ag-In-Te或Ge-BiTe，优选地，所述硫族化合物合金是GexSbyTez，且0＜x，y，z＜1，x+y+z＝1。优选地，形成所述相变层210的步骤包括在所述位于存储区域C的p型硅外延层206表面形成厚度300-400埃的锗层(未示出)，所述锗层用于电连接p型硅外延层206与相变层210；然后形成填充满所述第二通孔207的介质层(未示出)；再刻蚀所述介质层形成侧墙209，所述侧墙209的材料选择氮化硅，所述侧墙209可以增加相变层210与锗层之间的欧姆电阻，从而提高对相变层210的加热效果，减小相变存储器的功耗；最后形成填充满所述第二通孔207的相变层210。
在位于外围区域D的第二通孔207内形成电极层208，在位于存储区域C的第二通孔207内形成相变层210的技术已为本领域技术人员所熟知，故在此不再详述。
综上，本发明所提供的相变存储器制造方法采用热扩散或者原位掺杂的方法形成n型硅外延层，采用原位掺杂的方法形成p型硅外延层，从而避免了采用离子注入的方法形成n型硅外延层和p型硅外延层的过程中对硅外延层的破坏；
其次，本发明采用热扩散或者原位掺杂的方法形成n型硅外延层，采用原位掺杂的方法形成p型硅外延层，可以使硅外延层中的n型离子或者p型离子均匀分布；
第三，本发明采用热扩散或者原位掺杂的方法形成n型硅外延层，采用原位掺杂的方法形成p型硅外延层，即使在后续工艺中，因为外围区域和存储区域需要的掺杂浓度不同，也只需要单独对外围区域或者存储区域采用离子注入的方法掺杂，减少了制作光刻胶掩膜层的费用和离子注入的费用，从而降低了工艺成本，提高了工艺效率。
综上，本发明所提供的相变存储器制造方法提高了相变存储器的性能，同时降低了工艺成本，提高了工艺效率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种相变存储器制造方法，其特征在于，包括：
提供衬底，所述衬底包括存储区域和外围区域；
在所述衬底的存储区域和外围区域表面形成n+型埋层；
在所述衬底表面形成绝缘介质层，绝缘介质层内形成有第一通孔，所述第一通孔暴露衬底；
在所述第一通孔所暴露衬底表面形成n型硅外延层，所述n型硅外延层的厚度小于所述第一通孔的深度；所述n型硅外延层的形成方法是：在所述第一通孔所暴露的衬底表面形成硅外延层，所述硅外延层厚度小于第一通孔的深度；对包括所述硅外延层的衬底进行快速热退火处理，n+型埋层内的n型离子进入所述硅外延层，形成n型硅外延层；
采用原位掺杂的方法在所述n型硅外延层表面形成p型硅外延层，n型硅外延层与p型硅外延层厚度之和小于第一通孔的深度；
在位于外围区域的p型硅外延层表面形成电极层，在位于存储区域的p型硅外延层表面形成相变层。
2.依据权利要求1的相变存储器制造方法，其特征在于，所述绝缘介质层的厚度是2000～9000埃。
3.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层的形成方法是原位掺杂。
4.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层的掺杂离子是磷离子或者砷离子。
5.依据权利要求4的相变存储器制造方法，其特征在于，形成所述n型硅外延层的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、As2H3、HCl、H2，总的气体流量为0.1-100slm。
6.依据权利要求1的相变存储器制造方法，其特征在于，所述p型硅外延层的掺杂离子是硼离子。
7.依据权利要求6的相变存储器制造方法，其特征在于，形成所述p型硅外延层的工艺参数是温度600-1150℃，压强0.01-100托，通入的气体为Si2H6、SiH4、SiH2Cl2、B2H6、HCl、H2，总的气体流量为0.1-100slm。
8.依据权利要求1的相变存储器制造方法，其特征在于，所述n+型埋层的掺杂离子是磷离子或者砷离子。
9.依据权利要求2至5中任意一项的相变存储器制造方法，其特征在于，所述n型硅外延层的厚度是1000～4000埃。
10.依据权利要求1、6、7中任意一项的相变存储器制造方法，其特征在于，所述p型硅外延层的厚度是1000～4000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105602610A CN102479921B (zh) | 2010-11-25 | 2010-11-25 | 相变存储器制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105602610A CN102479921B (zh) | 2010-11-25 | 2010-11-25 | 相变存储器制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102479921A CN102479921A (zh) | 2012-05-30 |
| CN102479921B true CN102479921B (zh) | 2013-12-04 |
Family
ID=46092468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105602610A Active CN102479921B (zh) | 2010-11-25 | 2010-11-25 | 相变存储器制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102479921B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017121693B4 (de) * | 2017-09-19 | 2022-12-08 | Infineon Technologies Ag | Dotierungsverfahren |
| CN111834392B (zh) * | 2019-04-22 | 2023-11-10 | 华邦电子股份有限公司 | 电阻式随机存取存储器结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882602A (zh) * | 2009-05-08 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973279B1 (ko) * | 2008-09-05 | 2010-08-02 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| KR100973278B1 (ko) * | 2008-09-05 | 2010-08-02 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
-
2010
- 2010-11-25 CN CN2010105602610A patent/CN102479921B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882602A (zh) * | 2009-05-08 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 赵策洲，高勇.半导体硅基材料及其光波导.《半导体硅基材料及其光波导》.电子工业出版社,1997, * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102479921A (zh) | 2012-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10014347B2 (en) | Arrays of memory cells and methods of forming an array of memory cells | |
| US8416616B2 (en) | Phase change memory device and method for manufacturing the same | |
| US7598112B2 (en) | Phase change memory devices and their methods of fabrication | |
| US6800563B2 (en) | Forming tapered lower electrode phase-change memories | |
| US20100308296A1 (en) | Phase change memory cell with self-aligned vertical heater | |
| CN101425528B (zh) | 衬底中埋植二极管的相变存储器 | |
| KR101781625B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| US7985959B2 (en) | Self-aligned vertical bipolar junction transistor for phase change memories | |
| US8866116B2 (en) | Semiconductor memory devices having predetermined conductive metal levels and methods of fabricating the same | |
| US9614152B2 (en) | Phase change material layers | |
| CN106158616B (zh) | 三维半导体集成电路器件及其制造方法 | |
| KR101338160B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| KR20080039701A (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| CN101483185B (zh) | 存储器单元和存储器阵列 | |
| CN101939836A (zh) | 存储器单元、形成存储器单元的方法及形成经编程的存储器单元的方法 | |
| KR100967682B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| CN102479921B (zh) | 相变存储器制造方法 | |
| US20160104746A1 (en) | Methods of fabricating a variable resistance memory device using masking and selective removal | |
| CN103311264A (zh) | 半导体器件 | |
| CN102487068B (zh) | 相变存储器制造方法 | |
| KR20090026674A (ko) | 수직형 피엔 다이오드의 형성방법 | |
| KR20100032583A (ko) | 상변화 기억 소자의 제조방법 | |
| KR100951660B1 (ko) | 상변화 메모리 장치 및 그 제조방법 | |
| KR20090003713A (ko) | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법 | |
| KR20090026679A (ko) | 상변화 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |