CN102487068B - 相变存储器制造方法 - Google Patents
相变存储器制造方法 Download PDFInfo
- Publication number
- CN102487068B CN102487068B CN201010571432.XA CN201010571432A CN102487068B CN 102487068 B CN102487068 B CN 102487068B CN 201010571432 A CN201010571432 A CN 201010571432A CN 102487068 B CN102487068 B CN 102487068B
- Authority
- CN
- China
- Prior art keywords
- epitaxy layer
- silicon epitaxy
- phase transition
- layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器制造方法，包括：提供衬底，所述衬底包括存储区域和外围区域；在外围区域衬底表面形成隔离介质层，在存储区域衬底内形成n+型埋层；在存储区域衬底内形成通孔，所述通孔暴露所述n+型埋层；在所述通孔内形成高度小于所述通孔的n型硅外延层；在所述n型硅外延层表面形成填充满所述通孔的p型硅外延层；在所述n型外延层表面形成填充满所述通孔的p型硅外延层。本发明所提供的相变存储器制作方法分两步分别沉积用于形成n型硅外延层和p型硅外延层的硅外延层，并且在沉积硅外延层时对外围区域衬底形成保护。采用本发明所提供的相变存储器制造方法可以提高相变存储器的性能，降低工艺难度。
Description
技术领域
本发明涉及半导体技术，特别涉及相变存储器制造方法。
背景技术
具有如锗(Ge)、硒(Se)、碲(Sb)、铋(Bi)等元素构成的合金型固态相变材料，逐渐作为相变材料被用到半导体器件中。固态相变材料至少存在两种不同的固态状态。最极端的两种状态能够被简单地分为非晶态和结晶态。在这两种状态之间还有其他更不容易辨别的状态。非晶态具有无序的原子结构，表现为绝缘的电学性质；而结晶状态通常是多晶，表现出P型半导体那样的电学性质。固态相变材料的电阻率在非晶态和结晶态之间变化。
具体地说，当这种固态相变材料被加热时，就会从一种状态(例如非晶态)转变为第二种状态(例如结晶态)。状态之间的转变可以因受热不同而选择性地可逆，也就是说，固态相变材料可以被设定成一种电学状态并可以被复位。正如其他具有两种或更多种可辨别和可选择状态的材料一样，固态相变材料的两个稳定状态中的任一个都能被指定为逻辑1而另一个被指定为逻辑0。于是，固态相变材料就可以被用于存储器件，准确地说是非易失存储器。此外，利用结晶态和非晶态之间的中间状态所固有的电阻率变化，还可以制造多位存储元件。关于由固态相变材料所制造的相变存储器的结构可以参考公开号为CN1627547A的中国发明专利申请所公开的内容。
二极管由于单元尺寸上的优势，被认为是高密度相变随机存储器驱动管的不二之选。在专利号为US7671395B的美国专利中公开了一种如图1至图4所示的形成相变存储器的方法，首先请参考图1，提供半导体衬底100，所述衬底分为存储区域A和外围区域B，采用离子注入的方法在存储区域A衬底表面形成n+型埋层101；接着参考图2，在n+型埋层101表面和外围区域B衬底表面形成硅外延层102，并在位于外围区域B的硅外延层102表面形成光刻胶层103；再参考图3，以所述光刻胶层103为掩膜对位于存储区域A的硅外延层102如箭头300所示注入n型离子，形成n型硅外延层104，并在硅外延层102内形成隔离结构106，相邻隔离结构106定义驱动二极管的位置及宽度；再参考图4，仍然以所述光刻胶层103为掩膜对位于存储区域A的n型硅外延层104如箭头400所示注入p型离子，使部分厚度的n型硅外延层104反转为p型外延层105，在存储区域A形成驱动二极管。接着，在后续步骤中在外围区域B形成CMOS晶体管。
但是以上述方法在存储区域形成的驱动二极管的性能不好，并且在外围区域形成的CMOS晶体管的工艺比较复杂。
发明内容
本发明解决的问题是提供一种能够提高驱动二极管性能，并简化外围区域晶体管形成工艺的相变存储器制造方法。
本发明提供的相变存储器制造方法，包括：提供衬底，所述衬底包括存储区域和外围区域；在存储区域衬底内形成通孔；在外围区域衬底表面形成隔离介质层；在所述通孔内形成高度小于所述通孔的n型硅外延层；在所述n型外延层表面形成填充满所述通孔的p型硅外延层；去除外围区域衬底表面的隔离介质层，在外围区域衬底表面形成CMOS晶体管。
优选地，存储区域衬底内形成有n+型埋层，所述通孔暴露所述n+型埋层，所述n+型埋层与所述n型硅外延层电连接。
优选地，所述n+型埋层形成所述通孔之后，或者形成于所述通孔之前。
优选地，所述n+型埋层的掺杂离子为磷或者砷。
优选地，所述n型硅外延层和p型硅外延层的形成方法是选择性外延沉积法。
优选地，所述选择性外延沉积法的工艺参数为温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括HCl，HCl的流量是10-200sccm、通入的气体还包括H2，H2的流量为5-100slm。
优选地，所述n型硅外延层的掺杂方法是原位掺杂，所述p型硅外延层的掺杂方法是原位掺杂。
优选地，所述n型硅外延层的掺杂方法是原位掺杂，所述p型硅外延层的掺杂方法是离子注入。
优选地，所述n型硅外延层的掺杂方法是离子注入，所述p型硅外延层的掺杂方法是原位掺杂。
优选地，形成所述n型硅外延层的工艺参数是温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括As2H3或者PH3，As2H3或者PH3的流量是0.5-300sccm、通入的气体还包括HCl，HCl的流量是10-200sccm、通入的气体还包括H2，H2的流量为5-100slm。
优选地，形成所述p型硅外延层的工艺参数是温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括B2H6，B2H6的流量是0.5-300sccm、通入的气体还包括HCl，流量是10-200sccm、通入的气体还包括H2，流量为5-100slm。
优选地，所述n型硅外延层的厚度是1000～4000埃。
优选地，所述p型硅外延层的厚度是1000～4000埃。
优选地，所述隔离介质层的厚度是5-50nm。
与现有技术相比，本发明具有以下优点：
第一、本发明首先在外围区域形成隔离介质层，然后在存储区域选择性地形成硅外延层，所以在后续在外围区域形成晶体管的过程中，可以在去除隔离介质层之后，直接在衬底表面形成所述晶体管，简化了形成晶体管的工艺；
第二、本发明在形成驱动二极管的过程中，先通过原位掺杂或者离子注入的方法形成n型硅外延层，再形成硅外延层，并通过离子注入或者原位掺杂的方法，使第二次形成的硅外延层为p型硅外延层，从而便于控制n型硅外延层和p型硅外延层中掺杂离子的分布；
第三、本发明采用原位掺杂的方法形成n型硅外延层和p型硅外延层，降低了生产成本，减小了掺杂过程对衬底的损伤，从而提高了器件的性能。
附图说明
图1至图4是现有的相变存储器形成方法的剖面示意图；
图5是本发明一个实施例所提供的相变存储器形成方法的流程示意图；
图6至图10是本发明一个实施例所提供的相变存储器形成方法的剖面示意图。
具体实施方式
由背景技术可知，以现有相变随机存储器形成方法在存储区域形成的二极管性能不够好，在外围区域形成的晶体管工艺复杂。本发明的发明人对上述问题进行研究，发现造成存储区域形成的二极管性能不好，在外围区域形成的晶体管工艺复杂和现有硅外延层102的形成方法有关。
请参考图3与图4，在形成p型硅外延层105时，需要先将部分n型硅外延层104反转，从而造成p型硅外延层105与n型硅外延层104部分重叠，即掺杂离子的分布难以控制，从而影响二极管性能。
另外，请参考图4，在对硅外延层进行掺杂在存储区域A形成p型硅外延层105与n型硅外延层104后，去除位于外围区域衬底表面的光刻胶层103，在外围区域的硅外延层102内形成CMOS晶体管，但是纯净的硅外延层电阻值过大，会造成所形成CMOS晶体管和衬底隔绝，驱动电流过小，所以需要对硅外延层102进行掺杂以降低其电阻值。如果在形成硅外延层102时原位掺杂会对后续形成CMOS晶体管的沟道产生影响，容易产生漏电流，如果先形成纯净的硅外延层102，接着通过热扩散的方法使衬底中的掺杂离子进入硅外延层102中，掺杂离子在硅外延层102中的分布又很难控制，而利用离子注入的方法对硅外延层进行掺杂同样容易产生漏电流，且成本高。所以后续形成CMOS晶体管的工艺难度比较大。
发明人通过进一步的研究在本发明中提供一种可以提高二极管性能，并可以降低形成CMOS晶体管的工艺难度的相变存储器制造方法。本发明所提供的相变存储器制造方法包括：提供衬底，所述衬底包括存储区域和外围区域；在存储区域衬底内形成通孔；在外围区域衬底表面形成隔离介质层；在所述通孔内形成高度小于所述通孔的n型硅外延层；在所述n型外延层表面形成填充满所述通孔的p型硅外延层；去除外围区域衬底表面的隔离介质层，在外围区域衬底表面形成CMOS晶体管。图5是本发明的一个实施例的流程示意图，包括：
步骤S101，提供衬底，所述衬底包括存储区域和外围区域；
步骤S102，在存储区域衬底内形成n+型埋层；
步骤S103，在外围区域衬底表面形成隔离介质层；
步骤S104，在存储区域衬底内形成通孔，所述通孔暴露所述n+型埋层；
步骤S105，在所述通孔内形成高度小于所述通孔的n型硅外延层；
步骤S106，在所述n型外延层表面形成填充满所述通孔的p型硅外延层；
步骤S107，去除外围区域衬底表面的隔离介质层，在外围区域衬底表面形成CMOS晶体管。
本发明所提供的相变存储器制造方法先在外围区域表面形成隔离介质层，再在存储区域分别形成n型硅外延层和p型硅外延层，所述的n型硅外延层和p型硅外延层不会覆盖外围区域，所以后续在外围区域形成CMOS晶体管时，可以先去除隔离介质层，然后直接在衬底表面形成CMOS晶体管，省去了降低外围区域硅外延层的电阻的工艺，从而降低了工艺难度，提高了工艺效率；
进一步，本发明先在存储区域形成n型硅外延层，再沉积p型硅外延层，而不是部分反转所形成的n型硅外延层，使部分n型硅外延层反转为p型硅外延层，从而容易控制掺杂离子的分布，提高了二极管的性能；
第三、本发明采用原位掺杂的方法形成n型硅外延层和p型硅外延层，降低了生产成本，减小了掺杂过程对衬底的损伤，从而提高了器件的性能。
为了便于理解本发明，在下文中结合附图对本发明做进一步阐述。
请参考图6，提供衬底200，所述衬底200包括存储区域C和外围区域D。
其中，所述衬底200的材质可以为硅、锗硅、绝缘体上硅等。作为一个实施例，所述衬底200为形成有晶体管的硅衬底，所述晶体管用于控制后续形成的二极管。存储区域C与外围区域D之间以隔离结构隔开，比如浅沟槽隔离结构。存储区域用于形成存储单元，每个存储区域可以包括若干个存储子单元，每个存储子单元包括一个二极管，相邻存储子单元之间以隔离结构隔开。外围区域用于形成CMOS晶体管，控制存储单元的工作状态，每个外围区域可以包括若干个控制子单元，每个控制子单元包括一个CMOS晶体管，在本实施例中，存储区域C包括一个存储子单元。
参考图7，在存储区域C衬底200内形成n+型埋层202。
具体包括，在衬底表面形成覆盖外围区域衬底的光刻胶层，然后以所述光刻胶层为掩膜，向衬底注入n型离子，比如磷离子形成n+型埋层202，注入磷的剂量为1×1013ions/cm2，注入磷离子所需的能量为1.25MeV。后续形成的通孔暴露所述n+型埋层202，所述n+型埋层202可以降低衬底内晶体管与后续形成的二极管之间的电阻率。形成n+型埋层202后去除所述光刻胶层。
继续参考图7，在外围区域D衬底200表面形成隔离介质层201。
所述隔离介质层201形成步骤包括：
在所述衬底200表面形成隔离介质层，所述隔离介质层的材料是氧化硅、氮化硅或者氮氧化硅；
图案化刻蚀所述隔离介质层，保留位于外围区域D衬底200表面的隔离介质层201。
在本发明的实施例中，所述隔离介质层的形成工艺是等离子增强化学气相沉积工艺或者低压化学气相沉积工艺，所述隔离介质层的厚度是5-50nm，所述隔离介质层第一可以在后续形成硅外延层的时候隔离外围区域衬底，使外延层不形成在外围区域，第二可以在后续离子注入的时候保护外围区域衬底不受到损伤。所述隔离介质层的厚度太小，可能不足以保证在后续工艺中保护衬底，所述隔离介质层厚度过大会造成原料的浪费，并且会增加后续去除所述隔离介质层的难度。在本发明的较佳实施例中，所述隔离介质层的厚度是25nm。
n+型埋层202与隔离介质层201的形成次序可以根据工艺需要进行调节。
参考图8，在存储区域衬底内形成通孔203，所述通孔203暴露所述n+型埋层202。
在本实施例中，所述通孔203的形成方法是图案化刻蚀所述衬底200，在存储区域形成位置及宽度与后续形成的二极管位置及宽度相对应的通孔203。比如说在衬底表面和隔离介质层201表面形成含有开口的光刻胶层，所述开口的位置及宽度与后续形成的二极管位置及宽度相对应，然后沿所述开口刻蚀衬底直至暴露所述n+型埋层202。在本发明的其他实施例中，还可以先形成覆盖衬底表面的隔离介质层201，然后在隔离介质层201表面形成含有开口的光刻胶层，所述开口的位置及宽度与后续形成的二极管的位置及宽度相对应，然后沿所述开口刻蚀隔离介质层201及衬底，直至暴露所述n+型埋层202，再去除光刻胶层。
所述通孔203的深度的范围是2000-8000埃，优选的范围是4000-5000埃。
在本实施例中，先形成n+型埋层202，然后形成通孔；在本发明的其他实施例中，也可以刻蚀形成通孔，然后向存储区域注入n型离子，形成n+型埋层202，通孔暴露所述n+型埋层202。
参考图9，在所述通孔203内形成高度小于所述通孔的n型硅外延层204。
所述n型硅外延层204的厚度是1000～4000埃，优选的厚度是1500埃。所述n型硅外延层205的掺杂离子可以是任何n型离子，比如是磷离子或者砷离子。
在本发明的一个实施例中，所述n型硅外延层204的形成方法是热扩散，具体的步骤包括：在所述第一通孔203所暴露的衬底200表面形成硅外延层，所述硅外延层厚度小于第一通孔的深度；对包括所述硅外延层的衬底进行温度在900-1250℃的快速热退火处理，n+型埋层202内的n型离子进入所述硅外延层，形成n型硅外延层204。
形成硅外延层的方法可以采用现有的外延工艺，在本实施例中，形成所述硅外延层的工艺参数为温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括HCl气体，所述HCl气体的流量是10-200sccm、通入的气体还包括H2，H2的流量为5-100slm。可以通过控制沉积时间控制形成的硅外延层的厚度。
所述H2是载体气体，所述HCl气体可以避免在隔离介质层201表面形成硅外延层。
在本发明的另一个实施例中，所述n型硅外延层204的形成方法是，根据上述工艺参数形成硅外延层，然后对所述硅外延层注入n型离子，比如磷离子或者砷离子形成n型硅外延层204。
在本发明的另外一个实施例中，所述n型硅外延层204的形成方法是原位掺杂，工艺参数是温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括As2H3或者PH3，As2H3或者PH3的流量是0.5-300sccm、通入的气体还包括HCl，HCl的流量是10-200sccm、通入的气体还包括H2，H2的流量为5-100slm。
所述H2是载体气体，所述HCl气体可以避免在隔离介质层201表面形成硅外延层，As2H3或者PH3提供掺杂离子。
在本发明的实施例中，可以通过控制沉积时间以及其他工艺参数控制所形成的n型硅外延层204的厚度在1000～4000埃的范围之内，也可以先形成填充满所述通孔203的n型硅外延层204，然后在通过回刻工艺去除部分n型硅外延层204，保留厚度为1000～4000埃的n型硅外延层204。
参考图10，在所述n型外延层204表面形成填充满所述通孔203的p型硅外延层205。
所述p型硅外延层205的掺杂离子可以是任何p型离子，在本发明的一个实施例中所述p型硅外延层206的掺杂离子是硼离子。在本发明的一个实施例中，采用外延工艺形成填充满所述第一通孔204的p型硅外延层206，具体的工艺参数为温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括B2H6，B2H6的流量是0.5-300sccm、通入的气体还包括HCl，HCl的流量是10-200sccm、通入的气体还包括H2，H2的流量为5-100slm。
所述H2是载体气体，所述HCl气体可以避免在隔离介质层201表面形成硅外延层，B2H6分解产生硼离子从而提供掺杂离子。
在本发明的其他实施例中，还可以先形成纯净的硅外延层，然后对所述硅外延层注入p型离子，形成p型硅外延层205。形成所述硅外延层的工艺参数为温度600-1150℃，压强5-150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50-1000sccm、通入的气体还包括HCl气体，所述HCl气体的流量是10-200sccm、通入的气体还包括H2，H2的流量为5-100slm。
在本发明的实施例中，提供了原位掺杂、热扩散、离子注入三种形成n型外延层204的方法，在采用离子注入的方法形成n型外延层204时，为了使n型离子不影响存储区域内硅外延层之外的器件，比如衬底内的晶体管，需要形成覆盖通孔之外的表面的光刻胶层，从而会增加费用；此外，离子注入过程中，离子会轰击衬底表面，从而容易对衬底造成损伤。所以，采用原位掺杂或者热扩散的方法形成n型外延层204是本发明的优选实施方式。
同样的道理，采用原位掺杂的方法形成p型硅外延层205也是本发明的优选实施方式。
所述n型外延层204与p型硅外延层205构成二极管。在后续步骤中，在外围区域D衬底200表面形成CMOS晶体管，在p型硅外延层205表面形成相变层，所述相变层用于存储数据，优选地，所述相变层与p型硅外延层205之间还形成有金属层，所述金属层的宽度小于相变层的宽度，以增加欧姆电阻，提高对相变层的加热效率。
接着，去除外围区域D衬底表面的隔离介质层201，在外围区域D衬底200表面形成CMOS晶体管。
可以采用现有去除工艺，比如采用含有磷酸的试剂去除所述隔离介质层201，并采用CMOS晶体管形成工艺在外围区域D衬底200表面形成CMOS晶体管。
在本实施例中，后续形成的CMOS晶体管与衬底相对的表面与p型硅外延层205与衬底相背的表面齐平，从而可以节省后续形成互连结构的工艺步骤，并且提高CMOS晶体管的工作效率。
在本发明的后续工艺中，还包括形成相变层，导电插塞以及互联结构等，因为这些步骤都为本领域技术人员所熟知，所以在本实施方式中不再详述。
综上，本发明具有以下优点：
第一、本发明首先在外围区域形成隔离介质层，然后在存储区域选择性地形成硅外延层，所以在后续在外围区域形成晶体管的过程中，可以在去除隔离介质层之后，直接在衬底表面形成所述晶体管，简化了形成晶体管的工艺；
第二、本发明在形成驱动二极管的过程中，先通过原位掺杂或者离子注入的方法形成n型硅外延层，再形成硅外延层，并通过离子注入或者原位掺杂的方法，使第二次形成的硅外延层为p型硅外延层，从而便于控制n型硅外延层和p型硅外延层中掺杂离子的分布；
第三、本发明采用原位掺杂的方法形成n型硅外延层和p型硅外延层，降低了生产成本，减小了掺杂过程对衬底的损伤，从而提高了器件的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种相变存储器制造方法，其特征在于，包括
提供衬底，所述衬底包括存储区域和外围区域；
在存储区域衬底内形成通孔，在外围区域衬底表面形成隔离介质层；
所述隔离介质层形成后，在所述通孔内形成高度小于所述通孔的n型硅外延层，形成的所述n型硅外延层的厚度小于所述通孔的深度；
在所述n型外延层表面形成填充满所述通孔的p型硅外延层；
所述n型硅外延层与所述p型硅外延层形成后，去除外围区域衬底表面的隔离介质层，在外围区域衬底表面形成CMOS晶体管。
2.依据权利要求1的相变存储器制造方法，其特征在于，存储区域衬底内形成有n+型埋层，形成的所述通孔暴露所述n+型埋层，所述n+型埋层与所述n型硅外延层电连接。
3.依据权利要求1的相变存储器制造方法，其特征在于，还包括在存储区域衬底内形成n+型埋层的步骤，所述n+型埋层形成于所述通孔之后，或者形成于所述通孔之前。
4.依据权利要求2至3任意一项的相变存储器制造方法，其特征在于，所述n+型埋层的掺杂离子为磷或者砷。
5.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层和p型硅外延层的形成方法是选择性外延沉积法。
6.依据权利要求5的相变存储器制造方法，其特征在于，所述选择性外延沉积法的工艺参数为温度600～1150℃，压强5～150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50～1000sccm，通入的气体还包括HCl，HCl的流量是10～200sccm，通入的气体还包括H2，H2的流量为5～100slm。
7.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层的掺杂方法是原位掺杂，所述p型硅外延层的掺杂方法是原位掺杂。
8.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层的掺杂方法是原位掺杂，所述p型硅外延层的掺杂方法是离子注入。
9.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层的掺杂方法是离子注入，所述p型硅外延层的掺杂方法是原位掺杂。
10.依据权利要求7或8的相变存储器制造方法，其特征在于，形成所述n型硅外延层的工艺参数是温度600～1150℃，压强5～150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50～1000sccm、通入的气体还包括As2H3或者PH3，As2H3或者PH3的流量是0.5～300sccm、通入的气体还包括HCl，HCl的流量是10～200sccm、通入的气体还包括H2，H2的流量为5～100slm。
11.依据权利要求7或9的相变存储器制造方法，其特征在于，形成所述p型硅外延层的工艺参数是温度600～1150℃，压强5～150托，通入的气体包括含硅气体Si2H6、SiH4、SiH2Cl2中的一种或者组合，所述含硅气体的流量是50～1000sccm、通入的气体还包括B2H6，B2H6的流量是0.5～300sccm、通入的气体还包括HCl，HCl的流量是10～200sccm、通入的气体还包括H2，H2的流量为5～100slm。
12.依据权利要求1的相变存储器制造方法，其特征在于，所述n型硅外延层的厚度是1000～4000埃。
13.依据权利要求1的相变存储器制造方法，其特征在于，所述p型硅外延层的厚度是1000～4000埃。
14.依据权利要求1的相变存储器制造方法，其特征在于，所述隔离介质层的厚度是5～50nm。
15.依据权利要求1的相变存储器制造方法，其特征在于，在形成所述n型外延层和/或所述p型硅外延层的过程中，通入的气体包括HCl，以避免在隔离介质层的表面形成硅外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010571432.XA CN102487068B (zh) | 2010-12-02 | 2010-12-02 | 相变存储器制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010571432.XA CN102487068B (zh) | 2010-12-02 | 2010-12-02 | 相变存储器制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102487068A CN102487068A (zh) | 2012-06-06 |
| CN102487068B true CN102487068B (zh) | 2015-09-02 |
Family
ID=46152539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010571432.XA Active CN102487068B (zh) | 2010-12-02 | 2010-12-02 | 相变存储器制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102487068B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779278A (zh) * | 2012-10-22 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477699A (zh) * | 2002-08-20 | 2004-02-25 | �����ɷ� | 存储元件及制造方法 |
| CN101882602A (zh) * | 2009-05-08 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100517743C (zh) * | 2007-08-03 | 2009-07-22 | 中国科学院上海微系统与信息技术研究所 | 一种抗辐照高可靠的相变存储器器件单元及其制作方法 |
| US8030634B2 (en) * | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| KR101556929B1 (ko) * | 2009-03-23 | 2015-10-02 | 삼성전자주식회사 | 다이오드 구조체 및 이를 포함하는 저항성 메모리 소자 |
-
2010
- 2010-12-02 CN CN201010571432.XA patent/CN102487068B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477699A (zh) * | 2002-08-20 | 2004-02-25 | �����ɷ� | 存储元件及制造方法 |
| CN101882602A (zh) * | 2009-05-08 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102487068A (zh) | 2012-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101425528B (zh) | 衬底中埋植二极管的相变存储器 | |
| US8476085B1 (en) | Method of fabricating dual trench isolated epitaxial diode array | |
| CN102782848B (zh) | 基于晶闸管的存储器单元、包含其的装置及系统以及用于形成其的方法 | |
| CN101814492B (zh) | 具有金属栅极堆叠的集成电路与其形成方法 | |
| CN101167169B (zh) | 以高效率转移应力之形成接触绝缘层之技术 | |
| US6133102A (en) | Method of fabricating double poly-gate high density multi-state flat mask ROM cells | |
| CN103824860B (zh) | 制造存储器单元法、制造存储器单元装置法和存储器单元 | |
| US20050180191A1 (en) | Forming tapered lower electrode phase-change memories | |
| CN101669201A (zh) | 包含具有工艺容限配置的基板二极管的soi器件以及形成该soi器件的方法 | |
| CN101506978A (zh) | 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法 | |
| CN101490836B (zh) | 用于数据存储电路的非对称性晶体管 | |
| TW200402834A (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| US8853027B2 (en) | Split gate flash cell | |
| CN102487068B (zh) | 相变存储器制造方法 | |
| CN103107073A (zh) | 金属栅极的形成方法 | |
| CN102479921B (zh) | 相变存储器制造方法 | |
| CN1988179A (zh) | 非易失性浮置栅极存储单元及其制造方法 | |
| US10062702B2 (en) | Mask read-only memory device | |
| JP2014003043A (ja) | フィールドサイドサブビットラインｎｏｒフラッシュアレイ及びその製造方法 | |
| CN102693905B (zh) | 闪存单元及其浮栅的形成方法 | |
| CN103107075B (zh) | 金属栅极的形成方法 | |
| CN101752312B (zh) | 具有双浅沟道隔离槽的高密度二极管阵列的制造方法 | |
| US20150097224A1 (en) | Buried trench isolation in integrated circuits | |
| CN106972018B (zh) | 一种闪存及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |