CN101752312B

CN101752312B - 具有双浅沟道隔离槽的高密度二极管阵列的制造方法

Info

Publication number: CN101752312B
Application number: CN2008102039424A
Authority: CN
Inventors: 张挺; 宋志棠; 刘波; 封松林
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2008-12-03
Filing date: 2008-12-03
Publication date: 2012-05-30
Anticipated expiration: 2028-12-03
Also published as: CN101752312A

Abstract

本发明公开了一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其首先在具有第一导电类型的衬底上采用侧墙技术等工艺手段制作出相互独立的字线阵列，并使各字线由较深的浅沟道隔离槽(STI)隔离，再通过沉积及光刻等工艺，在每一STI的底部及部分侧壁，沉积含有易扩散第二导电类型原子的材料层，接着采用高温退火等处理方法使上述材料层中的第二导电类型原子扩散至相应各字线中，然后再采用离子注入及光刻等工艺在各字线上形成两层不同导电类型的薄层，并再次采用侧墙技术等工艺手段分离处于同一字线上的各二极管，且使各二极管之间被较浅的STI所分离，最后进行介质材料填充及平坦化形成二极管阵列，此方法制作的二极管阵列密度高，成本具有一定优势。

Description

具有双浅沟道隔离槽的高密度二极管阵列的制造方法

技术领域

本发明涉及一种二极管阵列的制造方法，特别涉及一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法。

背景技术

相变随机存储器(PCRAM)被公认为是近四十年以来半导体存储器技术最大的突破，其具有优越的数据保持能力、极好的半导体工艺兼容性、较快的速度和竞争力的成本优势。PCRAM不仅有着各方面的优越性能，并且是一种通用的存储器，具有广阔的市场前景。在其实现产业化之后，有望部分或者全面替代目前的包括闪存(flash)、动态随机存储器(DRAM)、及硬盘在内的多种存储器件，从而在半导体存储器市场中占据重要的地位。

目前，PCRAM的存储单元部分是基于相变材料的相变，而相变材料可通过对电信号进行编程来调节材料的电阻率，在实际存储器芯片的应用中，往往是通过逻辑器件对存储单元进行选通和操作。由于现有PCRAM中逻辑器件单元的面积远大于存储单元的面积，因此PCRAM的密度主要取决于驱动的晶体管的尺寸。在高密度的PCRAM存储阵列中，二极管因为其具有相对较小的单元面积而成为目前各大半导体公司发展的主流方向，目前应用此技术制造的芯片存储容量已经达到512Mb。

然而，在二极管选通的PCRAM制造中，如何制造二极管是技术的关键，也是各大公司的角力所在。目前，三星公司主要采用选择性外延法在重掺杂的位线上方制造二极管，但是此方法对制造流程有很高的要求，制造成本很高。而在申请号为200810041516.5、标题是双浅沟道隔离的双极型晶体管选通相变存储器结构和制造方法，这一中国专利中，发明人提供了一种具有竞争力的二极管结构和制造方法，然而该方法成本仍然较高，而且制作出的二极管阵列的密度也难以满足当今发展的需要。因此，如何实现低成本制造高密度二极管阵列实已成为本领域技术人员亟待解决的技术课题。

发明内容

本发明的目的在于提供一种低成本的制造具有双浅沟道隔离槽隔离的高密度二极管阵列的方法。

为了达到上述目的及其他目的，本发明提供的具有双浅沟道隔离槽隔离的高密度二极管阵列的制造方法，包括步骤：1)在具有第一导电类型的衬底上，采用侧墙工艺，制作出相互独立的字线阵列，并使各字线之间具有第一深度的浅沟道隔离槽；2)采用包括沉积、及光刻在内的工艺，在每一具有第一深度的浅沟道隔离槽的底部及侧壁，沉积含有第二导电类型原子的掺杂层，且使所述掺杂层仅覆盖部分侧壁而未到达相应各具有第一深度的浅沟道隔离槽的顶部，同时采用的所述第二导电原子在高温退火的条件下应能扩散到字线中；3)采用包括高温退火在内的处理使所述掺杂层的第二导电原子扩散至相应各字线中；4)采用刻蚀法使扩散有所述第二导电原子的各字线分隔以保持各字线之间的电学不导通；5)通过侧墙工艺和离子注入法在所形成的各字线上形成二极管结构，且使各二极管之间被具有第二深度的浅沟道隔离槽所分离，同时所述第二深度小于所述第一深度；6)采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

此外，本发明还提供一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其包括步骤：1)在第一导电类型的衬底上，采用侧墙工艺制造出互相独立的字线，并使各字线之间具有第一深度的浅沟道隔离槽；2)在每一具有第一深度的浅沟道隔离槽沉积能阻挡原子扩散的阻挡材料，并通过回刻工艺把覆盖在各字线上方和所述具有第一深度的浅沟道隔离槽侧壁的所述阻挡材料去除，使所述阻挡材料仅覆盖所述具有第一深度的浅沟道隔离槽的底部；3)在所形成的结构表面沉积含有第二导电类型物质的材料，并把覆盖在各字线上方和所述具有第一深度的浅沟道隔离槽槽口处的含有第二导电类型原子的材料去除，采用的所述第二导电原子在高温退火的条件下应能扩散到字线中；4)采用包括高温退火在内的处理使所述第二导电原子扩散至所述各字线中；5)采用刻蚀法将所述具有第一深度的浅沟道隔离槽中含有第二导电类型原子的材料去除；6)采用离子注入和光刻法在所述各位线上方形成两层不同导电类型的薄层以与掺杂有第二导电类型原子的字线形成二极管，并采用侧墙工艺使同一字线上方的各个二极管之间被具有第二深度的浅沟道隔离槽分隔开，同时所述第二深度小于所述第一深度；7)采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

再有，本发明又提供一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其包括步骤：1)在第一导电类型的衬底上，采用侧墙工艺制造出互相独立的字线，并使各字线之间具有第一深度的浅沟道隔离槽；2)通过离子注入在所述各字线底部形成第二导电类型的掺杂层；3)再采用离子注入在所述第二导电类型的掺杂层上方形成第一导电类型掺杂层；4)采用侧墙工艺和光刻工艺，在各字线上方形成分立的二极管，使同一字线上方的二极管被具有第二深度的浅沟道隔离槽分隔开，且所述第二深度小于所述第一深度；5)采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

其中，所述第一深度范围在10纳米到5微米之间，所述第二深度范围在5纳米到2微米之间。

所述第二导电物质为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、钾、铟、铊、锂、钾、钠、铍、镁、钙、银中的一种或者多种；沉积所述掺杂层或含有第二导电物质材料的方法可为气相沉积法、溅射法、原子层沉积法或溶胶—凝胶法；所述介质材料可为电阻率高于1欧姆·米的材料；所述高温退火处理条件可为：温度在300℃到1500℃之间，退火时间在1分钟到48小时之间。

综上所述，本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法通过采用二次侧墙工艺可制作出更小的线宽，进而制作出高密度的二极管阵列，由于侧墙工艺较为简单，易于控制，因此可有效节约制造成本。

附图说明

图1A—1P为本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法的实施例1流程示意图。

图2A-2F为本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法的实施例2流程示意图。

图3A—3C为本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法的实施例3流程示意图。

具体实施方式

以下将通过具体实施例对本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法作进一步的详细描述。

实施例一

请参见图1A—图1P，本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法包括下列步骤：

步骤1：在具有第一导电物质的衬底上采用侧墙工艺制作出相互独立的字线阵列，并使各字线之间具有第一深度的浅沟道隔离槽(STI)，其中，所述第一深度因所采用的半导体技术(比如90nm工艺或者45nm半导体工艺技术)节点的差异而不同，一般在10纳米到5微米之间。在本实施例中，制作具有第一深度的STI的字线的过程可如下：

首先在洁净的p型导电衬底1上，利用曝光和刻蚀工艺制造出氮化钛(TiN)线条2，如图1A所示；接着再通过化学气相沉积法围绕各线条2沉积Si₃N₄材料，并通过回刻工艺在各线条2的两侧保留部分的Si₃N₄材料3，即所谓的侧墙结构，如图1B所示；接着再采用溅射法在已形成的结构表面溅射TiN以形成TiN薄膜4，如图1C所示；然后再对所述TiN薄膜4进行化学机械抛光平坦化处理，在所述p型导电衬底1上形成Si₃N₄材料条和TiN材料条相互间隔的结构，如图1D所示；由于Si₃N₄材料与TiN材料在物理和化学性能存在重大差异，利用Si₃N₄在某一刻蚀条件下具有刻蚀速率较快的特点，可将TiN线条2和TiN薄膜4中的TiN作为硬掩模，在刻蚀过程中起到阻挡层的作用，由此采用反应离子刻蚀将Si₃N₄材料3被刻蚀，可得到较深的STI槽5，STI槽5的深度为500nm，各个STI槽分隔出了分离的TiN材料的字线，如图1E所示。

步骤2：采用包括沉积、及光刻在内的必要工艺，在每一具有第一深度的浅沟道隔离槽的底部及侧壁，沉积具有第二导电物质的掺杂层，且使所述掺杂层仅覆盖部分侧壁而未到达相应各具有第一深度的浅沟道隔离槽的顶部，同时采用的所述含有第二导电类型原子材料中的第二导电类型原子在高温退火的条件下应能扩散到字线中，其中，所述第二导电原子可为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、钾、铟、铊、锂、钾、钠、铍、镁、钙、银中的一种或者多种，具体选择可根据衬底的类型及字线的材料来确定，此为本领域技术人员所知悉，在此不再详细说明。此外，本领域技术人员可根据实际工艺要求选择适合的沉积掺杂层的方法，常用的沉积方法有气相沉积法、溅射法、原子层沉积法及溶胶—凝胶法等。在本实施例中，以沉积含砷(As)的掺杂层为例来进行说明，首先通过化学气相沉积法在TiN材料的各字线表面(包括顶部和侧壁)沉积具有As的玻璃薄膜6，如图1F所示；接着用甩胶机在沉积了玻璃薄膜6的结构表面旋转涂上光刻胶，并使光刻胶部分渗入STI槽5，再在刻蚀机中利用氧离子轰击TiN材料的各字线顶部，使TiN材料的各字线顶部的光刻胶去除，同时将靠近STI槽5的槽口部分的胶也被去除，但STI槽5靠近槽底部的部分残留有光刻胶，接着采用刻蚀工艺，把覆盖在STI槽5槽口和TiN材料的各字线顶部的玻璃薄膜6去除，STI槽5底部和部分侧壁的含As玻璃因为光刻胶的保护而没有被刻蚀，再去除各表面残留的光刻胶，形成的结构如图1G所示。

步骤3：采用包括高温退火在内的处理使所述掺杂层的第二导电物质扩散至相应各字线中，其中，在进行高温退火处理时，温度可控制在300℃到1500℃之间，退火时间控制在1分钟到48小时之间。在本实施例中，进行退火处理的温度设定为1200℃，退火5小时，如此即可使含As玻璃薄膜6中的As原子扩散到字线中，退火扩散完成后，字线就被As原子重掺杂，成为重掺杂的n型半导体，即形成了字线7，并具有较低的电阻率，如图1H所示。

步骤4：采用刻蚀法使扩散有所述第二导电原子的各字线分隔以保持各字线之间的电学不导通。由于STI槽5的底部也沉积有含As玻璃薄膜，所以在STI槽5底部也扩散进了众多As原子，使靠近含As玻璃薄膜的衬底1也具有较低电阻率，进而使相邻的字线之间能够相互导通。为此，需要利用TiN材料的各字线的TiN阻挡作用，再一次采用刻蚀法，将因As原子扩散而相互电导通的字线7分隔开，刻蚀完成在去除字线顶部的TiN后形成的结构如图1I所示。

步骤5：通过侧墙工艺和离子注入法在所形成的各字线上形成二极管结构，且使各二极管之间被具有第二深度的浅沟道隔离槽所分离，同时所述第二深度小于所述第一深度。具体过程为：先采用离子注入法，在字线7的上方注入形成n型轻掺杂的区域9和p型重掺杂的区域10，如图1J所示，如此区域10、9和字线7之间就形成了p+/n-/n+结构，再请参阅图1K，其为图1J中沿A-A方向的剖视图。然后再次采用侧墙工艺分离处于同一字线上的各二极管，且使各二极管之间被具有第二深度的浅沟道隔离槽所分离，所述第二深度范围在5纳米到2微米之间。在本实施例中，为了能够将同一字线7上方形成的p+/n-/n+结构分隔开，以便形成尺寸较小的二极管，先分别采用TiN和Si₃N₄材料形成线条11和侧墙12，如图1L所示，具体过程如步骤1所述，在此不再重述；然后再在已形成的结构表面沉积TiN薄膜13，如图1M所示；再采用化学机械抛光形成如图1N所示的结构；接着通过光刻法在位线7的上方制造出各个相互分离的二极管(由字线7、区域15、及区域16组成)，如图1O所示，二极管之间通过较浅的STI槽14分隔开，STI槽14的深度为150nm，相较于STI槽5(深度为500nm)，其深度较浅；最后再去除TiN硬掩膜层，形成如图1P的结构，沿图1P中的B-B方向的剖视图与图1J所示结构类似，在此不再绘制。

步骤6：采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列，可采用电阻率高于1欧姆·米的介质材料，例如，采用非晶硅作为介质材料进行填充，采用化学机械抛光法进行平坦化处理。

实施例2

本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法的具体过程如下：

首先在洁净的p型导电衬底21上，利用如实施例1类似的侧墙工艺制造出较深的STI槽22，以使各字线被STI槽22隔离，再采用化学气相沉积法在已形成的结构表面沉积能阻挡掺杂原子扩散的阻挡材料，例如氧化硅薄膜23，并采用回刻工艺把覆盖在各字线上方和所述具有第一深度的浅沟道隔离槽侧壁的所述氧化硅薄膜23去除，使所述氧化硅薄膜23仅覆盖所述具有第一深度的浅沟道隔离槽的底部，如图2A所示。接着采用化学气相沉积法沉积含磷(P)玻璃薄膜24，如图2B所示。然后再采用实施例1中的各工艺将覆盖在各字线顶部和STI槽22槽口的含磷玻璃薄膜24去除，仅留下处于STI槽22底部和部分侧壁的含磷玻璃薄膜24，同时再采用高温退火工艺使含磷玻璃薄膜24中的第二导电原子大量扩散到字线中，形成P重掺杂的字线25，如图2C所示。由于STI槽22的底部沉积有氧化硅，阻挡了磷原子向STI槽22底部的扩散，因此P重掺杂的字线25之间已呈电学隔离状态。接着再通过离子注入和光刻法在各字线25上分别形成n掺杂层26和p+掺杂层27，n掺杂层26、p+掺杂层27和P重掺杂的字线25形成了n+/n/p+的结构，如图2D所示，而图2D中沿C-C方向的投影如图2E所示。接着再通过侧墙工艺，将同一字线25上的n/p+结构分隔开，通过具有第二深度的STI槽形成分立的二极管结构，如图2F所示。最后再采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

在本实施例中，所述第一深度范围在10纳米到5微米之间，所述第二深度范围在5纳米到2微米之间，所述第二导电原子可为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、钾、铟、铊、锂、钾、钠、铍、镁、钙、银中的一种或者多种。

实施例3

在本实施例中，本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法与实施例1和实施例2不同在于采用的是洁净的n型导电衬底，如图3A所示，先在n型导电衬底31上采用侧墙工艺制造出较深(即第一深度)的STI槽32，STI槽32分隔开各个字线，然后再采用去除硬掩膜、离子注入等工艺在字线上依次形成重掺杂的p+字线、p型层33和n+型层35，如图3B所示，其中，图3B中沿D-D方向的投影如图3C所示，接着再利用侧墙工艺，在同一字线33上方形成分立的二极管，并使二极管之间通过较浅(即第二深度)的STI槽分隔开，最后再进行介质材料的填充及平坦化处理形成高密度二极管阵列。

综上所述，本发明的具有双浅沟道隔离槽的高密度二极管阵列的制造方法通过二次侧墙工艺能够制造出更小的线宽，进而制作出高密度的二极管阵列，以对电阻转换存储器进行选通。由于侧墙工艺要求较低，因而可有效降低单位密度的存储器制造成本。

尽管为说明目的公开了本发明的具体实施例和附图，其目的仅在于帮助理解本发明的内容并据以实施，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于各实施例和附图所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims

1.一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于包括步骤：

1)在第一导电类型的衬底上，采用侧墙工艺，制作出相互独立的字线阵列，并使各字线之间具有第一深度的浅沟道隔离槽；具体的，利用曝光和刻蚀工艺制造出氮化钛(TiN)线条，沉积围绕各线条的Si₃N₄材料，并通过回刻工艺在各线条的两侧保留部分的Si₃N₄材料，形成侧墙结构，并暴露一部分衬底表面，接着在已形成的结构表面溅射TiN以形成TiN薄膜，进行化学机械抛光平坦化处理，在所述第一导电类型的衬底上形成Si₃N₄材料条和TiN材料条相互间隔的结构，最后刻蚀Si₃N₄材料，以形成间隔排列于TiN之间的具有第一深度的浅沟道隔离槽；

2)采用包括沉积、及光刻在内的工艺，在每一具有第一深度的浅沟道隔离槽的底部及侧壁，沉积含有第二导电类型原子的掺杂层，且使所述掺杂层仅覆盖部分侧壁而未到达相应各具有第一深度的浅沟道隔离槽的顶部，同时采用的上述掺杂层中的第二导电类型原子在高温退火的条件下应能扩散到字线中；

3)采用包括高温退火在内的处理使所述掺杂层的第二导电原子扩散至相应各字线中；

4)采用刻蚀法使所述扩散有第二导电类型原子的各字线分隔，以保持各字线之间的电学不导通；

5)通过侧墙工艺和离子注入法在所形成的各字线上形成二极管结构，且使各二极管之间被具有第二深度的浅沟道隔离槽所分离，同时所述第二深度小于所述第一深度；

6)采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

2.如权利要求1所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第一深度范围在10纳米到5微米之间。

3.如权利要求1所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第二深度范围在5纳米到2微米之间。

4.如权利要求1所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第二导电类型的原子为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、钾、铟、铊、锂、钾、钠、铍、镁、钙、银中的一种或者多种。

5.如权利要求1所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：步骤2)中沉积所述掺杂层的方法为气相沉积法、溅射法、原子层沉积法及溶胶一凝胶法中的一种。

6.如权利要求1所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述介质材料是电阻率高于1欧姆·米的材料。

7.如权利要求1所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述高温退火处理条件为：温度在300℃到1500℃之间，退火时间在1分钟到48小时之间。

8.一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于包括步骤：

1)在第一导电类型的衬底上，采用侧墙工艺制造出互相独立的字线，并使各字线之间具有第一深度的浅沟道隔离槽，具体的，利用曝光和刻蚀工艺制造出氮化钛(TiN)线条，沉积围绕各线条的Si₃N₄材料，并通过回刻工艺在各线条的两侧保留部分的Si₃N₄材料，形成侧墙结构，并暴露一部分衬底表面，接着在已形成的结构表面溅射TiN以形成TiN薄膜，进行化学机械抛光平坦化处理，在所述第一导电类型的衬底上形成Si₃N₄材料条和TiN材料条相互间隔的结构，最后刻蚀Si₃N₄材料，以形成间隔排列于TiN之间的具有第一深度的浅沟道隔离槽；

2)在每一具有第一深度的浅沟道隔离槽沉积能阻挡原子扩散的阻挡材料，并通过回刻工艺把覆盖在各字线上方和上述具有第一深度的浅沟道隔离槽侧壁的所述阻挡材料去除，使所述阻挡材料仅覆盖具有第一深度的浅沟道隔离槽的底部；

3)在所形成的结构表面沉积含有第二导电类型原子的材料，并把覆盖在各字线上方和所述具有第一深度的浅沟道隔离槽槽口处的含有第二导电类型原子的材料去除，采用材料中的所述第二导电原子在高温退火的条件下应能扩散到字线中；

4)采用包括高温退火在内的处理使所述第二导电类型原子扩散至所述各字线中；

5)采用刻蚀法将所述具有第一深度的浅沟道隔离槽中含有第二导电类型原子的材料去除；

6)采用离子注入和光刻法在所述各字线上方形成两层不同导电类型的薄层以与掺杂有第二导电类型原子的字线之间形成二极管结构，并采用侧墙工艺使同一字线上方的各个二极管之间被具有第二深度的浅沟道隔离槽分隔开，同时所述第二深度小于所述第一深度；

7)采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

9.如权利要求8所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第一深度范围在10纳米到5微米之间。

10.如权利要求8所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第二深度范围在5纳米到2微米之间。

11.如权利要求8所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第二导电类型原子为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、钾、铟、铊、锂、钾、钠、铍、镁、钙、银中的一种或者多种。

12.如权利要求8所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：步骤2)中沉积含有第二导电物质材料的方法为气相沉积法、溅射法、原子层沉积法及溶胶-凝胶法中的一种。

13.如权利要求8所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述介质材料是电阻率高于1欧姆·米的材料。

14.如权利要求8所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述高温退火处理条件为：温度在300℃到1500℃之间，退火时间在1分钟到48小时之间。

15.一种具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于包括步骤：

1)在第一导电类型的衬底上，采用侧墙工艺制造出互相独立的字线，并使各字线之间具有第一深度的浅沟道隔离槽；具体的，利用曝光和刻蚀工艺制造出氮化钛(TiN)线条，沉积围绕各线条的Si₃N₄材料，并通过回刻工艺在各线条的两侧保留部分的Si₃N₄材料，形成侧墙结构，并暴露一部分衬底表面，接着在已形成的结构表面溅射TiN以形成TiN薄膜，进行化学机械抛光平坦化处理，在所述第一导电类型的衬底上形成Si₃N₄材料条和TiN材料条相互间隔的结构，最后刻蚀Si₃N₄材料，以形成间隔排列于TiN之间的具有第一深度的浅沟道隔离槽；

2)通过离子注入在所述各字线底部形成第二导电类型的掺杂层；

3)再采用离子注入在所述第二导电类型的掺杂层上方形成第一导电类型掺杂层；

4)采用侧墙工艺和光刻工艺，在各字线上方形成分立的二极管，使同一字线上方的二极管被具有第二深度的浅沟道隔离槽分隔开，且所述第二深度小于所述第一深度；

5)采用介质材料填充各浅沟道隔离槽，并进行平坦化工艺处理以形成二极管阵列。

16.如权利要求15所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第一深度范围在10纳米到5微米之间。

17.如权利要求15所述的具有双浅沟道隔离槽的高密度二极管阵列的制造方法，其特征在于：所述第二深度范围在5纳米到2微米之间。