CN101882617B - 肖特基二极管、半导体存储器及其制造工艺 - Google Patents

Abstract

本发明揭示了一种肖特基二极管、半导体存储器及其制造工艺，所述存储器包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料、电阻转换存储单元；字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。本发明采用新型结构的肖特基二极管，可通过简单的工艺制造出存储器装置，实现存储器器件成本的大幅降低。

Description

肖特基二极管、半导体存储器及其制造工艺

技术领域

本发明属于半导体器件技术领域，涉及一种肖特基二极管，尤其涉及一种双浅沟道隔离的肖特基二极管，本发明同时涉及一种基于双浅沟槽隔离肖特基二极管的半导体存储器；此外，本发明还涉及上述半导体存储器的制造工艺。

背景技术

电阻转换存储器已经成为当前炙手可热的下一代非易失性通用存储器的候选，并且已经实现了小批量的商业化，它具有高速、高密度、以及与标准CMOS工艺兼容等特点，有望全面取代现有的闪存等存储器，具有广阔的市场前景。

在高密度的电阻转换存储器的应用中，普遍采用PN二极管作为选通单元，因为PN二极管的单位面积相对较小，基于该结构的存储器密度上具有较大的优势，然而该结构的缺点是制造工艺相对复杂，较为复杂的工艺相应增加了器件制造的成本。肖特基二极管相比PN二极管具有更加简单的结构，在制造工艺上也较为简单，因此成本也较低，肖特基二极管选通的电阻转换存储器相比于PN二极管具有一定的优势，并且肖特基二极管在电流和相应时间上也有不错的表现(凌云等，中国专利：使用肖特基二极管为选通管的相变存储单元及制备方法；公开号：CN101262005)。

发明内容

本发明所要解决的技术问题是：提供一种双浅沟道隔离的肖特基二极管，可实现存储器器件成本的大幅降低。

本发明还提供一种基于双浅沟槽隔离肖特基二极管的半导体存储器，进一步提供上述半导体存储器的制造工艺，可实现存储器器件成本的大幅降低。

为解决上述技术问题，本发明采用如下技术方案：

一种肖特基二极管，所述肖特基二极管包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料；字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。

作为本发明的一种优选方案，所述第一金属层与轻掺杂半导体层之间形成肖特基接触。

作为本发明的一种优选方案，所述第二金属层与重掺杂半导体层之间形成欧姆接触。

作为本发明的一种优选方案，所述肖特基二极管采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

作为本发明的一种优选方案，所述第一浅沟槽和第二浅沟槽之间的夹角为45度到90度之间。

作为本发明的一种优选方案，所述第一金属层为金属，或为金属合金，或为金属化合物。

一种基于双浅沟槽隔离肖特基二极管的半导体存储器，所述存储器包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料、电阻转换存储单元；字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。

作为本发明的一种优选方案，所述第一金属层与轻掺杂半导体层之间形成肖特基接触。

作为本发明的一种优选方案，所述第一金属层为金属，或为金属合金，或为金属化合物。

作为本发明的一种优选方案，所述第二金属层与重掺杂半导体层之间形成欧姆接触。

作为本发明的一种优选方案，所述存储器采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

作为本发明的一种优选方案，所述第一浅沟槽和第二浅沟槽之间的夹角为45度到90度之间。

作为本发明的一种优选方案，所述电阻转换存储单元能够在电信号的作用下实现器件单元在高、低电阻之间的可逆转换。

一种制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：包含如下步骤：

(A)在半导体的基底表面形成第一导电类型的重掺杂；

(B)外延同质或者异质半导体层；

(D)依次沉积第一金属层和第二金属层；

(E)制造第一浅沟槽，深度超过重掺杂半导体层，将重掺杂半导体层分隔成分立的字线，填充介质材料，并进行平坦化；制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的深度超过外延半导体层厚度，第二浅沟槽的底部又要高于重掺杂半导体层底部，填充介质材料，平坦化后即形成了肖特基二极管阵列；

(F)继续制造外围电路和电阻转换存储器阵列，形成具有肖特基二极管选通的电阻转换存储器阵列。

作为本发明的一种优选方案，所述方法在步骤(B)、步骤(D)之间还包括步骤(C)：进行离子注入，形成适当的掺杂，在外延半导体中形成第一导电类型的轻掺杂。

作为本发明的一种优选方案，在半导体基底表面形成的第一导电类型重掺杂方案为原子热扩散法，或离子注入法。

作为本发明的一种优选方案，所述第一浅沟槽的深度要深于第二浅沟槽的深度。

作为本发明的一种优选方案，所述第一浅沟槽与第二浅沟槽的交角在45度和90度之间。

作为本发明的一种优选方案，所述第一金属层与第一导电类型的轻掺杂半导体层之间形成肖特基势垒。

作为本发明的一种优选方案，所述第一金属层为金属，为金属合金，为金属化合物。

作为本发明的一种优选方案，所述第一金属层与第二金属层为相同的材料，或为不同的材料。

作为本发明的一种优选方案，所述电阻转换存储器是指一切能够在电信号的作用下使电阻能够在高、低电阻态实现反转的存储器件。

作为本发明的一种优选方案，所述工艺中所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

一种制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，包含如下步骤：

(A2)在半导体的基底上方制造第一浅沟槽；

(B2)沉积绝缘的阻挡层材料，通过回刻工艺，去除多余阻挡层材料，仅保留第一浅沟槽底部的阻挡层材料；

(C2)沉积含有特定扩散原子的第一薄膜材料，并使其包覆在第一浅沟槽的侧壁，去除基底上方以及第一浅沟槽口的第一薄膜材料；

(D2)通过退火进行扩散掺杂，形成第一导电类型重掺杂的半导体字线，随后去除剩余的第一薄膜材料；

(E2)填充第一介质材料，并进行平坦化工艺，直到露出半导体顶部；

(F2)依次沉积第一金属和第二金属层，通过半导体工艺制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的深度超过第一导电类型轻掺杂半导体层厚度又要浅于重掺杂层，形成肖特基二极管阵列；

(G2)填充第二介质材料，平坦化，露出第二金属层表面；

(H2)继续制造外围电路和电阻存储器阵列，形成肖特基二极管选通的电阻转换存储器阵列。

作为本发明的一种优选方案，步骤(E2)中，在重掺杂半导体上方的表面层形成第一导电类型轻掺杂。

作为本发明的一种优选方案，所述第一浅沟槽的深度要深于第二浅沟槽的深度。

作为本发明的一种优选方案，所述第一浅沟槽与第二浅沟槽的交角在45度和90度之间。

作为本发明的一种优选方案，所述第一金属层与第一导电类型轻掺杂的半导体层之间形成肖特基势垒。

作为本发明的一种优选方案，所述第一金属层与第二金属层是相同材料，或是不同的材料。

作为本发明的一种优选方案，所述第一金属层为金属，为金属合金，为金属化合物。

作为本发明的一种优选方案，所述电阻转换存储器是指一切能够在电信号的作用下使电阻能够在高、低电阻态实现反转的存储器件。

作为本发明的一种优选方案，所述第一薄膜材料中含有能够在退火过程中易扩散的原子，以形成对半导体的第一导电类型扩散掺杂。

作为本发明的一种优选方案，所述工艺中所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

一种制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，包含如下步骤：

(A3)在半导体的基底上方沉积第一金属层，金属层顶部包含第二金属层，第一金属层与第二金属层材料相同或者不同；

(B3)半导体薄膜外延；

(C3)掺杂，使外延得到的半导体薄膜的一侧为重掺杂，另一侧为轻掺杂；

(D3)沉积金属层，靠近外延半导体一侧为第三金属，远离外延半导体一侧为第四金属，第三金属与第四金属相同或不同；

(E3)制造深度较深的第一浅沟槽，深度直到能够将第一金属层隔断，形成分立的字线；

(F3)填充介质材料，并进行平坦化工艺；

(G3)制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的深度超过外延层厚度又要浅于第一金属层，填充介质材料，平坦化；

(H3)继续制造外围电路和电阻存储器阵列，形成具有肖特基二极管选通的电阻转换存储器阵列。

作为本发明的一种优选方案，所述第一浅沟槽的深度要深于第二浅沟槽的深度。

作为本发明的一种优选方案，所述第一浅沟槽与第二浅沟槽的交角在45度和90度之间。

作为本发明的一种优选方案，所述电阻转换存储器是指一切能够在电信号的作用下使电阻能够在高、低电阻态实现反转的存储器件。

作为本发明的一种优选方案，所述第二金属或者第三金属中的一种与轻掺杂一侧的半导体形成肖特基势垒，其余的一种与重掺杂一侧的半导体形成欧姆接触。

作为本发明的一种优选方案，所述工艺中所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

作为本发明的一种优选方案，所述工艺中所采用的与半导体形成肖特基势垒的金属层为单质金属，或为金属合金，或为金属化合物。

本发明的有益效果在于：本发明提出的基于双浅沟槽隔离肖特基二极管的半导体存储器及其制造工艺，由于采用新型结构的肖特基二极管，采用简单的工艺制造出存储器装置，实现存储器器件成本的大幅降低。

附图说明

图1A-图1H为一种制造双浅沟槽肖特基二极管选通的电阻转换存储器的制造工艺示意图。

图2A-图2I为另一种制造双浅沟槽肖特基二极管选通的电阻转换存储器的工艺示意图。图3A-图3G为再一种制造双浅沟槽肖特基二极管选通的电阻转换存储器的制造工艺示意图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

实施例一

本发明揭示了一种制造双浅沟槽隔离的肖特基二极管、基于该二极管的电阻转换存储器。

所述肖特基二极管包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料；字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。

所述的第一金属层与轻掺杂半导体层之间形成肖特基接触；第二金属层与重掺杂半导体层之间形成欧姆接触。所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。肖特基二极管结构中的第一金属层为金属，为金属合金，为金属化合物。

所述的第一浅沟槽和第二浅沟槽具有不同的深度；第一浅沟槽和第二浅沟槽之间的夹角为45度到90度之间，典型的夹角为45度、60度、75度、89度和90等。

本发明揭示的基于双浅沟槽隔离肖特基二极管的半导体存储器包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料、电阻转换存储单元；字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽。

所述的第一金属层与轻掺杂半导体层之间形成肖特基接触，第一金属层为金属，为金属合金，为金属化合物。第二金属层与重掺杂半导体层之间形成欧姆接触。所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

半导体存储器结构中的第一浅沟槽和第二浅沟槽具有不同的深度；第一浅沟槽和第二浅沟槽之间的夹角为45度到90度之间，典型的夹角为45度、60度、75度、89度和90等。半导体存储器结构的存储单元能够在电信号的作用下实现器件单元在高、低电阻之间的可逆转换。

本发明同时揭示了上述基于双浅沟槽隔离肖特基二极管的半导体存储器的制造工艺，所述制造工艺流程如下：

(1)先在半导体基底11上(例如硅圆晶上)进行掺杂(优选为热扩散，也可以采用离子注入等方法)，在半导体基底的上形成重掺杂低电阻表面12，见图1A。

(2)如图2B所示，外延一层同质或者异质半导体薄膜层(例如半导体基底采用硅的话，外延的薄膜可以是同质的硅或者是异质的锗等材料)，外延完成后，进行适当的掺杂，如果外延薄膜复合要求，则不需要进行掺杂处理。要求得到的外延半导体薄膜13是轻掺杂半导体，具备能够形成肖特基二极管的掺杂条件。

(3)沉积能与上述外延的轻掺杂半导体形成肖特基势垒的金属层14，如图1C所示，在金属层14的上方可以再沉积一层金属，即金属层14可以含有多层的结构，此外，金属层的材料不仅可以是金属和金属合金，还可以是金属化合物，例如金属层14可以是金属硅化物，而硅化物的上方为金属钨等。

(4)制造深度较深的第一浅沟槽16并进行介质填充，如图1D所示，浅沟槽的深度直道能够将重掺杂层12隔断，形成重掺杂的半导体字线15，图中沿A-A方向的投影如图1E所示。

(5)制造与第一浅沟槽相交的第二浅沟槽，填充介质材料，并进行平坦化。图1F中，浅沟槽16的深度较第一浅沟槽较浅，深度要保证能够截断轻掺杂半导体层却不至于截断重掺杂半导体层，形成的轻掺杂半导体17与金属层18之间形成肖特基二极管结构。第一浅沟槽与第二浅沟槽相交的角度在45度到90度之间，优选为正交，其他典型的夹角为45度、55度、72度、88度和89.5等，为了表述方便，本实施例现实的夹角为90度的案例。在此要指出，第一浅沟槽和第二浅沟槽的介质材料填充的步骤可以分为两步也可以为一步，即也可以在制造第一浅沟槽后进行一次填充和平坦化，在制造出了第二浅沟槽之后再进行一次填充和平坦化。

(6)制造外围电路，以得到双浅沟槽隔离的肖特基二极管的阵列。

(7)在上述的基础上制造电阻转换存储器，电阻转换存储器的种类可以是相变存储器，也可以是其它类型的电阻转换存储器，例如电阻随机存储器和基于Sb材料的存储器。在此以相变存储器为例，图1G中，21为介质材料，22为相变材料(如SiSbTe、或者GeSbTe)，23为位线，19和20为绝缘材料，图中沿B-B方向的投影如图1H所示，可以看到本案例的相变存储器的单元结构22中采用的是浅轨的结构。图1H中，15为重掺杂半导体字线，24为肖特基二极管单元。

实施例二

请参阅图2，本发明揭示了一种制造双浅沟槽隔离的肖特基二极管以及基于该二极管的电阻转换存储器的制造工艺流程。

(1)先在半导体基底31上制造深度较深的第一浅沟槽32，浅沟槽隔离形成分立的半导体线条33，如图2A所示。

(2)沉积阻挡层材料34，并进行回刻，保留第一浅沟槽底部的阻挡层材料。

(3)沉积含有易扩散原子的薄膜材料35，例如含砷或者磷的玻璃，沉积后取出半导体线条顶部以及第一浅沟槽槽口的薄膜材料35，如图2C所示。

(4)热扩散后，形成重掺杂的字线36，回刻去除剩余的含有易扩散原子的薄膜材料，如图2D所示。填充介质材料38并进行平坦化，得到2E图中的结构中半导体37的部分为轻掺杂半导体，具备形成肖特基二极管的条件。

(5)沉积能够与轻掺杂半导体37形成肖特基势垒的金属材料39，进而沉积另外一种金属材料40，如图2F所示。金属材料39可以是单一的金属，也可以是金属合金，还可以是如硅化物等化合物。图2F中沿C-C方向的投影如图2G所示。

(6)制造与第一浅沟槽相交的第二浅沟槽，填充介质材料，并进行平坦化。浅沟槽41的深度较第一浅沟槽38较浅，深度要保证能够截断重掺杂半导体上方的轻掺杂半导体层37却不至于截断重掺杂半导体层36，如图所示2H。第一浅沟槽与第二浅沟槽相交的角度在45度到90度之间，优选为正交。图2H中沿D-D方向的投影如图2F所示。

(7)制造外围电路，以上得到双浅沟槽隔离的肖特基二极管的阵列。

(8)在上述的基础上制造电阻转换存储器，电阻转换存储器的种类可以是电阻随机存储器，也可以是其它类型的电阻转换存储器，例如相变随机存储器和基于Sb材料的存储器。图2I中，单元42为电阻随机存储单元，本实施例中电阻随机存储单元42为金属氧化物，电阻随机存储单元42上铺设电极43。

实施例三

请参阅图3，本发明揭示了一种制造双浅沟槽隔离的肖特基二极管以及基于该二极管的电阻转换存储器的制造工艺流程。

(1)在半导体基底51上沉积金属层52，如图3A所示，金属层52可以包含多层的金属、合金或者化合物层。随后外延同质或者易质半导体层53，如图3B所示。

(2)离子注入，形成如图3C结构的多层结构，离子注入后，外延的半导体层上方为重掺杂的半导体55，下方为轻掺杂的半导体54，轻掺杂半导体层54与52之间可以形成肖特基势垒，为案例甲。显然，重掺杂半导体层和轻掺杂半导体层可以互换位置，即上方为轻掺杂半导体，下方为重掺杂半导体，在这种情况下，金属层52与重掺杂半导体层之间形成欧姆接触，为案例乙。

(3)案例甲中，随后沉积单层或者多层的金属层56，与重掺杂半导体55之间形成欧姆接触，如图3D所示。案例乙中，因为轻掺杂半导体在上方，则需要沉积与轻掺杂半导体形成肖特基势垒的金属(或者是合金以及硅化物)。总之，在外延得到的半导体的两侧，一侧为肖特基接触，一侧为欧姆接触。

(4)先在基底上制造深度较深的第一浅沟槽，如图3E所示，浅沟槽的深度直道能够将金属层52隔断，形成字线59。图中所示的58单元即为肖特基二极管单元，具有选通的功能，根据前两步案例甲和乙的选择，肖特基二极管具有不同的方向。

(5)制造与第一浅沟槽57相交的第二浅沟槽60，浅沟槽60的深度较第一浅沟槽57较浅，深度要保证能够截断外延半导体层，却不至于截断金属字线59，如图3F所示。第一浅沟槽与第二浅沟槽相交的角度在45度到90度之间，优选为正交，其他典型的夹角为46度、50度、85度、87度等。

(6)制造外围电路，以上得到双浅沟槽隔离的肖特基二极管的阵列。

(7)在上述的基础上制造电阻转换存储器，电阻转换存储器单元61的种类可以是电阻随机存储器，也可以是其它类型的电阻转换存储器，例如相变随机存储器和基于Sb材料的存储器。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (38)

1.一种肖特基二极管，其特征在于：所述肖特基二极管包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料；

所述第一金属层和第二金属层位于所述半导体层的上方；

所述字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽；所述绝缘材料填充于所述第一浅沟槽和第二浅沟槽中；

所述第一浅沟槽为若干个相互平行的沟槽，且该若干个相互平行的沟槽于垂直方向上将所述半导体层、第一金属层和第二金属层隔断，并于所述半导体层下方形成字/位线；

所述第二浅沟槽和第一浅沟槽相交；所述第二浅沟槽为若干个相互平行的沟槽，且该若干个相互平行的沟槽于垂直方向上将所述字/位线上方的已被第一浅沟槽隔断的半导体层、第一金属层和第二金属层再次隔断，形成所述的肖特基二极管单元。

2.如权利要求1所述的肖特基二极管，其特征在于：所述半导体层为轻掺杂半导体层，所述第一金属层与所述轻掺杂半导体层之间形成肖特基接触。

3.如权利要求1所述的肖特基二极管，其特征在于：所述肖特基二极管采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

4.如权利要求1所述的肖特基二极管，其特征在于：所述第一浅沟槽和第二浅沟槽之间的夹角为45度到90度之间。

5.如权利要求1所述的肖特基二极管，其特征在于：所述第一金属层以及第二金属层为金属，或为金属合金，或为金属化合物。

6.一种基于双浅沟槽隔离肖特基二极管的半导体存储器，其特征在于：所述存储器包含字/位线、半导体层、第一金属层、第二金属层、绝缘材料、电阻转换存储单元；

所述第一金属层和第二金属层位于所述半导体层的上方；

所述字/位线之间的隔离依靠第一浅沟槽实现，而同一字/位线上方的肖特基二极管单元的隔离依靠第二浅沟槽实现；所述第一浅沟槽深于第二浅沟槽；所述绝缘材料填充于所述第一浅沟槽和第二浅沟槽中；

所述第一浅沟槽为若干个相互平行的沟槽，且该若干个相互平行的沟槽于垂直方向上将所述半导体层、第一金属层和第二金属层隔断，并于所述半导体层下方形成字/位线；

所述第二浅沟槽和第一浅沟槽相交；所述第二浅沟槽为若干个相互平行的沟槽，且该若干个相互平行的沟槽于垂直方向上将所述字/位线上方的已被第一浅沟槽隔断的半导体层、第一金属层和第二金属层再次隔断，形成所述的肖特基二极管单元。

7.如权利要求6所述的半导体存储器，其特征在于：所述半导体层为轻掺杂半导体层，所述第一金属层与轻掺杂半导体层之间形成肖特基接触。

8.如权利要求6所述的半导体存储器，其特征在于：所述第一金属层为金属，或为金属合金，或为金属化合物。

9.如权利要求6所述的半导体存储器，其特征在于：所述存储器采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

10.如权利要求6所述的半导体存储器，其特征在于：所述第一浅沟槽和第二浅沟槽之间的夹角为45度到90度之间。

11.如权利要求6所述的半导体存储器，其特征在于：所述电阻转换存储单元能够在电信号的作用下实现器件单元在高、低电阻之间的可逆转换。

12.一种制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：包含如下步骤：

(A)在半导体的基底表面形成第一导电类型的重掺杂；

(B)外延同质或者异质半导体层；

(D)依次沉积第一金属层和第二金属层；

(E)制造第一浅沟槽，深度超过重掺杂半导体层，将重掺杂半导体层分隔成分立的字线，填充介质材料，并进行平坦化；制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的深度超过外延半导体层厚度，第二浅沟槽的底部又要高于重掺杂半导体层底部，填充介质材料，平坦化后即形成了肖特基二极管阵列；

(F)继续制造外围电路和电阻转换存储器阵列，形成具有肖特基二极管选通的电阻转换存储器阵列。

13.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述方法在步骤(B)、步骤(D)之间还包括步骤(C)：进行离子注入，形成适当的掺杂，在外延半导体中形成第一导电类型的轻掺杂。

14.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：在半导体基底表面形成的第一导电类型重掺杂方案为原子热扩散法，或离子注入法。

15.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述第一浅沟槽的深度要深于第二浅沟槽的深度。

16.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述第一浅沟槽与第二浅沟槽的交角在45度和90度之间。

17.如权利要求13所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述第一金属层与第一导电类型的轻掺杂半导体层之间形成肖特基势垒。

18.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述第一金属层为金属，为金属合金，为金属化合物。

19.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述第一金属层与第二金属层为相同的材料，或为不同的材料。

20.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述电阻转换存储器是指一切能够在电信号的作用下使电阻能够在高、低电阻态实现反转的存储器件。

21.如权利要求12所述的制造基于双浅沟槽隔离肖特基二极管的半导体存储器的工艺，其特征在于：所述工艺中所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

22.一种制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：包含如下步骤：

(A2)在半导体的基底上方制造第一浅沟槽；

(B2)沉积绝缘的阻挡层材料，通过回刻工艺，去除多余阻挡层材料，仅保留第一浅沟槽底部的阻挡层材料；

(C2)沉积含有特定扩散原子的第一薄膜材料，并使其包覆在第一浅沟槽的侧壁，去除基底上方以及第一浅沟槽口的第一薄膜材料；

(D2)通过退火进行扩散掺杂，形成第一导电类型重掺杂的半导体字线，随后去除剩余的第一薄膜材料；

(E2)填充第一介质材料，并进行平坦化工艺，直到露出半导体顶部；

(F2)依次沉积第一金属和第二金属层，通过半导体工艺制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的深度超过第一导电类型轻掺杂半导体层厚度又要浅于重掺杂层，形成肖特基二极管阵列；

(G2)填充第二介质材料，平坦化，露出第二金属层表面；

(H2)继续制造外围电路和电阻存储器阵列，形成肖特基二极管选通的电阻转换存储器阵列。

23.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：步骤(E2)中，在重掺杂半导体上方的表面层形成第一导电类型轻掺杂。

24.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一浅沟槽的深度要深于第二浅沟槽的深度。

25.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一浅沟槽与第二浅沟槽的交角在45度和90度之间。

26.如权利要求23所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一金属层与第一导电类型轻掺杂的半导体层之间形成肖特基势垒。

27.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一金属层与第二金属层是相同材料，或是不同的材料。

28.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一金属层为金属，为金属合金，为金属化合物。

29.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述电阻转换存储器是指一切能够在电信号的作用下使电阻能够在高、低电阻态实现反转的存储器件。

30.如权利要求22所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一薄膜材料中含有能够在退火过程中易扩散的原子，以形成对半导体的第一导电类型扩散掺杂。

31.如权利要求22所述的制造基于双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述工艺中所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

32.一种制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：包含如下步骤：

(A3)在半导体的基底上方沉积第一金属层，金属层顶部包含第二金属层，第一金属层与第二金属层材料相同或者不同；

(B3)半导体薄膜外延；

(C3)掺杂，使外延得到的半导体薄膜的一侧为重掺杂，另一侧为轻掺杂；

(D3)沉积金属层，靠近外延半导体一侧为第三金属，远离外延半导体一侧为第四金属，第三金属与第四金属相同或不同；

(E3)制造深度较深的第一浅沟槽，深度直到能够将第一金属层隔断，形成分立的字线；

(F3)填充介质材料，并进行平坦化工艺；

(G3)制造与第一浅沟槽相交的第二浅沟槽，第二浅沟槽的深度超过外延层厚度又要浅于第一金属层，填充介质材料，平坦化；

(H3)继续制造外围电路和电阻存储器阵列，形成具有肖特基二极管选通的电阻转换存储器阵列。

33.如权利要求32所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一浅沟槽的深度要深于第二浅沟槽的深度。

34.如权利要求32所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第一浅沟槽与第二浅沟槽的交角在45度和90度之间。

35.如权利要求32所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述电阻转换存储器是指一切能够在电信号的作用下使电阻能够在高、低电阻态实现反转的存储器件。

36.如权利要求32所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述第二金属或者第三金属中的一种与轻掺杂一侧的半导体形成肖特基势垒，其余的一种与重掺杂一侧的半导体形成欧姆接触。

37.如权利要求32所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述工艺中所采用的半导体为单晶半导体，或为多晶半导体，或为非晶半导体。

38.如权利要求32所述的制造双浅沟槽隔离肖特基二极管选通的半导体存储器的工艺，其特征在于：所述工艺中所采用的与半导体形成肖特基势垒的金属层为单质金属，或为金属合金，或为金属化合物。

Images