CN101794808B - 电阻转换存储器装置及其制造工艺 - Google Patents

Abstract

本发明揭示了一种电阻转换存储器装置及其制造工艺，所述电阻转换存储器装置通过双浅沟道隔离形成二极管阵列，深度不同的第一浅沟道与第二浅沟道非正交相交；第一浅沟道将第一导电类型的重掺杂导电半导体线分隔开，形成多根半导体线；第二浅沟道则在同一重掺杂导电半导体线上方隔离形成多个二极管；二极管对应所需选通的电阻转换存储器单元。

Description

电阻转换存储器装置及其制造工艺

技术领域

本发明属于微电子技术领域，涉及一种存储器装置，尤其涉及一种电阻转换存储器装置；同时，本发明还涉及上述电阻转换存储器装置的制造工艺。

背景技术

当代数据量随着信息化的进一步深入得到爆发式的增长，因此，存储器的容量越来越高。在半导体存储器的应用中，随着摩尔定律的发展，半导体存储器的容量不断地提升，并且新型的存储器也是层出不穷。作为下一代非易失性半导体通用存储器的重要候选，电阻转换存储器日益受到重视，其中相变存储器已经开始量产，而另外一种电阻存储器——电阻随机存储器也吸引了众多关注的目光。在这两种电阻转换存储器中，为了提升存储器的容量，在缩小存储单元的同时，无一例外地在选通器件上做足了文章，面积较小的二极管在密度上具有明显的优势，因此在高密度电阻存储器的应用中占据了很大的优势，受到了很多公司的青睐。

在已有的技术中，有采用外延法制造二极管(例如三星公司)，该方法制造得到的二极管性能优越，但是该方法的成本较高，较高的温度也限制了某些工艺的开展。

此外，也有人提出了一些新型的结构，例如在丹尼尔·徐的发明专利中就揭示了一种双浅沟道隔离的二极管阵列选通的相变存储器(中国专利公开号：CN1533606A)，这种存储器结构的特点是二极管由两组相互正交(垂直)的浅沟道分隔开，通过垂直的双浅沟道隔离得到的二极管呈现矩形结构，双浅沟道通过氧化物隔离开。但该方法还有待改进，在现有的技术节点中，该结构在半导体工艺上实现有较大的困难，获得的结构性能可能会有缺陷，例如会有较大的串扰电流，并且获得二极管的驱动能力可能不够，并且该方面不利于降低器件的成本。

发明内容

本发明所要解决的技术问题是：提供一种电阻转换存储器装置，解决现有技术的不足之处。

此外，本发明还提供上述电阻转换存储器装置的制造工艺。

为解决上述技术问题，本发明采用如下技术方案：

本发明揭示一种由非正交浅沟道隔离形成而存储器装置，装置中的二极管是由两组非正交(垂直)的浅沟道分隔开，两个相交的浅沟道的中心线的夹角并不为直角，其角度在45度和90度之间，形成的二极管的俯视图位呈现非矩形的平行四边形形状。为了达到所需要的电学条件，第一浅沟道的深度普遍超过1微米，典型的深度为1.5微米，此深度相对于第一浅沟道的宽度(典型宽度为100nm左右)有很高的深高比，大于10的深高比如果采用氧化物的填充法基本不可行，必须要采用多晶硅作为双浅沟道的填充隔离。而且，本发明的应用领域并不局限于相变存储器，同样可以应用到其他电阻存储器中。

一种电阻转换存储器装置，通过双浅沟道隔离形成二极管阵列，深度不同的第一浅沟道与第二浅沟道非正交相交；第一浅沟道将第一导电类型的重掺杂导电半导体线分隔开，形成多根半导体线；第二浅沟道则在同一重掺杂导电半导体线上方隔离形成多个二极管；二极管对应所需选通的电阻转换存储器单元。

作为本发明的一种优选方案，所述重掺杂导电半导体线的上方还包含导电通孔。

作为本发明的一种优选方案，所述第一浅沟道与第二浅沟道非正交相交，两浅沟道中心线之间的夹角在45度到89度之间。

作为本发明的一种优选方案，所述双浅沟道采用绝缘材料形成电学隔离结构；绝缘材料为多晶硅，或为氧化物和氮化物中的一种或多种。

作为本发明的一种优选方案，所述第一浅沟道的深度要深于第二浅沟道的深度；较深的第一浅沟道将第一导电类型的重掺杂导电半导体线分隔开，形成多根半导体线；较浅的第二浅沟道则在同一重掺杂导电半导体线上方隔离形成多个二极管。

作为本发明的一种优选方案，第一浅沟道的深度在700nm到5000nm之间，深度足够以形成分立的重掺杂导电半导体线，使重掺杂导电半导体线之间具有较差的导电性。

作为本发明的一种优选方案，第二浅沟道的深度在350nm到3000nm之间，深度要至少达到重掺杂导电半导体线的顶部，在重掺杂导电半导体线上方形成分立的二极管。

作为本发明的一种优选方案，由第一浅沟道和第二浅沟道隔离得到的二极管的俯视图形状为非矩形的平行四边形。

作为本发明的一种优选方案，多个二极管共享一根重掺杂导电半导体线。

作为本发明的一种优选方案，所述的电阻转换存储器为相变存储器或电阻随机存储器。

作为本发明的一种优选方案，在第一浅沟道的底部有第二导电类型的掺杂，增强第一浅沟道的电学隔离效果。

一种制造电阻转换存储器装置的工艺方法，所述工艺包括如下步骤：

A、在第二导电类型的半导体基底表面上形成的第一导电类型重掺杂；

B、在基底上方形成半导体单晶外延层；

C、制造出第一浅沟道，第一浅沟道的深度要大于重掺杂半导体层加上外延单晶层的总厚度；

D、通过调节和实现第一导电类型重掺杂层上方半导体单晶的掺杂种类和剂量，在第一浅沟道隔离后形成的线条上形成PN结；

E、制造第一浅沟道非正交相交的第二浅沟道，第二浅沟道的深度小于第一浅沟道的深度，其深度又要大于或者等于上述单晶层的厚度，第一浅沟道和第二浅沟道隔离后形成的区域即为分立的二极管，二极管的俯视图形状为非矩形的平行四边形；

F、制造导电通孔，填充绝缘材料，实现电学隔离，化学机械抛光平坦化；

G、制造电阻转换存储单元，并制造位线。

作为本发明的一种优选方案，步骤A中，重掺杂层的厚度在700nm到5000nm之间，重掺杂的方案为扩散法，或为离子注入法；步骤B中，通过外延法或金属诱导法或激光退火法在基底上方形成半导体单晶外延层，外延层为第二导电类型；步骤C中，第一浅沟道的深度在710nm到6000nm之间。

作为本发明的一种优选方案，第二浅沟道的深度在350nm到3000nm之间。

作为本发明的一种优选方案，步骤F所述绝缘材料的填充材料为多晶硅，填充方法为气相沉积法。

作为本发明的一种优选方案，第一浅沟道与第二浅沟道非正交相交，两者中心线之间的夹角在45度到89度之间。

作为本发明的一种优选方案，由第一浅沟道和第二浅沟道隔离得到的二极管的俯视图形状为非矩形的平行四边形。

作为本发明的一种优选方案，所述的电阻转换存储器为相变存储器或电阻随机存储器。

一种制造电阻转换存储器装置的工艺方法，所述工艺包括如下步骤：

A′、在第一导电类型的基底上制造出第一浅沟道，形成多条半导体线；

B′、采用化学气相沉积法沉积保护层，通过回刻工艺，去除多余部分的保护层，仅保留第一浅沟道底部的保护层；

C′、通过化学气相沉积法沉积含有第二导电类型掺杂物的材料，通过回刻工艺，去除第一浅沟道开口处的含有第二导电类型掺杂物的材料；

D′、通过退火进行热扩散，对在通过第一浅沟道隔离分隔形成的半导体线进行第二导电类型重掺杂，掺杂完成后形成了第二导电类型重掺杂的半导体字线，去除残留的含有掺杂物的材料；

E′、通过离子注入法在第一浅沟道隔离后形成的线条上实现掺杂，形成PN结；

F′、采用刻蚀法，制造与第一浅沟道非正交相交的第二浅沟道，刻蚀深度要到达重掺杂层的顶部，但是小于第一浅沟道的深度，在第二导电类型重掺杂的半导体字线上方形成多个二极管；

G′、填充绝缘材料，实现电学隔离，化学机械抛光平坦化，制造通孔，引出第二导电类型重掺杂的半导体字线；

H′、制造电阻转换存储单元和位线。

作为本发明的一种优选方案，所述步骤A′中，第一浅沟道深度在700nm到6000nm之间。优选地，第一浅沟道的深度在710nm到6000nm之间。

作为本发明的一种优选方案，第二浅沟道的深度在350nm到3000nm之间。

作为本发明的一种优选方案，步骤G′中所述绝缘材料的填充的材料为多晶硅，填充方法为气相沉积法。

作为本发明的一种优选方案，由第一浅沟道和第二浅沟道隔离得到的二极管的俯视图形状为非矩形的平行四边形。

作为本发明的一种优选方案，所述的电阻转换存储器为相变存储器或电阻随机存储器。

作为本发明的一种优选方案，所述第二导电类型的原子在高温退火的下可扩散到第一导电类型的材料中。优选地，所述退火处理条件为：温度在300℃到1500℃之间，退火时间在1分钟到48小时之间。

作为本发明的一种优选方案，所述第二导电类型的掺杂原子为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、镓、钾、铟、锂、钾、铍中的一种或者多种。

本发明的有益效果在于：本发明提出的电阻转换存储器装置及其制造工艺，不仅与现有的DRAM浅沟道工艺兼容，可以充分利用现有的设备和工艺条件，有效减少了半导体工艺开发的时间，节省了成本，而且获得的器件具有较高的密度和较好的电学性能。

附图说明

图1A-1C为夹角为89度的双浅沟道电阻存储器结构示意图。

图2A-2C为夹角为60度的双浅沟道电阻存储器结构示意图。

图3A-3J为本发明制造工艺示意图(非按照比例绘制)。

图4A-4N为本发明制造工艺示意图(非按照比例绘制)。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

实施例一

本发明揭示了一种电阻转换存储器装置，具有非正交形成的双浅沟道隔离结构，一深一浅的双浅沟道在基底上不仅形成分立的字线，并在字线上方形成分立的二极管。多个二极管共享一根字线，字线上方还包含导电通孔。

图1A-1C、2A-2C为以硅衬底为例说明该种电阻转换存储器装置，但要说明的是，基底材料并不局限于硅，也可以是其它半导体基底，如Ge、GaAs、GaN、InP等，也包括具有绝缘层的基底，例如SOI。

图1A、图1B所示为其中一种结构的电阻转换存储器装置，在N型硅基底11上有P型重掺杂的硅字线12，硅字线具有较低的电阻率，硅字线之间的电学隔绝是依靠较深的浅沟道13b实现。在同一条硅字线上方，具有多个二极管，二极管由P型的硅字线与字线上方的N型的硅材料层14构成，硅材料层14可以是均匀的N型掺杂，也可以是呈现掺杂浓度梯度变化的N型掺杂(具体表现在在靠近字线12的方向上具有较低的掺杂浓度，在远离字线12的方向上具有较高的掺杂浓度)。同一条字线上方的多个二极管依靠较浅的浅沟道13a隔离而成。在二极管上方，都有与之对应的电阻转换存储器单元，图1中所示为相变存储器单元，单元包含上下电极15和17(都可包含过渡层)、相变材料层16，相变材料层可在电信号的作用下在非晶和多晶之间实现可逆的反转，并且表现在电阻的可逆转变上。在存储单元的上方，多个存储单元共享一根位线17，位线17的上方还可以有导电通孔，用以选通字线，但是在本图中没有示意，但并非没有。在此要说明相变存储单元显然可以用其他电阻转换存储器替代，例如相变材料层可以改为一层单质锑。在较深的浅沟道13b的底部，可以有电学隔离区域19，它是通过与字线掺杂类型不同的掺杂获得的，目的是减小字线之间的漏电流，提升器件性能。

图1B中沿A-A方向的俯视图如图1C所示，本发明与背景中提到的现有技术的不同之处在于本发明提出的双浅沟道是非正交的，在图1C中显示出了一种典型的结构，可以看到两浅沟道中心法线之间的夹角并非是90度，而是89度，当然夹角也可是是在45度到89度之间的任何的角度。此外，典型的浅沟道隔离的尺寸约为1.5微米，由于浅沟道的宽度较小约为100nm左右，普通的绝缘介质材料的填充会有较大的困难，在本实施例中采用了本发明优选的多晶硅进行浅沟道的填充，实现字线之间、二极管之间的电学隔离，这也是一个显著的技术改进。

图2A-2C中显示的是在P型的硅基底上制造双浅沟道隔离电阻转换存储器装置，21为P型硅基底，在硅基底21的上方有N型重掺杂的字线22，23为N型轻掺杂的硅层，24则为P型重掺杂的硅层，N型轻掺杂的硅层23和P型重掺杂的硅层24之间形成PN二极管结构。

比较图2A和2B可以发现，浅沟道28a与浅沟道28b相比具有较浅的深度，浅沟道28a的深度到N型重掺杂的字线22的顶部，用以分隔23和24之间形成的PN二极管和电阻存储单元，而28b的深度则是深到足以电学隔绝N型重掺杂的字线22。图中所示的电阻存储器具有上下电极25、26，中间夹层为金属氧化物电阻随机存储单元，可见与图1所示不同之处还在于存储单元并非是相变存储，而是电阻随机存储。根据图2B中沿B-B方向的投影所示(图2C)，两浅沟道中心法线之间的夹角并非是90度，而是60度，当然夹角也可是在45度到89度之间的任何的角度。本实施例中，浅沟道28a和28b的填充物为绝缘材料。图2中没有绘出字线上方的导电通孔，但非没有导电通孔。

实施例二

本实施例揭示一种制造该装置的工艺，以下以N型硅材料作为基底材料为例，在此应当理解为，在实际的应用中，基底材料并不局限于硅材料，还可包括其他各种半导体材料，例如Ge、GaAs、GaN、InP等，其中还可以是绝缘基底，例如氧化硅以及具有绝缘层的硅(SOI)。显然，下面实施例中采用的N型硅基底也可以由P型硅代替，只需做相应的简单调整。

步骤1、如图3A所示，在N型硅基底31上，采用原子扩散掺杂法在N型硅的表面扩散硼原子(B)，从而在硅基底的表面形成P型重掺杂层32，掺杂浓度达到可以作为字/位线应用的要求，此案中B原子的扩散平均深度为1.5微米。在这里，重掺杂采用扩散法，显然可以采用离子注入法获得，掺杂原子的种类及深度也都是可选择的，深度在700nm到6000nm之间，取决于采用的工艺技术节点和实际应用的需求。P型掺杂还可以采用In，Al，Ga等受主原子。

步骤2、通过硅外延，在上述P型重掺杂硅32的表面形成单晶硅33，如图3B所示，单晶硅层33的厚度为500nm，单晶硅的厚度也可以根据实际的需要进行调整，厚度的范围在350-3000nm之间。

步骤3、通过曝光和刻蚀，在上述有外延硅的硅基底表面形成第一浅沟道34，得到的结构的截面图如图3C所示，浅沟道34的深度为2.2微米，控制第一浅沟道深度的原则是第一浅沟道的深度要深于表面硅厚度与重掺杂层厚度的总和。经第一浅沟道34隔离之后，在N型硅基底31上就形成了P型的导电字线35，且各根P型导电字线35之间理论上电学不导通，在导电字线35的上方是单晶硅层。图3C中，沿C-C方向的投影的局部如图3D所示。

步骤4、通过离子注入在重掺杂硅上方形成PN结(35、36)，如图3E所示(此步可以根据实际情况的需要与下一步对换位置)。离子注入还在第一浅沟道底部的加重了字线之间的N型掺杂，有助于降低P型字线之间的漏电。N型的表面硅层可以是均匀的N型硅，也可以是不均匀的，具体表现在，靠近P型字线的一端拥有较低的N型掺杂浓度，在远离字线的一端掺杂浓度较高。

步骤5、再次采用刻蚀法，制造形成与第一浅沟道相交却不正交的第二浅沟道，在图3F中，可以看到制造第二浅沟道后的效果，第二浅沟道将P型字线35上方的N型硅线36分隔成分立的单元37，因此，在单根P型字线35上方就可拥有多个分立的二极管单元(37、35)，字线35上除了二极管单元之外，还可以有引到电极的导电引线(通孔)，通孔需要与字线同一类型的重掺杂；这里，需要特别说明的是，在本实施例中，第二浅沟道与第一浅沟道中心线之间的夹角并非为90度，而是89度，即非正交，即如案例一中的图1C所示，当然在实际的应用中，夹角可以为45度到89度之间的任意角度；第二浅沟道的深度为550nm，略深于表面单晶硅层的厚度。

步骤6、通过热氧化，在第一和第二浅沟道的侧壁形成氧化硅层，随后填充浅沟道，采用气相沉积法填充多晶硅材料进行电学的隔离。例如，在一种典型的情况下，浅沟道的宽度仅为100nm，而在本案中深度则为1500nm，深宽比为15∶1，浅沟道(特别是第一浅沟道)拥有极高的深宽比，因此需要采用填充能力更强的多晶硅来填充浅沟道，这也是本发明与现有技术的一个明显特点之一。

步骤7、化学机械抛光，去除多余的非晶硅，形成如图3G所示的结构，可见N型单元37被多晶硅浅沟道38分隔开，图中，沿着D-D方向的投影如图3H所示，可以看到字线35的上方拥有多个PN二极管，字线上方还需要有一个或者多个P型重掺杂的通孔，但是在此没有标出。

步骤8、硅化，并且制造相变存储器单元之后的结构如图3I、图3J所示，在PN二极管的上方有存储单元40。填充绝缘介质材料氧化硅41，绝缘材料也可以是多晶硅，也可以是不同于多晶硅的其他绝缘材料，随后制造金属位线42。这里的存储单元为相变存储单元，上下电极分别为WTi和TiN电极，存储材料为SiSbTe材料，显然材料可以由任何一种相变材料取代，例如GeSbTe系列，GeSb及SiSb系列等，电极材料也是如此。

在本实施例中所论述到的各个尺寸都可以根据实际的需求进行调整，并不局限于实施例中所提到的。

实施例三

本实施例揭示一种制造电阻随机存储器装置的工艺，以下以P型硅材料作为基底材料，显然如上所述，也可以选择其他种类的基底材料。

步骤一、在P型硅基底上，采用离子注入法在P型硅的表面形成磷原子的N型重掺杂，掺杂浓度达到可以作为字/位线应用的要求，离子注入的深度为1微米，并在N型重掺杂的字线上方形成N型轻掺杂的区域。N型掺杂的原子还可以是As，N，O，Sb，Bi，I，S，Te等施主原子中的一种或者多种。

步骤二、通过硅外延，在上述N型重掺杂硅的表面形成单晶硅，厚度为450nm。

步骤三、通过刻蚀法，形成第一浅沟道，浅沟道的深度为1.5微米，经制造第一浅沟道隔离之后，在P型硅基底上就形成多根N型的导电字线。

步骤四、通过离子注入在重掺杂硅上方形成PN结。离子注入还在第一浅沟道底部的加重了字线之间的P型掺杂，有助于降低N型字线之间的漏电。

步骤五、再次采用刻蚀法，制造形成第二浅沟道，第二浅沟道与第一浅沟道相交，且两者中心线之间的夹角为45度，；第二浅沟道的深度为500nm，深度小于第一浅沟道的深度。

步骤六、在热氧化后，填充浅沟道，采用气相沉积法填充多晶硅材料进行电学的隔离。

步骤七、化学机械抛光，去除多余的非晶硅，并露出PN二极管的表面，并制造导电通孔以引出字线。

步骤八、硅化处理。

步骤九、制造电阻随机存储单元，形成也如图3I所示的结构，只不过此实施例中，存储单元40中采用的存储材料为电阻随机存储材料，为NiO。

实施例四

本实施例揭示另外一种制造电阻存储器装置的工艺，以下以P型硅材料作为基底材料。

步骤(1)、在洁净的P型导电衬底51上，利用曝光和刻蚀工艺制造出深度为1000nm的第一浅沟道52，浅沟道的宽度为100nm，刻蚀之后在基底上形成相互分开的突起的线条；上述加工之后形成线条的截面图如图4A。需要注意的是，图4中(包括前面的图)，所画的示意图都非按照比例绘制。

步骤(2)、通过薄膜沉积和半导体回刻工艺，在上述的结构的底部制备并保留阻挡层53，完成后如图4B所示。

步骤(3)、采用化学气相沉积法，在被浅沟道隔离线条的顶部、浅沟道52的侧壁和底部均匀沉积含As的玻璃薄膜54，如图4C所示；利用回刻工艺去除线条上的含As玻璃层，并去除浅沟道52洞口的含As玻璃薄膜，如此得到的截面如图1D所示。

步骤(4)、在真空中进行退火处理，退火温度为1000℃6小时，使含As玻璃薄膜54中的As原子扩散到线条中，退火扩散完成后，被第一浅沟道隔离形成的硅线条就被As重掺杂，成为重掺杂的N型半导体，即形成了位线55，并具有较低的电阻率；如图4E所示，因为浅沟道的底部有阻挡材料53的保护，在浅沟道的底部并没有扩散进大量的As原子。去除剩余的含As玻璃后，结构如图4F所示。

步骤(5)、采用离子注入法，在位线55的上方注入形成P型区域56，其中区域56可以包含多层掺杂，例如在靠近字线55的一侧注入较小剂量的N型掺杂，而在远离字线55的一侧注入较大剂量的P型掺杂。于是55和56之间就形成了P+/N-/N+结构，如图4G所示；经过此步工艺后，图1I中沿E-E方向的投影如图4H所示。

步骤(6)、再一次采用光刻法，将因As原子扩散而形成的字线56上方的硅分隔开，形成如图4I所示的结构，N型重掺杂的硅字线的上方因为第二浅沟道58的隔离形成了分立的单元57，57为PN二极管，如图4I所示，第二浅沟道的深度约为300nm。

步骤(7)、填充绝缘材料，绝缘材料可以为氧化物、氮化物或者多晶硅的一种或者多种，在填充之前，可以增多一步硅热氧化的过程，热氧化能够在硅线的四壁生长一层氧化硅薄膜，有利于降低漏电流，提升填充效果。填充绝缘材料后，采用化学机械抛光，磨除多余的填充物(或者氧化硅)后，形成了如图4J所示的结构，浅沟道59就将字线上方的二极管57分隔成独立的单元。图中，沿F-F方向的投影上的截面如图4K所示，可见，较深的浅沟道60将字线分隔开，而较浅的浅沟道则将同一字线上方的PN二极管分隔开。

步骤(8)、引出字线。

步骤(9)、硅化后的结构如图4L所示，形成例如SiCo等硅化物61。

步骤(10)、制造相变存储单元62，存储单元与二极管一一对应，具有存储材料层和上下电极的结构，本实施例中，存储材料为Si2Sb2Te3。制造完成存储单元后，结构如图4M所示。

步骤(11)、通过填充绝缘材料和化学机械抛光，继而制造金属位线64，形成的最终的结构如图4N所示。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

例如，实施例中采用的存储单元，既然可以是相变存储单元，也可以是电阻随机存储器单元，采用的相变材料和电阻转换材料显然可以是相变材料和电阻转换材料中的任意一种，在必要的情况下，还可以是多种材料的组合，例如多层结构。而采用何种掺杂类型作为字/位线也都是可以选择的，可以改变的还包括掺杂原子的种类，浅沟道的深度也是如此。

Claims (28)

1.一种电阻转换存储器装置，其特征在于：

通过双浅沟道隔离形成二极管阵列，深度不同的第一浅沟道与第二浅沟道非正交相交；

第一浅沟道将第一导电类型的重掺杂导电半导体线分隔开，形成多根半导体线；

所述第一导电类型的重掺杂导电半导体线上方具有多个二极管，同一重掺杂导电半导体线上方的多个二极管依靠第二浅沟道隔离而成；所述二极管的结构为下列两者之一：

1)所述第一导电类型的重掺杂导电半导体线为P型的硅字线；所述二极管由P型的硅字线与该字线上方的N型的硅材料层构成，

2)所述第一导电类型的重掺杂导电半导体线为N型重掺杂的字线；所述二极管由位于N型重掺杂的字线上方的N型轻掺杂的硅层、和位于该N型轻掺杂的硅层上方的P型重掺杂的硅层构成；

二极管对应所需选通的电阻转换存储器单元。

2.根据权利要求1所述的电阻转换存储器装置，其特征在于：

所述重掺杂导电半导体线的上方还包含导电通孔。

3.根据权利要求1所述的电阻转换存储器装置，其特征在于：

所述第一浅沟道与第二浅沟道非正交相交，两浅沟道中心线之间的夹角在45度到89度之间。

4.根据权利要求1所述的电阻转换存储器装置，其特征在于：

所述双浅沟道采用绝缘材料形成电学隔离结构；绝缘材料为多晶硅，或为氧化物和氮化物中的一种或多种。

5.根据权利要求1所述的电阻转换存储器装置，其特征在于：

所述第一浅沟道的深度要深于第二浅沟道的深度；

较深的第一浅沟道将第一导电类型的重掺杂导电半导体线分隔开，形成多根半导体线；

较浅的第二浅沟道则在同一重掺杂导电半导体线上方隔离形成多个二极管。

6.根据权利要求1或5所述的电阻转换存储器装置，其特征在于：

第一浅沟道的深度在700nm到5000nm之间，深度足够以形成分立的重掺杂导电半导体线，使重掺杂导电半导体线之间具有较差的导电性。

7.根据权利要求1或5所述的电阻转换存储器装置，其特征在于：

第二浅沟道的深度在350nm到3000nm之间，深度要至少达到重掺杂导电半导体线的顶部，在重掺杂导电半导体线上方形成分立的二极管。

8.根据权利要求1所述的电阻转换存储器装置，其特征在于：

由第一浅沟道和第二浅沟道隔离得到的二极管的俯视图形状为非矩形的平行四边形。

9.根据权利要求1所述的电阻转换存储器装置，其特征在于：

多个二极管共享一根重掺杂导电半导体线。

10.根据权利要求1所述的电阻转换存储器装置，其特征在于：

所述的电阻转换存储器为相变存储器或电阻随机存储器。

11.根据权利要求1所述的电阻转换存储器装置，其特征在于：

在第一浅沟道的底部有第二导电类型的掺杂，增强第一浅沟道的电学隔离效果。

12.一种制造电阻转换存储器装置的工艺方法，其特征在于，所述工艺包括如下步骤：

A、在第二导电类型的半导体基底表面上形成的第一导电类型重掺杂；

B、在基底上方形成半导体单晶外延层；

C、制造出第一浅沟道，第一浅沟道的深度要大于重掺杂半导体层加上外延单晶层的总厚度；

D、通过调节和实现第一导电类型重掺杂层上方半导体单晶的掺杂种类和剂量，在第一浅沟道隔离后形成的线条上形成PN结；

E、制造第一浅沟道非正交相交的第二浅沟道，第二浅沟道的深度小于第一浅沟道的深度，其深度又要大于或者等于上述单晶层的厚度，第一浅沟道和第二浅沟道隔离后形成的区域即为分立的二极管，二极管的俯视图形状为非矩形的平行四边形；

F、制造导电通孔，填充绝缘材料，实现电学隔离，化学机械抛光平坦化；

G、制造电阻转换存储单元，并制造位线。

13.根据权利要求12所述的制造电阻转换存储器装置的工艺方法，其特征在于：

步骤A中，重掺杂层的厚度在700nm到5000nm之间，重掺杂的方案为扩散法，或为离子注入法；

步骤B中，通过外延法或金属诱导法或激光退火法在基底上方形成半导体单晶外延层，外延层为第二导电类型；

步骤C中，第一浅沟道的深度在710nm到6000nm之间。

14.根据权利要求12所述的制造电阻转换存储器装置的工艺方法，其特征在于：

第二浅沟道的深度在350nm到3000nm之间。

15.根据权利要求12所述的制造电阻转换存储器装置的工艺方法，其特征在于：

步骤F所述绝缘材料的填充材料为多晶硅，填充方法为气相沉积法。

16.根据权利要求12所述的制造电阻转换存储器装置的工艺方法，其特征在于：

第一浅沟道与第二浅沟道非正交相交，两者中心线之间的夹角在45度到89度之间。

17.根据权利要求12所述的制造电阻转换存储器装置的工艺方法，其特征在于：

由第一浅沟道和第二浅沟道隔离得到的二极管的俯视图形状为非矩形的平行四边形。

18.根据权利要求12所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述的电阻转换存储器为相变存储器或电阻随机存储器。

19.一种制造电阻转换存储器装置的工艺方法，其特征在于，所述工艺包括如下步骤：

A′、在第一导电类型的基底上制造出第一浅沟道，形成多条半导体线；

B′、采用化学气相沉积法沉积保护层，通过回刻工艺，去除多余部分的保护层，仅保留第一浅沟道底部的保护层；

C′、通过化学气相沉积法沉积含有第二导电类型掺杂物的材料，通过回刻工艺，去除第一浅沟道开口处的含有第二导电类型掺杂物的材料；

D′、通过退火进行热扩散，对在通过第一浅沟道隔离分隔形成的半导体线进行第二导电类型重掺杂，掺杂完成后形成了第二导电类型重掺杂的半导体字线，去除残留的含有掺杂物的材料；

E′、通过离子注入法在第一浅沟道隔离后形成的线条上实现掺杂，形成PN结；

F′、采用刻蚀法，制造与第一浅沟道非正交相交的第二浅沟道，刻蚀深度要到达重掺杂层的顶部，但是小于第一浅沟道的深度，在第二导电类型重掺杂的半导体字线上方形成多个二极管；

G′、填充绝缘材料，实现电学隔离，化学机械抛光平坦化，制造通孔，引出第二导电类型重掺杂的半导体字线；

H′、制造电阻转换存储单元和位线。

20.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述步骤A′中，第一浅沟道深度在700nm到6000nm之间。

21.根据权利要求20所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述步骤A′中，第一浅沟道的深度在710nm到6000nm之间。

22.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

第二浅沟道的深度在350nm到3000nm之间。

23.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

步骤G′中所述绝缘材料的填充的材料为多晶硅，填充方法为气相沉积法。

24.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

由第一浅沟道和第二浅沟道隔离得到的二极管的俯视图形状为非矩形的平行四边形。

25.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述的电阻转换存储器为相变存储器或电阻随机存储器。

26.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述第二导电类型的原子在高温退火的下可扩散到第一导电类型的材料中。

27.根据权利要求26所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述退火处理条件为：温度在300℃到1500℃之间，退火时间在1分钟到48小时之间。

28.根据权利要求19所述的制造电阻转换存储器装置的工艺方法，其特征在于：

所述第二导电类型的掺杂原子为砷、磷、锑、铋、硫、硒、碲、碘、硼、铝、镓、钾、铟、锂、钾、铍中的一种或者多种。

Images