CN101459129B - 自对准肖特基二极管及相应电阻转换存储器制造方法 - Google Patents
自对准肖特基二极管及相应电阻转换存储器制造方法 Download PDFInfo
- Publication number
- CN101459129B CN101459129B CN2008102072988A CN200810207298A CN101459129B CN 101459129 B CN101459129 B CN 101459129B CN 2008102072988 A CN2008102072988 A CN 2008102072988A CN 200810207298 A CN200810207298 A CN 200810207298A CN 101459129 B CN101459129 B CN 101459129B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- schottky diode
- word line
- diode array
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种采用自对准法制造肖特基二极管阵列的方法，此方法用较少的工艺步骤制造二极管阵列，有效节省了光刻次数，采用特定的金属与半导体，使两者之间形成稳定的肖特基接触，用于肖特基二极管的形成，进而对存储器件进行选通。作为本发明的一部分，还包括基于自对准肖特基二极管阵列的电阻转换存储器的制造方法。
Description
技术领域
本发明涉及制造应用于电阻转换存储器的肖特基二极管阵列的方法，属于半导体器件领域。
背景技术
高密度高性能非易失性固态存储器是下一代半导体存储器发展的重要方向，海量固态存储器的应用不仅将极大提升存储器的存储容量，还将大大缩小记忆体的体积，从而满足更多的需求。
电阻转换存储器作为一种较新的技术，越来越受到了各界的关注，被认为是下一代存储器最有希望的候选之一，它拥有的高数据保持能力、高可缩小能力、简单的结构以及与半导体工艺的兼容都使它广受业界青睐。此外，作为电阻转换存储器的一种，相变存储器还被认为是一种通用的存储器，将有望在各个领域得到广泛的应用，具有巨大的市场前景，在未来的几年中，将逐步替代目前的闪存，在随后的发展中，可能进一步替代动态存储器甚至是硬盘。
在各类电阻转换存储器中，电阻单元必须要同逻辑选通单元一起方能够进行芯片的编程操作，在目前的技术中，场效应晶体管以及PN二极管都有应用，前者是现有工艺，工艺简单，成本低廉，但是尺寸较大；而后者的工艺复杂，开发成本较高，但是具有明显的高密度的竞争优势，在高密度的电阻转换存储器中，有望得到应用。
除了PN二极管，肖特基二极管也因为其各方面的性能优势受到了关注(凌云等人，中国专利：使用肖特基二极管为选通管的相变存储器件及制备方法，申请号：200810035940.9)。
本发明提出了一种自对准的肖特基二极管阵列的制造方法，该方法工艺简单，在制造成本上具有明显的竞争力，应用到电阻转换存储器中也将简化存储器的制造工艺，减少光刻次数，降低制造成本；此外，本发明还包括了制造基于上述自对准的肖特基二极管的存储器的方法，用此方法制造的存储器工艺得到简化，同时性能将有效提升。
发明内容
本发明的目的在于提供一种自对准法制造肖特基二极管阵列的方法，此外还包括了基于上述自对准肖特基二极管的电阻转换存储器的制造方法。
一种自对准法制造肖特基二极管阵列的方法，步骤如下：
(1)在第一导电类型或者本征的半导体基底上制造出浅沟道，分隔出分立的线条，浅沟道刻蚀完毕后不去除光刻胶；
(2)通过离子注入，形成对基底的第一导电类型掺杂，由于光刻胶的阻挡作用，分立的线条将不被掺杂，仅对浅沟道底部进行第一导电类型离子注入，形成第一导电类型重掺杂的区域，此区域围绕在分立线条的四周，用于电学隔离各根字线，注入完成后去除光刻胶；
(3)在被浅沟道分隔开的线条的底部形成第二导电类型重掺杂的字线，方法为离子注入或者侧面扩散法；
(4)将浅沟道填充介质材料，介质材料沉积厚度高于浅沟道的深度，后经化学机械抛光工艺平坦化，控制抛光厚度，使字线上方保留一定厚度的介质材料；
(5)通过光刻工艺，选择性刻蚀字线上方的介质材料，在每一单一的字线上方都制造出多个窗口，用以制造肖特基二极管单元；
(6)再一次通过离子注入，被注入离子通过上述形成的窗口在字线上形成第二导电类型的轻掺杂区；
(7)沉积金属材料，所选择的材料应与上述第二导电类型的轻掺杂半导体之间形成可靠的肖特基接触；
(8)化学机械抛光工艺平坦化，去除覆盖在分立线条上方的金属材料，使金属材料仅保留在窗口内，即使各个窗口内的金属材料分开，如此形成肖特基二极管阵列。
本发明特点在于多次采用自对准方法，在字线上方开窗口，再通过离子注入法对半导体实现掺杂，随后通过金属的沉积形成肖特基接触。步骤(7)和(8)所述的金属材料，其特征为单一金属材料，或为多种包括金属在内的材料组成的合金，另一特征是与第二导电类型的轻掺杂半导体之间有功函数的差异，能够形成稳定的肖特基接触。上述步骤(2)中形成第一导电类型重掺杂隔离区域的方法也可以采用扩散方法。而在字线的形成过程中，所需的重掺杂，方法为离子注入法，或为侧面扩散法。此外，所述的可靠的肖特基接触的形成，可借助退火处理。
一种自对准法制造肖特基二极管阵列的方法，步骤如下：
(1)采用第一导电类型或者本征的半导体基底，通过离子注入从上到下依次形成紧密接触的第二导电类型轻掺杂的半导体层和第二导电类型重掺杂的半导体层；
(2)沉积金属材料，所选择的材料应与第二导电类型的轻掺杂半导体形成肖特基接触；
(3)通过光刻工艺，刻蚀出第一深度的浅沟道，用以分隔线条，所述第一深度的深度深于第二导电类型重掺杂层的深度；通过第一深度浅沟道的隔离，被分隔的第二导电类型重掺杂线条成为字线；
(4)上一步光刻后的光刻胶保留，通过离子注入，在第一深度浅沟道的底部形成第一导电类型的重掺杂区域，重掺杂区域围绕在第二导电类型字线的四周，用于电学隔绝字线；
(5)再一次通过光刻工艺，在单一的字线上方制造出第二深度的浅沟道，第二深度直到第二导电类型字线的顶部，浅沟道用以将字线上方的金属以及第二导电类型轻掺杂的区域分隔成分立小单元，第二导电类型轻掺杂小块区域与金属之间形成肖特基二极管；
(6)通过介质材料的填充以及化学机械抛光工艺，获得肖特基二极管阵列。
所述的第一深度和第二深度，其特征是第一深度要深于第二深度。
所述的金属材料，其特征为单一金属材料，或为多种包括金属在内的材料组成的合金，另一特征是与第二导电类型的轻掺杂半导体之间有功函数的差异，能够形成稳定的肖特基接触。上述步骤(4)中形成第一导电类型重掺杂隔离区域的方法也可以采用扩散方法。
一种自对准法制造基于肖特基二极管阵列的电阻转换存储器的方法，步骤如下：
(1)制造外围电路；
(2)在第一导电类型或者本征的基底上制造出浅沟道，分隔出分立的线条，不去除光刻胶；
(3)通过离子注入，形成对基底的第一导电类型掺杂，由于光刻胶的阻挡作用，分立的线条将不被掺杂，仅对浅沟道底部进行第一导电类型离子注入，形成第一导电类型重掺杂的区域，用于电学隔离各跟字线，注入完成后去除光刻胶；
(4)在被浅沟道分隔出的线条的底部形成第二导电类型重掺杂的位线，方法为离子注入或者边缘扩散法；
(5)填充介质材料覆盖浅沟道，介质材料沉积厚度高于浅沟道的深度，后经化学机械抛光工艺平坦化，使字线上方保留一定厚度的介质材料；
(6)通过光刻工艺，选择性刻蚀介质材料，在每一单一的位线上方都刻蚀出多个窗口；
(7)再一次通过离子注入，被注入离子通过窗口后，在字线上方形成第二导电类型的轻掺杂的区域；
(8)沉积金属材料，所选择的材料应与第二导电类型的轻掺杂半导体形成肖特基接触；
(9)化学机械抛光工艺平坦化以及回刻工艺，将窗口内的部分金属去除；
(10)沉积介质材料，采用侧墙工艺，在窗口内形成侧墙；
(11)沉积电阻转换材料，采用化学机械平坦化后，将介质材料上方的电阻转换存储材料全部去除；
(12)制造位线，就形成了基于肖特基二极管的电阻转换存储器阵列。
所用的金属材料，其特征为单一金属材料，或为多种包括金属在内的材料组成的合金；另一特征是与第二导电类型的轻掺杂半导体之间有功函数的差异，能够形成稳定的肖特基接触。而在字线的形成过程中，所需的重掺杂，方法为离子注入法，或为侧面扩散法。所述的可靠的肖特基接触的形成，可借助退火处理。
上述步骤(3)中形成第一导电类型重掺杂隔离区域的方法也可以采用扩散方法。
所述的电阻转换存储器，其特征是在电信号的作用下，器件的电阻能够实现在高、低电阻之间的变化。
所述的电阻转换材料，其特征是能够在高、低电阻率之间实现可逆的转换。
所述的电阻转换存储器的一种优选为相变存储器。相变存储器的特征是利用电信号实现相变材料的可逆相变，进而实现器件电阻的变化。
作为电阻转换材料的一种优选，为相变材料。
作为电阻转换材料的另一种优选，为含锑材料。
电阻转换存储器的特征是能够在电信号的作用下实现器件在高、低电阻之间的转变，可为双级存储，也可为多级存储。
附图说明
图1A-1H为自对准肖特基二极管阵列制造流程示意图；
图2A-2D为基于自对准肖特基二极管的电阻转换存储器制造流程示意图；
图3A-3C采用侧墙工艺制造基于自对准肖特基二极管的相变存储器的流程示意图；
图4A-4G另一种肖特基二极管阵列制造流程示意图。
具体实施方式
实施例1
在本征的硅衬底1上，通过离子注入，形成n型重掺杂层2，掺杂原子种类为磷，位于掺杂层2上的薄层3同为本征硅，如图1A所示。
通过光刻法，制造出分立的字线阵列，字线之间通过浅沟道4分隔开，得到的字线阵列的截面图如图1B所示，沟道的深度超过字线2的深度。
在字线的根部之间形成p型重掺杂的区域5，用于电学隔离字线，使字线之间相互不导通，因此信号不受干扰，得到结构如图1C所示，图中沿A-A方向的投影如图1A所示。
化学气相沉积法沉积氧化硅层6，通过化学机械抛光去除多余部分，并进行平坦化操作，得到如图1D所示的结构，图中沿B-B方向的投影如图1E所示。
在图1E的基础上，通过光刻工艺在氧化硅层6中刻蚀出窗口7，窗口的位置位于每条字线的正上方，截面图如图1F所示，在每条字线的上方都形成数个窗口。
离子注入磷原子，轻度掺杂，形成了如图1G所示的结构，图中，8所示为经过轻度磷掺杂的硅。
填充金属9，通过化学机械抛光机抛光后得到如图1H所示的结构。所采用的金属9与轻度掺杂的硅8之间具有肖特基势垒，两者之间就形成了肖特基二极管结构。如此便用自对准法形成了肖特基二极管阵列。
实施例2
在实施例1中，得到如图1H所示的结构后，采用回刻工艺，获得了如图2A所示的结构，其中11，12，13，14，15，16分别为硅衬底，磷原子重掺杂硅层，本征硅，氧化硅，磷原子轻度掺杂硅以及金属。金属16与轻度掺杂硅15之间形成了肖特基二极管结构。
由于回刻工艺，金属层16的厚度低于浅沟道隔离槽的高度，沉积电阻转换材料17，采用化学机械抛光，去除多余的电阻转换材料，仅保留窗口内的材料，并进行平坦化，得到如图2B所示的结构。采用另一种金属材料制造上电极18后，结构如图2C所示，图中，沿C-C方向的投影如图2D所示，由图可见，电极18同时也是位线。而字线12之间为了更好的电学绝缘，通过B重掺杂的区域19分隔开。
实施例3(制造电阻转换存储器的一种：相变存储器的方法)
在实施例2中所示图2A的基础上，化学气相沉积氮化硅层，如图3A所示。
采用回刻工艺，因为在隔离槽底部边角的氮化硅较难刻蚀，所以形成了侧墙20，结构如图3B所示。因为侧墙的存在，使槽中电极裸露的面积就大幅减小，对于相变存储器来说，电极面积越小意味着越少的编程体积和较小的编程功耗，因为仅较小的相变材料与电极的接触面积。同时，因为开口的面积大于底部的面积，有利于后续相变材料的填充。
沉积21相变材料GeSbTe后进行化学机械抛光，再制造金属位线22，得到如图3C所示的结构。从图中看到，相变材料21与金属接触的面积远小于与金属位线22的接触面积，侧墙20将相变材料包覆在其中，不仅大幅提升了相变材料的加热效率，同时也提升了相变存储器单元的编程稳定性。
在这种相变存储器的器件结构中，电极16不仅作为与硅的肖特基接触的金属，同样也作为加热电极存在。
实施例4
在第一导电类型的半导体基底31上，采用离子注入法依次形成第二导电类型重掺杂层32和轻掺杂层33，基底的截面图如图4A所示。沉积金属材料34后的截面图如图4B所示，金属材料与轻掺杂层33之间形成肖特基势垒。
通过光刻法制造第一深度的浅沟道35，浅沟道35将基底分割成分立的线条，浅沟道刻蚀深度直到将第二导电类型重掺杂层32完全分隔开，图4B中沿D-D方向的投影如图4C所示。重掺杂层32为字线。
通过在浅沟道35底部的扩散掺杂，形成第一导电类型重掺杂的区域36，目的是使位线32之间电学隔离，确保位线32之间信号不干扰，如图4D所示，此时图中沿E-E方向的投影如图4B所示。
通过光刻法制造第二深度的浅沟道37，浅沟道的深度直到字线32的上方，目的是使各个肖特基二极管分隔开，如图4E所示，显然第二深度的浅沟道要浅于第一深度的浅沟道。
化学沉积氮化硅38，一次性填充第一深度和第二深度的浅沟道，通过化学机械抛光平坦化后得到如图4F所示的结构，此时，图中沿F-F方向的投影如图4G所示。
如上便制造除了肖特基二极管阵列。
综上所述，本发明提供了一种自对准肖特基二极管阵列的制造方法，同时，将此肖特基二极管阵列应用到了电阻转换存储器中；同时为了降低相变存储器的功耗以及提升其编程可靠性，采用了侧墙技术来制造基于自对准肖特基二极管阵列的相变存储器，有效减小了编程面积。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。例如，上述步骤中，字线重掺杂的形成，可以是在浅沟道形成之后通过离子注入法或者扩散方法实现，也可以是在浅沟道形成之前通过离子注入法实现。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其他变形和改变。
Claims (13)
1.一种自对准法制造肖特基二极管阵列的方法，其特征在于，该方法包括步骤如下：
(1)在第一导电类型或者本征的半导体基底上制造出浅沟道，分隔出分立的线条，浅沟道刻蚀完毕后不去除光刻胶；
(2)通过离子注入，形成对基底的第一导电类型掺杂，由于光刻胶的阻挡作用，分立的线条将不被掺杂，仅对浅沟道底部进行第一导电类型离子注入，形成第一导电类型重掺杂的区域，此区域围绕在分立线条的四周，用于电学隔离各根字线，注入完成后去除光刻胶；
(3)在被浅沟道分隔开的线条的底部形成第二导电类型重掺杂的字线，方法为离子注入或者侧面扩散法；
(4)将浅沟道填充介质材料，介质材料沉积厚度高于浅沟道的深度，后经化学机械抛光工艺平坦化，控制抛光厚度，使字线上方保留一定厚度的介质材料；
(5)通过光刻工艺，选择性地刻蚀字线上方的介质材料，在每一单一的字线上方都制造出多个窗口，用以制造肖特基二极管单元；
(6)再一次通过离子注入，被注入离子通过上述形成的窗口在字线上形成第二导电类型的轻掺杂区；
(7)沉积金属材料，所选择的材料应与上述第二导电类型的轻掺杂半导体之间形成可靠的肖特基接触；
(8)化学机械抛光工艺平坦化，去除覆盖在分立线条上方的金属材料，使金属材料仅保留在窗口内，即使各个窗口内的金属材料分开，如此形成肖特基二极管阵列。
2.如权利要求1所述的自对准法制造肖特基二极管阵列的方法，其特征在于：所述金属材料为单一金属材料，或为多种包括金属在内材料的合金。
3.如权利要求1所述的自对准法制造肖特基二极管阵列的方法，其特征在于：所述的步骤7)中可靠的肖特基接触的形成包括退火处理。
4.一种自对准法制造肖特基二极管阵列的方法，其特征在于，该方法包括步骤如下：
(1)采用第一导电类型或者本征的半导体基底，通过离子注入从上到下依次形成紧密接触的第二导电类型轻掺杂的半导体层和第二导电类型重掺杂的半导体层；
(2)沉积金属材料，所选择的材料应与第二导电类型的轻掺杂半导体形成肖特基接触；
(3)通过光刻工艺，刻蚀出第一深度的浅沟道，用以分隔线条，所述第一深度的深度深于第二导电类型重掺杂层的深度；通过第一深度浅沟道的隔离，被分隔的第二导电类型重掺杂线条成为字线；
(4)上一步光刻后的光刻胶保留，通过离子注入，在第一深度浅沟道的底部形成第一导电类型的重掺杂区域，重掺杂区域围绕在第二导电类型字线的四周，用于电学隔绝字线；
(5)再一次通过光刻工艺，在单一的字线上方制造出第二深度的浅沟道，第二深度直到第二导电类型重掺杂字线的顶部，浅沟道用以将字线上方的金属以及第二导电类型轻掺杂的区域分隔成分立小单元，第二导电类型轻掺杂小块区域与金属之间形成肖特基二极管；
(6)通过介质材料的填充以及化学机械抛光工艺，获得肖特基二极管阵列。
5.如权利要求4所述的自对准法制造肖特基二极管阵列的方法，其特征在于：所述金属材料为单一金属材料，或为多种包括金属在内材料的合金。
6.如权利要求4所述的自对准法制造肖特基二极管阵列的方法，其特征在于：所述第一深度要深于第二深度。
7.一 种制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，其特征在于，该方法包括步骤如下：
(1)制造外围电路；
(2)在第一导电类型或者本征的基底上制造出浅沟道，分隔出分立的线条，不去除光刻胶；
(3)通过离子注入，形成对基底的第一导电类型掺杂，由于光刻胶的阻挡作用，分立的线条将不被掺杂，仅对浅沟道底部进行第一导电类型离子注入，形成第一导电类型重掺杂的区域，用于电学隔离各跟字线，注入完成后去除光刻胶；
(4)在被浅沟道分隔出的线条的底部形成第二导电类型重掺杂的位线，方法为离子注入或者边缘扩散法；
(5)填充介质材料覆盖浅沟道，介质材料沉积厚度高于浅沟道的深度，后经化学机械抛光工艺平坦化，使字线上方保留一定厚度的介质材料；
(6)通过光刻工艺，选择性刻蚀介质材料，在每一单一的位线上方都刻蚀出多个窗口；
(7)再一次通过离子注入，被注入离子通过窗口后，在字线上方形成第二导电类型的轻掺杂的区域；
(8)沉积金属材料，所选择的材料应与第二导电类型的轻掺杂半导体形成肖特基接触；
(9)化学机械抛光工艺平坦化以及回刻工艺，将窗口内的部分金属去除；
(10)沉积介质材料，采用侧墙工艺，在窗口内形成侧墙；
(11)沉积电阻转换材料，采用化学机械平坦化后，将介质材料上方的电阻转换存储材料全部去除；
(12)制造位线，就形成了基于肖特基二极管的电阻转换存储器。
8.如权利要求7所述的制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，
其特征在于：所述金属材料为单一金属材料，或为多种包括金属在内材料的合金。
9.如权利要求7所述的制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，
其特征在于：所述电阻转换存储器，在电信号的作用下，器件的电阻实现在高、低电阻之间的变化。
10.如权利要求7所述的制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，
其特征在于：所述电阻转换存储器在高、低电阻率之间实现可逆的转换。
11.如权利要求7或9所述的制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，其特征在于：所述电阻转换存储器为相变存储器。
12.如权利要求11所述的制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，
其特征在于：相变存储器是利用电信号实现相变材料的可逆相变，进而实现器件电阻的变化。
13.如权利要求7所述的制造基于自对准于肖特基二极管阵列的电阻转换存储器的方法，
其特征在于：所述电阻转换存储材料为含锑材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102072988A CN101459129B (zh) | 2008-12-18 | 2008-12-18 | 自对准肖特基二极管及相应电阻转换存储器制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102072988A CN101459129B (zh) | 2008-12-18 | 2008-12-18 | 自对准肖特基二极管及相应电阻转换存储器制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459129A CN101459129A (zh) | 2009-06-17 |
| CN101459129B true CN101459129B (zh) | 2010-10-27 |
Family
ID=40769889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102072988A Active CN101459129B (zh) | 2008-12-18 | 2008-12-18 | 自对准肖特基二极管及相应电阻转换存储器制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459129B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101617381B1 (ko) * | 2009-12-21 | 2016-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| CN103296051A (zh) * | 2013-05-30 | 2013-09-11 | 清华大学 | 具有肖特基势垒结构的阻变存储单元及其形成方法 |
| US20170309611A1 (en) * | 2016-04-20 | 2017-10-26 | Qualcomm Incorporated | Forming a self-aligned single diffusion break (sdb) isolation structure in a gate region of a diode for reduced capacitance, resistance, and/or area |
| US11315930B2 (en) * | 2020-02-14 | 2022-04-26 | Nanya Technology Corporation | Semiconductor structure and method of manufacturing the same |
-
2008
- 2008-12-18 CN CN2008102072988A patent/CN101459129B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459129A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355515B2 (en) | Three-dimensional memory device including locally thickened electrically conductive layers and methods of manufacturing the same | |
| US10957648B2 (en) | Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly | |
| US10199326B1 (en) | Three-dimensional memory device with driver circuitry on the backside of a substrate and method of making thereof | |
| US10453798B2 (en) | Three-dimensional memory device with gated contact via structures and method of making thereof | |
| CN113228183B (zh) | 包括共享外围电路的多个管芯的接合组件及其制造方法 | |
| CN111448661B (zh) | 包含双偶极阻挡电介质层的三维平面存储器装置及其制造方法 | |
| US10998326B2 (en) | Integrated assemblies and methods of forming integrated assemblies | |
| US11121153B1 (en) | Three-dimensional memory devices containing structures for controlling gate-induced drain leakage current and method of making the same | |
| EP3375014A1 (en) | Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof | |
| CN113169187B (zh) | 形成用于三维存储器器件的无接缝漏极选择层级电极的方法以及通过该方法形成的结构 | |
| JP2008078404A (ja) | 半導体メモリ及びその製造方法 | |
| US11201111B2 (en) | Three-dimensional memory device containing structures for enhancing gate-induced drain leakage current and methods of forming the same | |
| US11127759B2 (en) | Three-dimensional memory devices containing structures for controlling gate-induced drain leakage current and method of making the same | |
| CN114730767A (zh) | 具有耗尽区位置控制的三维存储器器件及使用栅极感应泄漏将其擦除的方法 | |
| CN101459129B (zh) | 自对准肖特基二极管及相应电阻转换存储器制造方法 | |
| CN113228281B (zh) | 具有背侧接触结构的三维存储器设备及其制造方法 | |
| CN113241347A (zh) | 半导体结构及半导体结构的形成方法 | |
| WO2021194536A1 (en) | Three-dimensional memory device containing inter-select-gate electrodes and methods of making the same | |
| US12010835B2 (en) | Three-dimensional memory device with a conductive drain-select-level spacer and methods for forming the same | |
| US20240196611A1 (en) | Three-dimensional memory device including capped hollow tube-shaped drain regions and methods of making the same | |
| CN101488514B (zh) | 电阻转换存储器 | |
| US20240121960A1 (en) | Three-dimensional memory device containing discrete charge storage elements and methods for forming the same | |
| CN101436607B (zh) | 电阻转换存储器及其制造方法 | |
| CN101882617B (zh) | 肖特基二极管、半导体存储器及其制造工艺 | |
| CN101436614B (zh) | 一种自对准制造基于含锑的肖特基二极管阵列的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |