JP2005064166A - ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 - Google Patents

ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 Download PDF

Info

Publication number
JP2005064166A
JP2005064166A JP2003291009A JP2003291009A JP2005064166A JP 2005064166 A JP2005064166 A JP 2005064166A JP 2003291009 A JP2003291009 A JP 2003291009A JP 2003291009 A JP2003291009 A JP 2003291009A JP 2005064166 A JP2005064166 A JP 2005064166A
Authority
JP
Japan
Prior art keywords
semiconductor region
diode element
semiconductor
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003291009A
Other languages
English (en)
Inventor
Tomokazu Mukai
友和 向井
Chihiro Arai
千広 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003291009A priority Critical patent/JP2005064166A/ja
Publication of JP2005064166A publication Critical patent/JP2005064166A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】可変容量の変化率を大きくした可変容量タイプのダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法を提供する。
【解決手段】半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子において、第1の半導体領域と第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設ける。または、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設ける。第2の半導体領域はSiGe若しくはSiGeCで形成する。中間半導体領域は、500〜800℃の温度で形成する。
【選択図】図1

Description

本発明は、ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法に関するものである。
従来、P型半導体領域とN型半導体領域とを接合して形成したPN接合の接合部分を容量部として機能させ、しかも、接合部分に形成される空乏層の大きさを調整することによって容量可変としたダイオード素子が知られている(例えば、特許文献1参照。)。
このダイオード素子は次のようにして形成している。
まず、図5に示すように、半導体基板100には、アンチモン(Sb)等のN型不純物を拡散させて埋込領域200を形成し、エピタキシャル成長によってリン(P)等のN型不純物をドーピングしながらN+型半導体領域300を形成している。埋込領域200はN+型半導体領域となっている。
次いで、半導体基板100には、所要の位置にホウ素(B)等のP型不純物をイオン注入することにより素子分離領域400を形成し、その後、半導体基板上面には絶縁膜500を形成している。
次いで、この絶縁膜500には適宜のレジストマスクを用いて開口を形成し、その後、このレジストマスクを除去し、半導体基板100にはエピタキシャル成長によってホウ素(B)等のP型の不純物をドーピングしながらP+型半導体層を形成し、このP+型半導体層を適宜のレジストマスクを用いてパターンニングすることによりP+型半導体領域600を形成している。このようにして、絶縁膜500の開口部分においてN+型半導体領域300とP+型半導体領域600とを接合することによりPN接合を形成している。
その後、既知の層間絶縁膜形成工程、平坦化工程、コンタクト形成工程、アルミ配線工程等を経ることによってダイオード素子を形成している。図5中、700は取出領域、800は平坦化膜、910は引出配線、920は電極である。
このようにダイオード素子を形成することによって、ダイオード素子のP+型半導体領域600の上面から半導体基板100の深さ方向に見た場合の不純物濃度分布は、図6に示すように、ホウ素(B)、リン(P)、アンチモン(Sb)の順で存在するようになっている。特に、N+型半導体領域300にはリン(P)だけでなく埋込領域200から熱拡散したアンチモン(Sb)も存在し、N型の不純物がP+型半導体領域600の近傍にも存在している。
特開2002−305310号公報
上記した可変容量タイプのダイオード素子では可変容量の変化率の大きい素子が望まれているために、PN接合の接合面近傍には大きい空乏層を形成可能とすることが望ましいが、N+型半導体領域とP+半導体領域とを直接的に接合してPN接合を形成した場合には、高濃度の不純物が空乏層ののびを抑制するように作用することによって大きな空乏層を形成することができず、ダイオード素子における可変容量の変化率を大きくすることが困難であるという不具合があった。
そこで、本発明者らは、可変容量タイプのダイオード素子における可変容量の変化率をより大きくすることができるように研究開発を行った結果、本発明を成すに至ったものである。
本発明のダイオード素子では、第1の半導体領域と第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設けた。
また、本発明のダイオード素子では、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設けた。
さらに、第2の半導体領域をSiGe若しくはSiGeCで形成したこと、ダイオード素子をフォトダイオード素子として用いること、ダイオード素子を可変容量素子として用いることにも特徴を有するものである。
また、本発明のダイオード素子を有する半導体装置では、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設けた。さらに、ダイオード素子をフォトダイオード素子として用いることにも特徴を有するものである。
また、本発明のダイオード素子を有する半導体装置では、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設けた。
また、本発明のダイオード素子を有する半導体装置の製造方法では、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置の製造方法において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、中間半導体領域を不純物濃度が5×1014/cm3以下の真性エピタキシャル成長によって形成することとした。さらに、可変容量素子となるダイオード素子と、フォトダイオード素子となるダイオード素子とを、半導体基板に同時に形成することにも特徴を有するものである。
また、本発明のダイオード素子を有する半導体装置の製造方法では、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置の製造方法において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させながらエピタキシャル成長によって中間半導体領域を形成することとした。
さらに、第2の半導体領域をSiGe若しくはSiGeCで形成することにも特徴を有し、中間半導体領域を500〜800℃の温度で形成することにも特徴を有するものである。
請求項1記載の発明によれば、第1の半導体領域と第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設けたことによって、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合には、中間半導体領域部分が容易に空乏層となることにより空乏層を急峻に広げることができるので、可変容量の変化率の大きいダイオード素子とすることができる。
請求項2記載の発明によれば、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設けたことによって、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合には、不純物濃度の比較的低い中間半導体領域部分が容易に空乏層となることにより空乏層を急峻に広げることができる一方で、不純物濃度の比較的高い中間半導体領域部分では不純物によって抵抗が低減されることによりQ値を向上させることができるので、可変容量の変化率とQ値とをバランスさせたダイオード素子とすることができる。
請求項3記載の発明によれば、第2の半導体領域をSiGeCで形成したことによって、第2の半導体領域の不純物が中間半導体領域に拡散することを炭素によって抑止して、十分な大きさの中間半導体領域を維持することができるので、可変容量の変化率の大きいダイオード素子とすることができる。また、第2の半導体領域をSiGeで形成した場合でも、可変容量の変化率が十分大きいダイオード素子とすることができる。
請求項4記載の発明によれば、ダイオード素子をフォトダイオード素子として用いることによって、感度を向上させたフォトダイオード素子を提供可能とすることができる。
請求項5記載の発明によれば、本発明のダイオード素子を可変容量素子として用いることによって、容量変化率の大きい可変容量素子とすることができる。
請求項6記載の発明によれば、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設けたことによって、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合には、中間半導体領域部分が容易に空乏層となることにより空乏層を急峻に広げることができるので、可変容量の変化率の大きいダイオード素子を有する半導体装置とすることができる。
請求項7記載の発明によれば、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設けたことによって、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合には、不純物濃度の比較的低い中間半導体領域部分が容易に空乏層となることにより空乏層を急峻に広げることができる一方で、不純物濃度の比較的高い中間半導体領域部分では不純物によって抵抗が低減されることによりQ値を向上させることができるので、可変容量の変化率とQ値とをバランスさせたダイオード素子を有する半導体装置とすることができる。
請求項8記載の発明によれば、ダイオード素子をフォトダイオード素子として用いることによって、感度を向上させたフォトダイオード素子を提供可能とすることができる。
請求項9記載の発明によれば、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置の製造方法において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、中間半導体領域を不純物濃度が5×1014/cm3以下の真性エピタキシャル成長によって形成することとしたので、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合には、中間半導体領域部分が容易に空乏層となることにより空乏層を急峻に広げることができるので、可変容量の変化率の大きいダイオード素子を有する半導体装置を形成することができる。
請求項10記載の発明によれば、可変容量素子となるダイオード素子と、フォトダイオード素子となるダイオード素子とを、半導体基板に同時に形成することによって、可変容量素子では容量変化率の大きくすることができ、フォトダイオード素子では感度を向上させることができ、それぞれの性能向上を製造工程を増加させることなく達成することができる。
請求項11記載の発明によれば、半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置の製造方法において、ダイオード素子は、第1の半導体領域と第2の半導体領域との間に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させながらエピタキシャル成長によって中間半導体領域を形成することとしたので、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合には、不純物濃度の比較的低い中間半導体領域部分が容易に空乏層となることにより空乏層を急峻に広げることができる一方で、不純物濃度の比較的高い中間半導体領域部分では不純物によって抵抗が低減されることによりQ値を向上させることができるので、可変容量の変化率とQ値とをバランスさせたダイオード素子を有する半導体装置を形成することができる。
請求項12記載の発明によれば、第2の半導体領域をSiGeCで形成することによって、第2の半導体領域の不純物が中間半導体領域に拡散することを炭素によって抑止して、十分な大きさの中間半導体領域を維持することができるので、可変容量の変化率の大きいダイオード素子とすることができる。また、第2の半導体領域をSiGeで形成した場合でも、可変容量の変化率が十分大きいダイオード素子とすることができる。
請求項13記載の発明によれば、中間半導体領域を500〜800℃の温度で形成することによって、中間半導体領域において第1の半導体領域等の不純物が拡散することを抑止して、十分な大きさの中間半導体領域を維持することができるので、可変容量の変化率の大きいダイオード素子とすることができる。
本発明のダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法では、第1の半導体領域と第2の半導体領域とを用いてPN接合を形成する場合に、第1の半導体領域と第2の半導体領域との間に中間半導体領域を設けているものである。
特に、中間半導体領域を不純物濃度が5×1014/cm3以下の真性エピタキシャル成長によって形成した場合には、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合に、中間半導体領域部分が容易に空乏層となることによって空乏層を急峻に広げることができるので、耐圧性を向上させたダイオード素子とすることができるとともに、このダイオード素子からなる可変容量素子の可変容量の変化率を大きくすることができる。
また、中間半導体領域をエピタキシャル成長によって形成する際に、第1の半導体領域側から第2の半導体領域側に向けて不純物濃度を漸次低下させながらドーピングして濃度勾配を設けた場合には、第2の半導体領域の近傍の中間半導体領域は不純物がほとんどドーピングされていないことによって、その部分の中間半導体領域は、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合に容易に空乏層となることによって空乏層を急峻に広げることができる。
そして、不純物がドーピングされた中間半導体領域では、その部分の抵抗が不純物によって低減されることによりQ値を向上させることができ、中間半導体領域における不純物の濃度勾配を調整することによって、ダイオード素子の可変容量の変化率とダイオード素子のQ値とをバランスさせることができ、使用目的に応じたダイオード素子とすることができる。
さらに、第2の半導体領域をSiGeCで形成した場合には、第2の半導体領域の不純物が中間半導体領域に拡散することを炭素によって抑止することができるので、中間半導体領域の実効的な厚みが小さくなることを抑止でき、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合に大きな空乏層を容易に形成して、可変容量の変化率の大きいダイオード素子とすることができる。また、第2の半導体領域をSiGeで形成した場合でも、同様に可変容量の変化率が十分大きいダイオード素子とすることができる。
しかも、中間半導体領域を形成する際に、500〜800℃の温度で形成した場合には、中間半導体領域の形成時に第1の半導体領域等の不純物が中間半導体領域に拡散することを抑止できるので、中間半導体領域の実効的な厚みが小さくなることを防止できる。したがって、第1の半導体領域と第2の半導体領域との間に空乏層を形成する場合に大きな空乏層を容易に形成して、可変容量の変化率の大きいダイオード素子とすることができる。
以下において、図面に基づいて本発明の実施形態を説明する。図1は本実施形態のダイオード素子の縦断面模式図である。
ダイオード素子は、第1の半導体領域である埋込領域2を設けた半導体基板1の上面に、エピタキシャル成長によって中間半導体領域3を形成し、この中間半導体領域3の上面に、所要の位置に開口を有する絶縁膜5を介して第2の半導体領域であるP+型半導体領域6を設けているものである。
本実施形態では、半導体基板1にはシリコン(Si)半導体基板を用いており、埋込領域2の形成部分にアンチモン(Sb)を拡散させて埋込領域2を形成している。したがって、埋込領域2はN+型半導体領域となっている。
そして、埋込領域2の形成後、半導体基板1の上面にはエピタキシャル成長によってシリコン(Si)膜からなる中間半導体領域3を形成している。この中間半導体領域3を形成する場合には、形成した中間半導体領域3に埋込領域2のアンチモン(Sb)が拡散しない500〜800℃の温度でエピタキシャル成長を行っている。
中間半導体領域3の形成後、中間半導体領域3を設けた半導体基板1には所要の位置にホウ素(B)等のP型不純物をイオン注入して素子分離領域4を形成している。素子分離領域4の形成後、中間半導体領域3の上面には絶縁膜5を形成し、適宜のレジストマスクを用いて絶縁膜5には所要の位置に開口を形成している。
開口を有する絶縁膜5の形成後、半導体基板1の上面には、エピタキシャル成長によってホウ素(B)等のP型不純物をドーピングしながらP+型半導体層を一旦形成し、このP+型半導体層を適宜のレジストマスクを用いてパターンニングすることによりP+型半導体領域6を形成している。このようにして、絶縁膜5の開口部分ではP+型半導体領域6と中間半導体領域3とを接合しており、中間半導体領域3を介してP+型半導体領域6とN+型半導体領域である埋込領域2とを接続している。
P+型半導体層は、エピタキシャル成長によって形成したシリコンゲルマニウム(SiGe)膜、または炭素を含有させたシリコンゲルマニウム(SiGeC)膜であればよいが、本実施形態では、P+型半導体層はSiGeC膜としている。P+型半導体層をSiGeC膜として炭素を含有させておくことにより、P+型半導体層の形成時にドーピングした不純物の拡散を炭素によって抑制することができる。したがって、P型不純物がP+型半導体層と接合した中間半導体領域3に拡散することを抑止できる。
P+型半導体領域6の形成後、既知の層間絶縁膜形成工程、平坦化工程、コンタクト形成工程、アルミ配線工程等を経ることによってダイオード素子を形成している。図1中、7は取出領域、8は平坦化膜、9は引出配線、10は電極である。
上記のように形成するダイオード素子において、中間半導体領域3の形成を不純物濃度が5×1014/cm3以下の約10Ωcmの真性エピタキシャル成長によって行うことにより、図2に示すように、中間半導体領域3を不純物をドーピングしていないノンドープ領域としている。図2は、ダイオード素子のP+型半導体領域6上面から半導体基板1の深さ方向に見た場合の不純物濃度分布を示したものであり、P+型半導体領域6ではホウ素(B)が存在し、埋込領域2ではアンチモン(Sb)が存在しているものの、中間半導体領域3には不純物を存在させないようにしている。
特に、上記したように、中間半導体領域3を形成するための真性エピタキシャル成長や、P+型半導体層を形成するためのエピタキシャル成長を、中間半導体領域3に埋込領域2のアンチモン(Sb)が拡散しない500〜800℃の温度で行ったことにより、ノンドーピング領域を幅広に形成することができる。また、P+型半導体層に炭素を含有さてP+型半導体層の形成時にドーピングした不純物の拡散を抑止したことによっても、ノンドーピング領域を幅広に形成することができる。
このように中間半導体領域3のノンドーピング領域を幅広に形成したことによって、N+型半導体領域である埋込領域2とP+型半導体領域6との間に空乏層を形成する場合には、中間半導体領域3の部分が容易に空乏層となることにより空乏層を急峻に広げることができるので、可変容量の変化率の大きいダイオード素子とすることができる。
また、他の実施形態として、上記のように形成するダイオード素子において、中間半導体領域3の形成をエピタキシャル成長によって行う場合に、埋込領域2からP+型半導体領域6に向けてリン(P)等の不純物を、濃度を漸次低下させながら中間半導体領域3を形成することによって、図3に示すように、P+型半導体領域6の近傍では中間半導体領域3を真性エピタキシャル成長させてノンドーピング領域を形成し、埋込領域2の近傍では中間半導体領域3に不純物を含有させている。
図3は、ダイオード素子のP+型半導体領域6上面から半導体基板1の深さ方向に見た場合の不純物濃度分布を示したものであり、P+型半導体領域6ではホウ素(B)が存在し、中間半導体領域3ではP+型半導体領域6の近傍において不純物が存在せずに埋込領域2に近接するにつれて不純物であるリン(P)の含有量が増大し、埋込領域2ではアンチモン(Sb)が存在している。
このように、P+型半導体領域6の近傍では中間半導体領域3を真性エピタキシャル成長させてノンドーピング領域を形成する一方で、埋込領域2の近傍では中間半導体領域3に不純物をドーピングすることにより、中間半導体領域3の抵抗を低減させてダイオード素子のQ値を増大させることができる。
しかも、P+型半導体領域6近傍にはノンドーピング領域を設けていることにより、N+型半導体領域である埋込領域2とP型半導体領域6との間に空乏層を形成する場合には、中間半導体領域3のノンドーピング部分は容易に空乏層となることによって空乏層を急峻に広げることができるので、可変容量の変化率の大きいダイオード素子とすることができ、中間半導体領域3部分に含有させる不純物の濃度勾配を調整することによって、ダイオード素子の可変容量の変化率とダイオード素子のQ値とをバランスさせることができる。
さらに、上記したように、中間半導体領域3を形成するための真性エピタキシャル成長を、中間半導体領域3に埋込領域2のアンチモン(Sb)が拡散しない500〜800℃の温度で行うことにより中間半導体領域3におけるノンドーピング領域を確実に形成して、所要の可変容量の変化率及び容量を有するダイオード素子を形成することができる。
上記したダイオード素子を、図4に示すPINフォトダイオードに流用した場合には、中間半導体領域3'を真性エピタキシャル成長によって形成することにより、光を吸収することとなる空乏層を極めて大きく形成することができるので、感度の極めて良好なPINフォトダイオード素子を形成することができる。
特に、中間半導体領域3'をSiGeCで形成した場合には、光の吸収長を短くすることができるので、光の侵入する深さを浅くすることができ、空乏層の位置を深い位置に形成しなくてもよく、製造効率を向上させることができる。
図4のPINフォトダイオード素子は、上記したダイオード素子とほぼ同一の製造工程によって形成することができるので、同一構成部分には同一符号を用い、詳細な説明は省略する。
図4のPINフォトダイオード素子と、図1の可変容量素子となるダイオード素子とは、埋込領域2、絶縁膜5、取出領域7等の形成を適宜調整することにより同時に形成することができ、製造工程を増加させることなくPINフォトダイオード素子の感度向上と、可変容量素子の容量変化率の増大化を図ることができる。
本発明にかかるダイオード素子の縦断面模式図である。 本発明にかかるダイオード素子のP+型半導体領域上面から半導体基板の深さ方向に見た場合の不純物濃度分布の説明図である。 本発明にかかるダイオード素子のP+型半導体領域上面から半導体基板の深さ方向に見た場合の不純物濃度分布の説明図である。 本発明の変容例を説明する縦断面模式図である。 従来のダイオード素子の縦断面模式図である。 従来のダイオード素子のP+型半導体領域上面から半導体基板の深さ方向に見た場合の不純物濃度分布の説明図である。
符号の説明
1 半導体基板
2 埋込領域
3 中間半導体領域
4 素子分離領域
5 絶縁膜
6 P+型半導体領域
7 取出領域
8 平坦化膜
9 引出配線
10 電極

Claims (13)

  1. 第1の半導体領域と第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設けたことを特徴とするダイオード素子。
  2. 第1の半導体領域と第2の半導体領域との間に、前記第1の半導体領域側から前記第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設けたことを特徴とするダイオード素子。
  3. 前記第2の半導体領域は、SiGe若しくはSiGeCで形成したことを特徴とする請求項1または請求項2に記載のダイオード素子。
  4. 請求項1記載のダイオード素子をフォトダイオード素子として用いることを特徴とするダイオード素子。
  5. 請求項1記載のダイオード素子を可変容量素子として用いることを特徴とするダイオード素子。
  6. 半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置において、
    前記ダイオード素子は、前記第1の半導体領域と前記第2の半導体領域との間に、不純物濃度を5×1014/cm3以下とした中間半導体領域を設けたことを特徴とする半導体装置。
  7. 半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置において、
    前記ダイオード素子は、前記第1の半導体領域と前記第2の半導体領域との間に、前記第1の半導体領域側から前記第2の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設けたことを特徴とする半導体装置。
  8. 請求項6記載のダイオード素子をフォトダイオード素子として用いることを特徴とする半導体装置。
  9. 半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置の製造方法において、
    前記ダイオード素子は、前記第1の半導体領域と前記第2の半導体領域との間に、中間半導体領域を不純物濃度が5×1014/cm3以下の真性エピタキシャル成長によって形成することを特徴とする半導体装置の製造方法。
  10. 可変容量素子となる前記ダイオード素子と、フォトダイオード素子となる前記ダイオード素子とを、前記半導体基板に同時に形成することを特徴とする請求項9記載の半導体装置の製造方法。
  11. 半導体基板に第1の半導体領域と第2の半導体領域とを設けてなるダイオード素子を有する半導体装置の製造方法において、
    前記ダイオード素子は、前記第1の半導体領域と前記第2の半導体領域との間に、前記第1の半導体領域側から前記第2の半導体領域側に向けて不純物濃度を漸次低下させながらエピタキシャル成長によって中間半導体領域を形成することを特徴とする半導体装置の製造方法。
  12. 前記第2の半導体領域は、SiGe若しくはSiGeCで形成することを特徴とする請求項9〜11のいずれか1項に記載の半導体装置の製造方法。
  13. 前記中間半導体領域は、500〜800℃の温度で形成することを特徴とする請求項9〜12のいずれか1項に記載の半導体装置の製造方法。
JP2003291009A 2003-08-11 2003-08-11 ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 Pending JP2005064166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003291009A JP2005064166A (ja) 2003-08-11 2003-08-11 ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003291009A JP2005064166A (ja) 2003-08-11 2003-08-11 ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005064166A true JP2005064166A (ja) 2005-03-10

Family

ID=34368832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003291009A Pending JP2005064166A (ja) 2003-08-11 2003-08-11 ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005064166A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070815B2 (en) 2012-08-23 2015-06-30 Samsung Electronics Co., Ltd. Photonic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107276A (en) * 1978-02-10 1979-08-22 Nec Corp Production of semiconductor device
JPS6428840A (en) * 1987-07-23 1989-01-31 Sanken Electric Co Ltd Manufacture of integrated circuit
JPH01270277A (ja) * 1988-04-21 1989-10-27 Nec Corp 砒化ガリウム超階段バラクタダイオードの製造方法
JPH07240534A (ja) * 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH08316500A (ja) * 1995-05-18 1996-11-29 Mitsubishi Electric Corp ダイオード及びその製造方法
JPH10284722A (ja) * 1997-04-01 1998-10-23 Oki Electric Ind Co Ltd Mosfet及びその製造方法
JP2001237434A (ja) * 2000-02-22 2001-08-31 Mitsubishi Heavy Ind Ltd ダイオード
JP2002237434A (ja) * 2001-02-08 2002-08-23 Sanshin:Kk 電極体の製造方法
JP2003133320A (ja) * 2001-10-25 2003-05-09 Sumitomo Chem Co Ltd 薄膜半導体エピタキシャル基板及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107276A (en) * 1978-02-10 1979-08-22 Nec Corp Production of semiconductor device
JPS6428840A (en) * 1987-07-23 1989-01-31 Sanken Electric Co Ltd Manufacture of integrated circuit
JPH01270277A (ja) * 1988-04-21 1989-10-27 Nec Corp 砒化ガリウム超階段バラクタダイオードの製造方法
JPH07240534A (ja) * 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH08316500A (ja) * 1995-05-18 1996-11-29 Mitsubishi Electric Corp ダイオード及びその製造方法
JPH10284722A (ja) * 1997-04-01 1998-10-23 Oki Electric Ind Co Ltd Mosfet及びその製造方法
JP2001237434A (ja) * 2000-02-22 2001-08-31 Mitsubishi Heavy Ind Ltd ダイオード
JP2002237434A (ja) * 2001-02-08 2002-08-23 Sanshin:Kk 電極体の製造方法
JP2003133320A (ja) * 2001-10-25 2003-05-09 Sumitomo Chem Co Ltd 薄膜半導体エピタキシャル基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070815B2 (en) 2012-08-23 2015-06-30 Samsung Electronics Co., Ltd. Photonic device

Similar Documents

Publication Publication Date Title
JP6048317B2 (ja) 炭化珪素半導体装置
JP5011881B2 (ja) 半導体装置の製造方法
US9490352B2 (en) Bipolar transistor with carbon alloyed contacts
US10115817B2 (en) Method of manufacturing a semiconductor device
CN103456752A (zh) Cmos图像传感器及其形成方法
WO2006100640B1 (en) Method of manufacturing a semiconductor device having a buried doped region
JP5294192B2 (ja) 半導体装置及びその製造方法
JP5558901B2 (ja) ダイオード及びその製造方法
US9184257B2 (en) Semiconductor device and related fabrication methods
JP2007165370A (ja) 半導体装置及びその製造方法
KR100928204B1 (ko) 실리콘 에피층을 이용한 cmos 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법
JP2006140250A (ja) 半導体装置及びその製造方法
JP2001135719A (ja) 半導体装置の素子分離構造
KR101216851B1 (ko) 반도체 장치 및 그 제조 방법
JP2005064166A (ja) ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法
JP5206104B2 (ja) ツェナーダイオードの製造方法
JP2008235560A (ja) ヘテロ接合バイポーラトランジスタ
JP3959695B2 (ja) 半導体集積回路
KR101955098B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
JP4996164B2 (ja) 半導体装置およびその製造方法
KR100897820B1 (ko) 반도체 소자와 그의 제조방법
JP2004335758A (ja) ダイオード素子及びその製法
JP2006210563A (ja) 半導体装置
JP2006165370A (ja) 半導体装置及びその製造方法
JP2012160753A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124