JP5294192B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5294192B2 JP5294192B2 JP2008033015A JP2008033015A JP5294192B2 JP 5294192 B2 JP5294192 B2 JP 5294192B2 JP 2008033015 A JP2008033015 A JP 2008033015A JP 2008033015 A JP2008033015 A JP 2008033015A JP 5294192 B2 JP5294192 B2 JP 5294192B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- type impurity
- region
- impurity region
- horizontal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims description 272
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005596 ionic collisions Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置及びその製造方法に係り、より詳細には、スイッチング機能を有する半導体装置及びその製造方法に関する。
図１は、従来の半導体装置を説明するための断面図である。
図１を参照すると、従来の半導体装置１０は、第１Ｎ型不純物領域１、第２Ｎ型不純物領域８、第３Ｎ型不純物領域６、第１Ｐ型不純物領域５、第２Ｐ型不純物領域７、第３Ｐ型不純物領域９、フィールド酸化膜２、ゲート絶縁膜パターン３、及びゲート電極４を含む。
第１Ｎ型不純物領域１、第２Ｎ型不純物領域８、及び第３Ｎ型不純物領域６は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、又はビスマス（Ｂｉ）等のように電子を提供するＮ型不純物を含む。そして、第１Ｐ型不純物領域５、第２Ｐ型不純物領域７、及び第３Ｐ型不純物領域９は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のように正孔を提供するＰ型不純物を含む。
第１Ｎ型不純物領域１の表面にフィールド酸化膜２が形成される。第１Ｎ型不純物領域１上には、フィールド酸化膜２から第１方向に沿って所定の長さまで延長されるゲート絶縁膜パターン３が形成される。ゲート絶縁膜パターン３は、シリコン酸化物を含むことができる。ゲート絶縁膜パターン３及びフィールド酸化膜２上にはゲート電極４が形成される。ゲート電極４は、ドープポリシリコンのような導電性物質を含むことができる。
第１Ｎ型不純物領域１の上部には、ゲート絶縁膜パターン３から上記第１方向に沿って延長される第１Ｐ型不純物領域５が形成される。第１Ｐ型不純物領域５は、ゲート絶縁膜パターン３と部分的にオーバーラップする。
第１Ｐ型不純物領域５の表面には、互いに接する第３Ｎ型不純物領域６及び第２Ｐ型不純物領域７が形成される。具体的に、第３Ｎ型不純物領域６及び第２Ｐ型不純物領域７は、上記第１方向に沿って順次に形成される。そして、第３Ｎ型不純物領域６は、ゲート絶縁膜パターン３と部分的にオーバーラップすることができる。
ここで、第３Ｎ型不純物領域６及び第２Ｐ型不純物領域７は、第１Ｐ型不純物領域５によって囲まれる。従って、第１Ｎ型不純物領域１及び第３Ｎ型不純物領域６は、第１Ｐ型不純物領域５によって互いに水平的に離隔される。
第１Ｎ型不純物領域１の上部には、フィールド酸化膜２から上記第１方向と実質的に逆である第２方向に延長される第２Ｎ型不純物領域８が形成される。そして、第２Ｎ型不純物領域８の表面には第３Ｐ型不純物領域９が形成される。具体的に、第３Ｐ型不純物領域９は、第２Ｎ型不純物領域８によって囲まれる。
ここで、第１Ｎ型不純物領域１は第１不純物濃度を有し、第２Ｎ型不純物領域８は第１不純物濃度より実質的に高い第２不純物濃度を有する。そして、第３Ｎ型不純物領域６及び第２Ｐ型不純物領域７はソースとして使用され、第３Ｐ型不純物領域９はドレインとして使用される。
図２は、従来の半導体装置１０に含まれるゲート絶縁膜パターン３及びフィールド酸化膜２の下でのＮ型不純物の濃度を示すグラフである。
図２を参照すると、フィールド酸化膜２の下で実質的に第１Ｎ型不純物の濃度が一定に維持されることがわかる。
図３は、図１に示した半導体装置１０のソースとドレインとの間及びゲート電極４とソースとの間に電圧を印加した場合、半導体装置１０でイオン衝突によって発生するホールが集中する領域を示す断面図である。
図３を参照すると、シミュレーション結果、フィールド酸化膜２の下に位置する「Ａ」部分でホールが相対的に多く発生することがわかる。相対的に多い量のホールが発生する理由は、フィールド酸化膜２の下で実質的にＮ型不純物の濃度が一定に維持されたためであると思われる。
ソースとドレインとの間及びゲート電極４とソースとの間に電圧を印加した場合、ゲート酸化膜下で生成されるチャンネルによってフィールド酸化膜２の下で電流が流れることになる。この際、電子と原子間の衝突によって電子とホールが発生することになる。衝突によって発生したホールは、第１Ｐ型不純物領域５を通過して第２Ｐ型不純物領域７に移動した後、第２Ｐ型不純物領域７を通じて除去される。
第１Ｐ型不純物領域５の内部は抵抗を有するので、相対的に多い量のホールが第２Ｐ型不純物領域７まで移動する過程で追加電流を発生させる。追加電流の量は、ホールの量と実質的に比例する。従って、相対的に多い量のホールの発生によって追加電流の量が増加する場合、半導体装置１０の駆動能力が低下するという問題点があった。
具体的に、半導体装置１０は、第１Ｐ型不純物領域５、第１及び第２Ｎ型不純物領域１、８、及び第３Ｐ型不純物領域９で構成されたＰ−Ｎ−Ｐトランジスタを使用して駆動されることになる。しかし、追加電流が発生する場合、第３Ｎ型不純物領域６、第１Ｐ型不純物領域５、及び第１Ｎ型不純物領域１で構成されるＮ−Ｐ−Ｎトランジスタが動作する。
Ｎ−Ｐ−Ｎトランジスタの動作は、第１Ｐ型不純物領域５、第１及び第２Ｎ型不純物領域１、８、及び第３Ｐ型不純物領域９で構成されたＰ−Ｎ−Ｐトランジスタの電流を急速に増加させて半導体装置１０の破壊電圧を減少させる。従って、追加電流が相対的に多く発生する場合、半導体装置１０の駆動能力が低下するという問題点があった。
そこで、本発明は上記従来の半導体装置における問題点に鑑みてなされたものであって、本発明の第１目的は、相対的に高い破壊電圧を有する半導体装置を提供することにある。
本発明の第２目的は、この半導体装置を製造する方法を提供することにある。
上記第１目的を達成するためになされた本発明の一特徴による半導体装置は、第１シリコン膜、シリコン酸化膜、及び第２シリコン膜が順次に積層されたＳＯＩ（シリコン−オン−インシュレータ）基板上に形成された第１不純物濃度を有する第１Ｎ型不純物領域、及び該第１Ｎ型不純物領域と水平的に離隔される第１Ｐ型不純物領域と、前記第１不純物領域が形成されない部分に第２不純物濃度を有して前記第１Ｐ型不純物領域と接する第１水平部、及び前記第１Ｎ型不純物領域の上部に前記第１及び第２不純物濃度より大きい第３不純物濃度を有する第２水平部を含むドリフト領域と、前記ドリフト領域上の前記第１水平部と前記第２水平部との間の境界上部に形成されたフィールド酸化膜構造物と、前記第２水平部のうちの前記フィールド酸化構造物でカバーされない部分に形成された前記第３不純物濃度より大きい第４不純物濃度を有する追加Ｎ型ドリフト部と、前記第１水平部上で前記フィールド酸化構造物から所定の長さまで延長されて形成されたゲート絶縁膜パターン、及び該ゲート絶縁膜パターン及び前記フィールド酸化膜構造物の一部上に形成されたゲート電極を含むゲート構造物と、前記第１水平部のうちの前記ゲート構造物でカバーされない部分に形成された前記第１Ｐ型不純物領域と接する第２Ｐ型不純物領域と、前記第２Ｐ型不純物領域の露出した表面のうちのゲート構造物と隣接する部分に形成されたＮ型ソース領域、及び該Ｎ型ソース領域と隣接する部分に形成された第３Ｐ型不純物領域を含むソースと、前記追加Ｎ型ドリフト部の露出した表面に形成されたＰ型ドレイン領域を含むドレインと、を有する。
前記第３不純物濃度は、前記第２不純物濃度より少なくとも２倍以上であり得る。前記第３及び第４不純物は、それぞれＮ型不純物であり得る。
上記第２目的を達成するためになされた本発明の他の特徴による半導体装置の製造方法は、シリコン膜に該シリコン膜の表面から所定の深さまで延長して第１不純物濃度を有する第１Ｎ型不純物領域を形成する段階と、前記シリコン膜の内部に前記第１Ｎ型不純物領域と水平的に離隔される第１Ｐ型不純物領域を形成する段階と、前記シリコン膜の全表面にＮ型不純物を注入し、前記シリコン膜のうち前記第１不純物領域が形成されない部分に第２不純物濃度を有して前記第１Ｐ型不純物領域と接する第１水平部、及び前記第１Ｎ型不純物領域の上部に前記第１及び第２不純物濃度より大きい第３不純物濃度を有する第２水平部を含むドリフト領域を形成する段階と、前記シリコン膜の表面中の前記第１水平部及び前記第２水平部が接する部分にフィールド酸化構造物を形成する段階と、前記第２水平部のうち前記フィールド酸化構造物でカバーされない部分に前記第３不純物濃度より大きい第４不純物濃度を有する追加Ｎ型ドリフト部を形成する段階と、前記第１水平部上で前記フィールド酸化構造物から所定の長さまで延長されるゲート絶縁膜パターン、及び該ゲート絶縁膜パターン及び前記フィールド酸化構造物上に形成されるゲート電極を含むゲート構造物を形成する段階と、前記第１水平部のうち、前記ゲート構造物でカバーされない部分に前記第１Ｐ型不純物領域と接する第２Ｐ型不純物領域を形成する段階と、前記第２Ｐ型不純物領域の露出した表面のうち、ゲート構造物と隣接した部分にＮ型ソース領域を形成する段階と、前記第２Ｐ型不純物領域の露出した表面のうち、前記Ｎ型ソース領域と隣接する部分及び前記追加Ｎ型ドリフト部の露出した表面にそれぞれ第３Ｐ型不純物領域及びＰ型ドレイン領域を形成する段階と、を有する。
本発明の半導体装置によれば、半導体装置が駆動される時、フィールド酸化構造物の下で原子と電子の衝突によって発生するホールの量が相対的に小さい。従って、衝突によって発生したホールがソースを通じて除去される時の追加電流が殆ど発生しない。追加電流が殆ど発生しないので、破壊電圧が増加して半導体装置の駆動能力が向上する。
以下、本発明の半導体装置及びその製造方法を実施するための最良の形態の具体例を、図面を参照しながら詳細に説明する。
図４は、本発明の一実施例による半導体装置を説明するための断面図である。
図４を参照すると、半導体装置１００は、第１Ｎ型不純物領域１０３、ドリフト領域、Ｎ型ソース領域１１５、第１Ｐ型不純物領域１０９、第２Ｐ型不純物領域１１４、第３Ｐ型不純物領域１１６、Ｐ型ドレイン領域１１７、フィールド酸化構造物１１０、ゲート絶縁膜パターン１１２、及びゲート電極１１３を含む。ドリフト領域は、第１水平部１０７、第２水平部１０８、及び追加Ｎ型ドリフト部１１１で構成される。
第１Ｎ型不純物領域１０３、第１水平部１０７、第２水平部１０８、追加Ｎ型ドリフト部１１１、及びＮ型ソース領域１１５は、第１シリコン膜１０１ａ、シリコン酸化膜１０１ｂ、及び第２シリコン膜１０１ｃが積層されたシリコン−オン−インシュレータ（ＳＯＩ）基板１０１のうち、第２シリコン膜１０１ｃに窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、又はビスマス（Ｂｉ）等のように電子を提供するＮ型不純物をドーピングして形成することができる。ここで、第１シリコン膜１０１ａは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のように正孔を提供するＰ型不純物で予めドーピングされ得る。又、第２シリコン膜１０１ｃもＰ型不純物で予めドーピングされ得る。
これに対し、第１Ｐ型不純物領域１０９、第２Ｐ型不純物領域１１４、第３Ｐ型不純物領域１１６、及びＰ型ドレイン領域１１７は、第２シリコン膜１０１ｃにＰ型不純物をドーピングして形成することができる。
第１水平部１０７及び第２水平部１０８は、第２シリコン膜１０１ｃの表面から実質的に同じ深さまで延長される。そして、第１水平部１０７の第１側部１０７ａは第２水平部１０８と水平的に接する。
第２シリコン膜１０１ｃの表面のうち、第１水平部１０７及び第２水平部１０８が接する部分にフィールド酸化構造物１１０が形成される。フィールド酸化構造物１１０は、シリコン酸化物を含むことができる。
第１水平部１０７上にフィールド酸化構造物１１０から所定の長さだけ延長されるゲート絶縁膜パターン１１２が提供される。ゲート絶縁膜パターン１１２はシリコン酸化物を含むことができる。
ゲート絶縁膜パターン１１２及びフィールド酸化構造物１１０上で第１水平部１０７の上方に位置するゲート電極１１３が提供される。ゲート電極１１３は、ドープポリシリコンのような導電性物質を含むことができる。
第２水平部１０８の上部のうち、フィールド酸化構造物１１０が形成されない部分に追加Ｎ型ドリフト部１１１が形成される。ここで、追加Ｎ型ドリフト部１１１は、第２水平部１０８によって囲むことができる。
第１Ｎ型不純物領域１０３は、第２水平部１０８の下に第２水平部１０８と接するように位置する。第１Ｎ型不純物領域１０３及び追加Ｎ型ドリフト部１１１は、第２水平部１０８によって互いに垂直的に離隔される。
第１Ｎ型不純物領域１０３、第１水平部１０７、第２水平部１０８、及び追加Ｎ型ドリフト部１１１は、それぞれ第１不純物濃度、第２不純物濃度、第３不純物濃度、及び第４不純物濃度を有する。ここで、第３不純物濃度は、第１及び第２不純物濃度より実質的に大きい。そして、第４不純物領域の濃度は、第３不純物領域の濃度より実質的に大きい。
例えば、第４不純物濃度は、第３不純物濃度より少なくとも２倍以上大きくできる。第３不純物濃度は、第２不純物濃度より少なくとも２倍以上大きくできる。第２不純物濃度は、第１不純物濃度より少なくとも２倍以上大きくできる。
第１水平部１０７、第２水平部１０８、及び追加Ｎ型ドリフト部１１１は、チャンネルが形成されるドリフト領域である。第３不純物濃度が第２不純物濃度より大きく、第４不純物濃度が第３不純物濃度より大きいため、ドリフト領域で不純物濃度は、第１水平部１０７から追加Ｎ型ドリフト部１１１に行くに従い２回段階的に増加する。
第２シリコン膜１０１ｃの内部には、第１Ｐ型不純物領域１０９が形成される。第１Ｐ型不純物領域１０９は、第１水平部１０７の第１側部１０７ａと反対側に位置する第２側部１０７ｂと接する。
ここで、第１Ｐ型不純物領域１０９の下面は、第１水平部１０７の下面より実質的に低く位置することができる。そして、第１Ｐ型不純物領域１０９の上面は、第１水平部１０７の下面より実質的に高く位置することができる。
第１水平部１０７の第２側部１０７ｂ及び第１Ｐ型不純物領域１０９と接する第２Ｐ型不純物領域１１４を第１Ｐ型不純物領域１０９の上側に形成することができる。ここで、第２Ｐ型不純物領域１１４は、ゲート絶縁膜パターン１１２と部分的にオーバーラップすることができる。
第２Ｐ型不純物領域１１４の表面に互いに接するＮ型ソース領域１１５及び第３Ｐ型不純物領域１１６が形成される。Ｎ型ソース領域１１５は、ゲート絶縁膜パターン１１２と部分的にオーバーラップすることができる。ここで、ゲート絶縁膜パターン１１２から離れる方向にＮ型ソース領域１１５及び第３Ｐ型不純物領域１１６が順次に位置する。そして、Ｎ型ソース領域１１５及び第３Ｐ型不純物領域１１６は、第２Ｐ型不純物領域１１４によって囲むことができる。
ゲート絶縁膜パターン１１２及びゲート電極１１３は、第２Ｐ型不純物領域１１４の一部の上部まで延長形成することができる。これと異なり、本発明の他の実施例によると、ゲート絶縁膜パターン１１２及びゲート電極１１３は、第２Ｐ型不純物領域の上部及びＮ型ソース領域１１５の一部の上部まで延長形成することができる（図１４参照）。
Ｎ型ソース領域１１５及び第１水平部１０７は、第２Ｐ型不純物領域１１４によって互いに水平的に離隔される。そして、Ｎ型ソース領域１１５及び第１Ｐ型不純物領域１０９は、第２Ｐ型不純物領域１１４によって互いに垂直的に離隔される。第３Ｐ型不純物領域１１６及び第１Ｐ型不純物領域１０９は、第２Ｐ型不純物領域１１４によって互いに垂直的に離隔される。
そして、追加Ｎ型ドリフト部１１１の表面にはＰ型ドレイン領域１１７が形成される。具体的にＰ型ドレイン領域１１７は、追加Ｎ型ドリフト部１１１によって囲まれる。Ｎ型ソース領域１１５及び第３Ｐ型不純物領域１１６はソースとして使用される。そして、Ｐ型ドレイン領域１１７はドレインとして使用される。
以下、図４に示した半導体装置１００を製造する方法を説明する。
図５乃至図１１は、図４に示した半導体装置を製造する方法を説明するための断面図である。
まず、図５に示す様に、シリコン−オン−インシュレータ基板１０１を準備する。具体的に、シリコン−オン−インシュレータ基板１０１は、順次に積層された第１シリコン膜１０１ａ、シリコン酸化膜１０１ｂ、及び第２シリコン膜１０１ｃを有する。ここで、第１シリコン膜１０１ａは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のように正孔を提供するＰ型不純物で予めドーピングされ得る。又、第２シリコン膜１０１ｃもＰ型不純物で予めドーピングされ得る。
図６を参照すると、第２シリコン膜１０１ｃに窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、又はビスマス（Ｂｉ）等のように電子を提供するＮ型不純物がドーピングされて第１Ｎ型不純物領域１０３が形成される。ここで、第１Ｎ型不純物領域１０３は、第２シリコン膜１０１ｃの表面から所定の深さまで形成され、第１不純物濃度を有する。
Ｐ型不純物を相対的に高いエネルギーを利用するイオン注入工程を通じて第２シリコン膜１０１ｃにドーピングして第２シリコン膜１０１ｃの内部に予備第１Ｐ型不純物領域１０４を形成する。ここで、予備第１Ｐ型不純物領域１０４は第１Ｎ型不純物領域１０３と水平的に離隔される。
図７を参照すると、第２シリコン膜１０１ｃの表面にＮ型不純物が注入される。従って、第２シリコン膜１０１ｃのうち、第１Ｎ型不純物領域が形成されない部分の表面には予備第１水平部１０５が形成され、第１Ｎ型不純物領域の表面には予備第２水平部１０６が形成される。
図８を参照すると、予備第１水平部１０５、予備第２水平部１０６、及び予備第１Ｐ型不純物領域１０４が形成された第２シリコン膜１０１ｃに熱処理工程が行なわれる。
従って、予備第１及び第２水平部１０５、１０６は、予備第１及び第２水平部１０５、１０６より深い深さを有する第１及び第２水平部１０７、１０８に変化する。そして、予備第１Ｐ型不純物領域１０４は、予備第１Ｐ型不純物領域１０４より実質的に広い第１Ｐ型不純物領域１０９に変化する。そして、第１水平部１０７及び第１Ｐ型不純物領域１０９は互いに接することになる。
第１水平部１０７及び第２水平部１０８は、それぞれ第２不純物濃度及び第３不純物濃度を有する。ここで、イオン注入工程が２回行われた予備第２水平部１０６が拡張され第２水平部１０８が形成されるので、第３不純物濃度は第２不純物濃度より実質的に大きい（例えば、約２倍以上）。又、第３不純物濃度は、第１不純物濃度より実質的に大きい。
第２シリコン膜１０１ｃの表面のうち、第１水平部１０７及び第２水平部１０８が接する部分上にフィールド酸化構造物１１０を形成する。例えば、フィールド酸化構造物１１０は熱酸化工程によって形成することができる。
その後、フィールド酸化構造物１１０でカバーされない第２水平部１０８の部分にＮ型不純物をドーピングして第２水平部１０８の上部に追加Ｎ型ドリフト部１１１を形成する。ここで、追加Ｎ型ドリフト部１１１は、第２水平部１０８によって第１水平部１０７から水平的に離隔される。
追加Ｎ型ドリフト部１１１は、第４不純物濃度を有する。第４不純物濃度は、イオン注入工程を３回行って形成されるので、第３不純物濃度より実質的に高い（例えば、約２倍以上）。
ここで、第１水平部１０７、第２水平部１０８、及び追加Ｎ型ドリフト部１１１は、チャンネルが形成されるドリフト領域である。第３不純物濃度が第２不純物濃度より大きく、第４不純物濃度が第３不純物濃度より大きいため、ドリフト領域で不純物濃度は第１水平部１０７から追加Ｎ型ドリフト部１１１に行くに従い２回段階的に増加する。
図９を参照すると、露出した第１水平部１０７及び追加Ｎ型ドリフト部１１１上にゲート絶縁膜（図示せず）が形成される。例えば、ゲート絶縁膜は熱酸化工程によって形成することができる。
その後、ゲート絶縁膜及びフィールド酸化構造物上にゲート電極膜を形成する。例えば、ゲート電極膜は、ポリシリコンのような導電性物質を使用して形成することができる。
その後、ゲート電極膜及びゲート絶縁膜を順次にエッチングしてゲート電極１１３及びゲート絶縁膜パターン１１２を形成する。従って、ゲート絶縁膜パターン１１２及びゲート電極１１３が順次に積層されたゲート構造物が形成される。具体的に、ゲート絶縁膜パターン１１２は、フィールド酸化構造物１１０から所定の長さだけ延長されて第１水平部１０７上に位置する。ゲート電極１１３は、ゲート絶縁膜パターン１１２及びフィールド酸化構造物１１０上で第１水平部１０７の上側に位置する。
図１０を参照すると、ゲート絶縁膜パターン１１２でカバーされない第１水平部１０７にＰ型不純物がドーピングされて第２Ｐ型不純物領域１１４が形成される。ここで、第２Ｐ型不純物領域１１４は、熱処理工程によって拡張することができる。この場合、第２Ｐ型不純物領域１１４は、第１Ｐ型不純物領域１０９と接することができる。又、第２Ｐ型不純物領域１１４は、ゲート絶縁膜パターン１１２と部分的にオーバーラップする。
図１１を参照すると、第２Ｐ型不純物領域１１４のうち、ゲート絶縁膜パターン１１２と隣接した部分にＮ型不純物がドーピングされて第２Ｐ型不純物領域１１４の表面にＮ型ソース領域１１５が形成される。Ｎ型ソース領域１１５は、ゲート絶縁膜パターン１１２と部分的にオーバーラップすることができる。しかし、Ｎ型ソース領域１１５は第１水平部１０７とは離隔する。即ち、Ｎ型ソース領域１１５と第１水平部１０７は、第２Ｐ型不純物領域１１４によって互いに離隔される。
その後、第２Ｐ型不純物領域１１４のうち、Ｎ型ソース領域１１５が形成されない部分及び追加Ｎ型ドリフト部１１１にＰ型不純物をドーピングする。従って、第２Ｐ型不純物領域１１４の表面及び追加Ｎ型ドリフト部１１１の表面にはそれぞれ第３Ｐ型不純物領域１１６及びＰ型ドレイン領域１１７が形成される。ここで、第３Ｐ型不純物領域１１６はＮ型ソース領域１１５と接する。
第３Ｐ型不純物領域１１６及びＰ型ドレイン領域１１７を形成することにより、半導体装置１００が完成する。半導体装置１００でＮ型ソース領域１１５及び第３Ｐ型不純物領域１１６はソースとして使用される。そして、Ｐ型ドレイン領域１１７はドレインとして使用される。
図１２は、図４及び図１１に示した半導体装置１００に含まれるゲート絶縁膜パターン１１２及びフィールド酸化構造物１１０の下でのＮ型不純物の濃度を示すグラフである。
図１２を参照すると、Ｎ型ソース領域（グラフでは、「第５型不純物領域」と標記）でのＮ型不純物濃度は比較的高く始まる。次に、第２Ｐ型不純物領域（グラフでは、「第２Ｐ型不純物領域」と表記）でのＮ型不純物濃度は低く落ちる。
以後、フィールド酸化構造物２の下では、不純物の濃度が漸次増加することがわかる。具体的に、第１水平部１０７（グラフでは、「第２Ｎ型不純物領域」と標記）から第２水平部１０８（グラフでは、「第３Ｎ型不純物領域」と標記）に行くに従い不純物濃度が増加し、追加Ｎ型ドリフト部１１１（グラフでは、「第４Ｎ型不純物領域」と標記）ではより増加することがわかる。第２水平部１０８の第３不純物濃度は、第１水平部１０７の第２不純物濃度より実質的に大きい。そして、追加Ｎ型ドリフト部１１１の第４不純物濃度は、第２水平部１０８の第３不純物濃度より実質的に大きい。
図１３は、図４及び図１１に示した半導体装置１００のソースとドレインとの間及びゲート電極１１３とソースとの間に電圧を印加した後、半導体装置１００でイオン衝突によって発生するホールが減少する領域を示す断面図である。
図１３を参照すると、フィールド酸化構造物１１０の下に位置する「Ｂ」部分でホールが相対的に少なく発生することがわかる。これは、ゲート絶縁膜パターン１１２及びフィールド酸化構造物１１０の下でゲート絶縁膜パターン１１２からフィールド酸化構造物１１０に向かう方向にＮ型不純物の濃度が漸次増加するためである。
「Ｂ」部分で相対的に少ない量のホールが発生するので、ホールが第３Ｐ型不純物領域１１６に移動した後、第３Ｐ型不純物領域１１６を通じて除去される時に発生する電流の量が相対的に小さい。従って、半導体装置１００の破壊電圧を増加させて半導体装置１００の駆動能力を向上させることができる。
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
１、１０３ 第１Ｎ型不純物領域
２ フィールド酸化膜
３、１１２ ゲート絶縁膜パターン
４、１１３ ゲート電極
５、１０９ 第１Ｐ型不純物領域
６ 第３Ｎ型不純物領域
７、１１４ 第２Ｐ型不純物領域
８ 第２Ｎ型不純物領域
９、１１６ 第３Ｐ型不純物領域
１０、１００ 半導体装置
１０１ シリコン−オン−インシュレータ基板
１０１ａ 第１シリコン膜
１０１ｂ シリコン酸化膜
１０１ｃ 第２シリコン膜
１０４ 予備第１Ｐ型不純物領域
１０５ 予備第１水平部
１０６ 予備第２水平部
１０７ 第１水平部
１０７ａ 第１側部
１０７ｂ 第２側部
１０８ 第２水平部
１１０ フィールド酸化構造物
１１１ 追加Ｎ型ドリフト部
１１５ Ｎ型ソース領域
１１７ Ｐ型ドレイン領域
２ フィールド酸化膜
３、１１２ ゲート絶縁膜パターン
４、１１３ ゲート電極
５、１０９ 第１Ｐ型不純物領域
６ 第３Ｎ型不純物領域
７、１１４ 第２Ｐ型不純物領域
８ 第２Ｎ型不純物領域
９、１１６ 第３Ｐ型不純物領域
１０、１００ 半導体装置
１０１ シリコン−オン−インシュレータ基板
１０１ａ 第１シリコン膜
１０１ｂ シリコン酸化膜
１０１ｃ 第２シリコン膜
１０４ 予備第１Ｐ型不純物領域
１０５ 予備第１水平部
１０６ 予備第２水平部
１０７ 第１水平部
１０７ａ 第１側部
１０７ｂ 第２側部
１０８ 第２水平部
１１０ フィールド酸化構造物
１１１ 追加Ｎ型ドリフト部
１１５ Ｎ型ソース領域
１１７ Ｐ型ドレイン領域
Claims (4)
- 第１シリコン膜、シリコン酸化膜、及び第２シリコン膜が順次に積層されたＳＯＩ（シリコン−オン−インシュレータ）基板上に形成された第１不純物濃度を有する第１Ｎ型不純物領域、及び該第１Ｎ型不純物領域と水平的に離隔される第１Ｐ型不純物領域と、
前記第１不純物領域が形成されない部分に第２不純物濃度を有して前記第１Ｐ型不純物領域と接する第１水平部、及び前記第１Ｎ型不純物領域の上部に前記第１及び第２不純物濃度より大きい第３不純物濃度を有する第２水平部を含むドリフト領域と、
前記ドリフト領域上の前記第１水平部と前記第２水平部との間の境界上部に形成されたフィールド酸化膜構造物と、
前記第２水平部のうちの前記フィールド酸化構造物でカバーされない部分に形成された前記第３不純物濃度より大きい第４不純物濃度を有する追加Ｎ型ドリフト部と、
前記第１水平部上で前記フィールド酸化構造物から所定の長さまで延長されて形成されたゲート絶縁膜パターン、及び該ゲート絶縁膜パターン及び前記フィールド酸化膜構造物の一部上に形成されたゲート電極を含むゲート構造物と、
前記第１水平部のうちの前記ゲート構造物でカバーされない部分に形成された前記第１Ｐ型不純物領域と接する第２Ｐ型不純物領域と、
前記第２Ｐ型不純物領域の露出した表面のうちのゲート構造物と隣接する部分に形成されたＮ型ソース領域、及び該Ｎ型ソース領域と隣接する部分に形成された第３Ｐ型不純物領域を含むソースと、
前記追加Ｎ型ドリフト部の露出した表面に形成されたＰ型ドレイン領域を含むドレインと、を有することを特徴とする半導体装置。 - 前記第３不純物濃度は、前記第２不純物濃度より少なくとも２倍以上であることを特徴とする請求項１記載の半導体装置。
- 前記第２及び第３不純物は、それぞれＮ型不純物であることを特徴とする請求項１記載の半導体装置。
- シリコン膜に該シリコン膜の表面から所定の深さまで延長して第１不純物濃度を有する第１Ｎ型不純物領域を形成する段階と、
前記シリコン膜の内部に前記第１Ｎ型不純物領域と水平的に離隔される第１Ｐ型不純物領域を形成する段階と、
前記シリコン膜の全表面にＮ型不純物を注入し、前記シリコン膜のうち前記第１不純物領域が形成されない部分に第２不純物濃度を有して前記第１Ｐ型不純物領域と接する第１水平部、及び前記第１Ｎ型不純物領域の上部に前記第１及び第２不純物濃度より大きい第３不純物濃度を有する第２水平部を含むドリフト領域を形成する段階と、
前記シリコン膜の表面中の前記第１水平部及び前記第２水平部が接する部分にフィールド酸化構造物を形成する段階と、
前記第２水平部のうち、前記フィールド酸化構造物でカバーされない部分に前記第３不純物濃度より大きい第４不純物濃度を有する追加Ｎ型ドリフト部を形成する段階と、
前記第１水平部上で前記フィールド酸化構造物から所定の長さまで延長されるゲート絶縁膜パターン、及び該ゲート絶縁膜パターン及び前記フィールド酸化構造物上に形成されるゲート電極を含むゲート構造物を形成する段階と、
前記第１水平部のうち、前記ゲート構造物でカバーされない部分に前記第１Ｐ型不純物領域と接する第２Ｐ型不純物領域を形成する段階と、
前記第２Ｐ型不純物領域の露出した表面のうち、ゲート構造物と隣接した部分にＮ型ソース領域を形成する段階と、
前記第２Ｐ型不純物領域の露出した表面のうち、前記Ｎ型ソース領域と隣接する部分及び前記追加Ｎ型ドリフト部の露出した表面にそれぞれ第３Ｐ型不純物領域及びＰ型ドレイン領域を形成する段階と、を有することを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070015390A KR100847306B1 (ko) | 2007-02-14 | 2007-02-14 | 반도체 장치 및 이의 제조 방법 |
| KR10-2007-0015390 | 2007-02-14 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008199029A JP2008199029A (ja) | 2008-08-28 |
| JP2008199029A5 JP2008199029A5 (ja) | 2011-03-24 |
| JP5294192B2 true JP5294192B2 (ja) | 2013-09-18 |
Family
ID=39628355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008033015A Expired - Fee Related JP5294192B2 (ja) | 2007-02-14 | 2008-02-14 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8058703B2 (ja) |
| JP (1) | JP5294192B2 (ja) |
| KR (1) | KR100847306B1 (ja) |
| CN (2) | CN102938412A (ja) |
| DE (1) | DE102008008867A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI387106B (zh) * | 2008-10-16 | 2013-02-21 | Vanguard Int Semiconduct Corp | 閘極絕緣雙接面電晶體（ｉｇｂｔ）靜電放電防護元件 |
| TWI503893B (zh) * | 2008-12-30 | 2015-10-11 | Vanguard Int Semiconduct Corp | 半導體結構及其製作方法 |
| US8049307B2 (en) | 2009-01-23 | 2011-11-01 | Vanguard International Semiconductor Corporation | Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices |
| CN101958344B (zh) * | 2009-07-16 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 绿色场效应晶体管及其制造方法 |
| CN105097903B (zh) * | 2009-11-09 | 2020-07-03 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向n型绝缘栅双极晶体管 |
| CN201708157U (zh) * | 2010-06-30 | 2011-01-12 | 四川和芯微电子股份有限公司 | 结型场效应晶体管结构 |
| US8735937B2 (en) * | 2012-05-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully isolated LIGBT and methods for forming the same |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| CN104882476B (zh) * | 2015-05-25 | 2018-09-25 | 上海先进半导体制造股份有限公司 | 横向igbt及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132753A (en) * | 1990-03-23 | 1992-07-21 | Siliconix Incorporated | Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs |
| JPH08227999A (ja) * | 1994-12-21 | 1996-09-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法 |
| JP3222380B2 (ja) | 1996-04-25 | 2001-10-29 | シャープ株式会社 | 電界効果トランジスタ、および、ｃｍｏｓトランジスタ |
| JPH10242456A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | 横型絶縁ゲートバイポーラトランジスタ |
| KR100244282B1 (ko) * | 1997-08-25 | 2000-02-01 | 김영환 | 고전압 트랜지스터의 구조 및 제조 방법 |
| US6117738A (en) * | 1998-11-20 | 2000-09-12 | United Microelectronics Corp. | Method for fabricating a high-bias semiconductor device |
| JP2000332247A (ja) * | 1999-03-15 | 2000-11-30 | Toshiba Corp | 半導体装置 |
| US6191453B1 (en) | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
| JP3831615B2 (ja) * | 2001-01-16 | 2006-10-11 | 三洋電機株式会社 | 半導体装置とその製造方法 |
| JP2002270844A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| TW200602758A (en) | 2004-03-03 | 2006-01-16 | Kimoto Kk | Light control film and backlight device using it |
-
2007
- 2007-02-14 KR KR1020070015390A patent/KR100847306B1/ko not_active IP Right Cessation
-
2008
- 2008-02-13 CN CN2012104543756A patent/CN102938412A/zh active Pending
- 2008-02-13 CN CN2008100099100A patent/CN101246901B/zh not_active Expired - Fee Related
- 2008-02-13 DE DE102008008867A patent/DE102008008867A1/de not_active Withdrawn
- 2008-02-14 JP JP2008033015A patent/JP5294192B2/ja not_active Expired - Fee Related
- 2008-02-14 US US12/070,096 patent/US8058703B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102938412A (zh) | 2013-02-20 |
| DE102008008867A1 (de) | 2008-08-21 |
| KR100847306B1 (ko) | 2008-07-21 |
| CN101246901A (zh) | 2008-08-20 |
| CN101246901B (zh) | 2013-01-02 |
| US20080191316A1 (en) | 2008-08-14 |
| JP2008199029A (ja) | 2008-08-28 |
| US8058703B2 (en) | 2011-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5294192B2 (ja) | 半導体装置及びその製造方法 | |
| JP5307973B2 (ja) | 半導体装置 | |
| US7843002B2 (en) | Fully isolated high-voltage MOS device | |
| KR101381038B1 (ko) | 전력 ｍｏｓｆｅｔ 및 그 형성 방법 | |
| JP4469677B2 (ja) | 半導体装置およびその製造方法 | |
| US7384836B2 (en) | Integrated circuit transistor insulating region fabrication method | |
| US20110227154A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008140817A (ja) | 半導体装置 | |
| US8097517B2 (en) | Method for manufacturing semiconductor device with improved short channel effect of a PMOS and stabilized current of a NMOS | |
| JP2006165145A (ja) | 横型半導体デバイスおよびその製造方法 | |
| JP2015056619A (ja) | 半導体装置 | |
| JP2007088334A (ja) | 半導体装置およびその製造方法 | |
| JP2010177292A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5939846B2 (ja) | 半導体装置の製造方法 | |
| JP4631097B2 (ja) | 所望のドーパント濃度を実現するためのイオン注入法 | |
| JP2009010379A (ja) | 半導体素子及びその製造方法 | |
| JP2008124098A (ja) | 半導体装置及びその製造方法 | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| JP2012069824A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5784652B2 (ja) | 半導体装置 | |
| JP2008205031A (ja) | 半導体装置の製造方法 | |
| EP3998638A1 (en) | Laterally diffused metal oxide semiconductor device and manufacturing method therefor | |
| JP2010199424A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010028054A (ja) | 半導体装置およびその製造方法 | |
| JP2009088449A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |